JPS5990941A - バンプメツキ方法 - Google Patents
バンプメツキ方法Info
- Publication number
- JPS5990941A JPS5990941A JP57202594A JP20259482A JPS5990941A JP S5990941 A JPS5990941 A JP S5990941A JP 57202594 A JP57202594 A JP 57202594A JP 20259482 A JP20259482 A JP 20259482A JP S5990941 A JPS5990941 A JP S5990941A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film
- plating
- conductive metal
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は、定電圧ダイオード等のバンプ電極を有する
半導体装１ａのバンプメッキ中に必要な導電性金属皮膜
の設定に関するものである。
半導体装１ａのバンプメッキ中に必要な導電性金属皮膜
の設定に関するものである。
背景技術
従来より定電圧ダイオードは、周知の通りＰＮ接合の空
乏層に岱子力学的トンネル効果による降伏現象を利用し
たものが実用化されている。しかしこの禅定電圧ダイオ
ードは、負の濡１μ特性つまり、ＰＭ接合の温度」―昇
が起ると降伏電圧Ｖｚが低下してしまう欠点があり、他
の素子を用いるなどして温度補償を行わねばならなかっ
た。そこでトンネル効果によらない定電圧ダイオードが
考えられている。そこで出願人等は、第１図に示すよう
な、バンプ電体を形成した定電圧ダイオ−ドを作り出し
ている。すなわち、この定電１．１−ダイオードは、ｐ
土層ｌ」二にｎ一層２を形成し、さらにｎ一層２の中に
ｐ土層３を拡散はせて、いわゆるＩＪ ｎ ｐ型トラン
ジスタ構造を作り１．土層３ＫＡｇバンブ電極４を、ｐ
土層ｌの表面にＡｇ電徐層５、□一層２０表面を５ｉｎ
２膜６で波ったものであり１次の原理によるものである
。つまり、トランジスタ構造のベースに相当するη一層
２のベース幅Ｗを数μＩｎと薄くＬｌしかもｎ一層２の
比抵抗を高くｍＶすることにより、コレクタ接合相当ノ
ル十万−接合層７近傍の空乏層８を、エミッタ接合相当
のｐ十ｎ−接合層９近傍の空乏層ｌＯへ到達させてしま
うパンチスルー現象を利用して、ツェーナ降伏特性と同
様な電圧−電流特性を発揮はせるものである。この場合
には、先述の負の′ｆＡ＃特性は解消されるものの、Ａ
ｇバンプ電ｆ＋ｋ ４をＡｇメッキにより形成する際に
、ｐ土層３及び５ｉｏ２＠６との密着強度が不十分で実
用化が困難であった。その原因は、第２図に示すように
、バンプ未形成状態の定電圧ダイオードに一点鎖線で示
すように金属導体層１１を形成して、Ａｇメッキ液槽に
浸し、バンブ電極４を形成後除去する時、バンプ根元周
縁１２が空隙として残り、密Ｎ強度が低下して、必要な
オーミック接触性を損うからであった。
乏層に岱子力学的トンネル効果による降伏現象を利用し
たものが実用化されている。しかしこの禅定電圧ダイオ
ードは、負の濡１μ特性つまり、ＰＭ接合の温度」―昇
が起ると降伏電圧Ｖｚが低下してしまう欠点があり、他
の素子を用いるなどして温度補償を行わねばならなかっ
た。そこでトンネル効果によらない定電圧ダイオードが
考えられている。そこで出願人等は、第１図に示すよう
な、バンプ電体を形成した定電圧ダイオ−ドを作り出し
ている。すなわち、この定電１．１−ダイオードは、ｐ
土層ｌ」二にｎ一層２を形成し、さらにｎ一層２の中に
ｐ土層３を拡散はせて、いわゆるＩＪ ｎ ｐ型トラン
ジスタ構造を作り１．土層３ＫＡｇバンブ電極４を、ｐ
土層ｌの表面にＡｇ電徐層５、□一層２０表面を５ｉｎ
２膜６で波ったものであり１次の原理によるものである
。つまり、トランジスタ構造のベースに相当するη一層
２のベース幅Ｗを数μＩｎと薄くＬｌしかもｎ一層２の
比抵抗を高くｍＶすることにより、コレクタ接合相当ノ
ル十万−接合層７近傍の空乏層８を、エミッタ接合相当
のｐ十ｎ−接合層９近傍の空乏層ｌＯへ到達させてしま
うパンチスルー現象を利用して、ツェーナ降伏特性と同
様な電圧−電流特性を発揮はせるものである。この場合
には、先述の負の′ｆＡ＃特性は解消されるものの、Ａ
ｇバンプ電ｆ＋ｋ ４をＡｇメッキにより形成する際に
、ｐ土層３及び５ｉｏ２＠６との密着強度が不十分で実
用化が困難であった。その原因は、第２図に示すように
、バンプ未形成状態の定電圧ダイオードに一点鎖線で示
すように金属導体層１１を形成して、Ａｇメッキ液槽に
浸し、バンブ電極４を形成後除去する時、バンプ根元周
縁１２が空隙として残り、密Ｎ強度が低下して、必要な
オーミック接触性を損うからであった。
発明の開示
この発明は、上記事情を検討考察し提案するに至ったも
ので、次のように要約することができる。
ので、次のように要約することができる。
つまり、この発明は、ＰＮＰ構造のダイオードの少くと
も一方の電極側にバンブ電極を形成するに際して、バン
ブ形成予定部具外の表面を絶縁保護膜で覆い、更に絶縁
保論膜上並びにバンプ形成、予定部層縁に等間隔放射状
に設けた突起部上に導電性金属皮膜を被着させ、その後
絶縁保巡膜−１ｒ、の導電性金属皮膜のみをバンプメッ
キ液保護膜で覆い、必要な箇所のバンプメッキ液保護膜
を剥％ｔして通電可能として、バンプメッキを行う方法
とするものである。よって、この発明は、バンブ電極の
接着強度を十分大とすることができることは勿論、バン
ブ電極自身の形成２をも良好に行える優れた長所がある
。
も一方の電極側にバンブ電極を形成するに際して、バン
ブ形成予定部具外の表面を絶縁保護膜で覆い、更に絶縁
保論膜上並びにバンプ形成、予定部層縁に等間隔放射状
に設けた突起部上に導電性金属皮膜を被着させ、その後
絶縁保巡膜−１ｒ、の導電性金属皮膜のみをバンプメッ
キ液保護膜で覆い、必要な箇所のバンプメッキ液保護膜
を剥％ｔして通電可能として、バンプメッキを行う方法
とするものである。よって、この発明は、バンブ電極の
接着強度を十分大とすることができることは勿論、バン
ブ電極自身の形成２をも良好に行える優れた長所がある
。
発明を実ｔＡｉするための最良の形態
第３図−第６図は、この発明の一実施例に関するＰＮＰ
構造定電圧ダイオードのバンプメッキ方法を説明するた
めの図面で、第３図は、多数の定電圧ダイオードをバン
ブ電極未形成の状態で製作済みのベレットウェーハの断
面図、第４図は、その要部下面図、第５図はＡｇメッキ
洛中の概略構図、第６図はバンプメッキ後のベレットウ
ェーへの断面図である。
構造定電圧ダイオードのバンプメッキ方法を説明するた
めの図面で、第３図は、多数の定電圧ダイオードをバン
ブ電極未形成の状態で製作済みのベレットウェーハの断
面図、第４図は、その要部下面図、第５図はＡｇメッキ
洛中の概略構図、第６図はバンプメッキ後のベレットウ
ェーへの断面図である。
まずこの実施例では、第３図のように従来と同様に、Ｐ
ＮＰ構造の定電圧ダイオードのベレットウェー八を形成
、する。第３図では、従来例を示した第１図及び第２図
と同一図番は同一呼称であり、さらに、１３，１３．・
・・・・はｐ土層３，３．・・・・・・のバンプ形成予
定部−にに設けられたＡｕ等の下地金属層で、後述する
Ａｇバンプ電極とシリコンであるｐ土層３，３．・・・
・・・の地肌との接着性を良好とするためのものである
。そして、１４は、５１０２膜６上並びにバンプ形成予
定部の下地金属層１３＋１３＋・・・・・・のリング状
周縁に９０間隔で放射状に設定した突起部１５，１５．
・・・・・・ 上に被着させたアルミニウム等の導電性
金属皮膜である。１６は導電性金属皮膜１４のみをバン
プメッキ液から保護するＫＰＲ等のレジスト膜である。
ＮＰ構造の定電圧ダイオードのベレットウェー八を形成
、する。第３図では、従来例を示した第１図及び第２図
と同一図番は同一呼称であり、さらに、１３，１３．・
・・・・はｐ土層３，３．・・・・・・のバンプ形成予
定部−にに設けられたＡｕ等の下地金属層で、後述する
Ａｇバンプ電極とシリコンであるｐ土層３，３．・・・
・・・の地肌との接着性を良好とするためのものである
。そして、１４は、５１０２膜６上並びにバンプ形成予
定部の下地金属層１３＋１３＋・・・・・・のリング状
周縁に９０間隔で放射状に設定した突起部１５，１５．
・・・・・・ 上に被着させたアルミニウム等の導電性
金属皮膜である。１６は導電性金属皮膜１４のみをバン
プメッキ液から保護するＫＰＲ等のレジスト膜である。
第４図は、第３図のベレットウェーへのバンブ形成１予
定部をレジスト１ｌｌｉｌ ６を剥した状態で視た下面
図で、１−１線は、第３１ツ１に関する切断面を示して
いる。
定部をレジスト１ｌｌｉｌ ６を剥した状態で視た下面
図で、１−１線は、第３１ツ１に関する切断面を示して
いる。
さて、第３図及び第４図に示した定電圧ダイオードのベ
レットウェー八にバンプメッキをＩＡｉすにｌ； は、まず第３釘煽しであるように、レジスト膜１６の端
部の一部を所望広きたけ剥離して、第５図に示されてい
る電源１７の陰極と電気的に接続するようにクリップ等
の接触子１８を接触させる。つぎに、第５図のようにメ
ッキ槽１９内に満されたＡｇ０Ｎ 、 ＫＯＮ 、 Ｋ
２Ｏ０３、１ＪａＯＮ等のＡｇメッキ液２０中にｔ源１
７の陽極と接続している接触子２１を浸漬しておき、定
電圧ダイオードのベレットウェー八２２のバンプ形成予
定面を下側として浸してＡｇバンプメッキを行う。以Ｊ
の結果得られたベレットウェー八２２のレジス） 膜１
６及び導電性金属皮膜１４を完全除去すると、第６図に
示す突起部１５，１５．・・・・・・ のみが空隙１５
″、１５’、・・・・・・とじて残されたＡｇバンプ１
［極２３を有する定電圧ダイオードが得られる。尚第６
図は、第４図におけるＢ−ｎ線にて切断した断面に相当
するものである。
レットウェー八にバンプメッキをＩＡｉすにｌ； は、まず第３釘煽しであるように、レジスト膜１６の端
部の一部を所望広きたけ剥離して、第５図に示されてい
る電源１７の陰極と電気的に接続するようにクリップ等
の接触子１８を接触させる。つぎに、第５図のようにメ
ッキ槽１９内に満されたＡｇ０Ｎ 、 ＫＯＮ 、 Ｋ
２Ｏ０３、１ＪａＯＮ等のＡｇメッキ液２０中にｔ源１
７の陽極と接続している接触子２１を浸漬しておき、定
電圧ダイオードのベレットウェー八２２のバンプ形成予
定面を下側として浸してＡｇバンプメッキを行う。以Ｊ
の結果得られたベレットウェー八２２のレジス） 膜１
６及び導電性金属皮膜１４を完全除去すると、第６図に
示す突起部１５，１５．・・・・・・ のみが空隙１５
″、１５’、・・・・・・とじて残されたＡｇバンプ１
［極２３を有する定電圧ダイオードが得られる。尚第６
図は、第４図におけるＢ−ｎ線にて切断した断面に相当
するものである。
以上実施例から判るように、この発明では、Ａｇバンブ
電極２３の根元周縁は、９０°間隔放射状の空隙１５°
、１５″、・・・・・・が残るたけであるので、根元周
縁全体が間隙となる為に密着強度が不十分となるこの発
明以前のものより゛む著Ｌ〈密着強度大となる。しかも
、この発明では、バンプメッキ中は、導電性金属皮＠１
４の突起部１１５．１５が等間隔放射状に設定されるの
で、バンプメッキ中の通電による電流分布がバンプ形成
予定部へ均一に流れることとなり、理想的な球体に近い
バンプ電極形状に作ることができる。
電極２３の根元周縁は、９０°間隔放射状の空隙１５°
、１５″、・・・・・・が残るたけであるので、根元周
縁全体が間隙となる為に密着強度が不十分となるこの発
明以前のものより゛む著Ｌ〈密着強度大となる。しかも
、この発明では、バンプメッキ中は、導電性金属皮＠１
４の突起部１１５．１５が等間隔放射状に設定されるの
で、バンプメッキ中の通電による電流分布がバンプ形成
予定部へ均一に流れることとなり、理想的な球体に近い
バンプ電極形状に作ることができる。
尚、この発明の一実Ｉ１１：例は、導電性金属皮膜の突
起部を９０°間隔放射状に設定しているが、要するに、
等間隔放射状に設定する意味であり、またバンブ電極は
、ペレットウェーハの両面つまり定電圧ダイオード単体
では２個設けるものについても適用できるものである。
起部を９０°間隔放射状に設定しているが、要するに、
等間隔放射状に設定する意味であり、またバンブ電極は
、ペレットウェーハの両面つまり定電圧ダイオード単体
では２個設けるものについても適用できるものである。
第１図及び第２図は、この発明前のＰＮＰ構造定電圧ダ
イオードの断面図及び要部拡大断面図。 第３図はこの発明の一実施例に関するＰＮＰ構造定電圧
ダイオードのベレットウェーへ〇…１面図、第４図はそ
の要部下面図、第５図はペレットウェーへのバンプメッ
キ工程の概略構成図、第６図はその一実施例によって得
られた定電圧ダイオードの要部断面図である。 ６・・・絶縁保護膜（８１０２膜）、 １４・・・導電性金属皮膜、 １５．１５．・・・・・・ ・・拳突起部、１６・・−
バンプメッキ保護膜（レジスト膜）、２３−・・バンブ
電極。
イオードの断面図及び要部拡大断面図。 第３図はこの発明の一実施例に関するＰＮＰ構造定電圧
ダイオードのベレットウェーへ〇…１面図、第４図はそ
の要部下面図、第５図はペレットウェーへのバンプメッ
キ工程の概略構成図、第６図はその一実施例によって得
られた定電圧ダイオードの要部断面図である。 ６・・・絶縁保護膜（８１０２膜）、 １４・・・導電性金属皮膜、 １５．１５．・・・・・・ ・・拳突起部、１６・・−
バンプメッキ保護膜（レジスト膜）、２３−・・バンブ
電極。
Claims (1)
- Ｐ Ｎ ｐ Ｐｉｎｔ造ダイオードの少くとも一方の電
極側にバンプ電極を形成するに際して、バンプ電極形成
１予定部以外の表面を絶縁保論膜で覆い、更に絶縁保Ｍ
１士並びにバンプ形成、予定部周縁に等間隔放射状に設
′けた突起部上に導電性金属皮膜を被着させ、その後絶
縁保饅膜上の導電性金属皮膜のみをバンブメッキ液保睦
膜で覆い、必要な箇所のバンプメッキ液保護膜を剥離し
て通電可能２して、バンプメッキを行うことを特徴とす
るバンプメッキ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202594A JPS5990941A (ja) | 1982-11-17 | 1982-11-17 | バンプメツキ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202594A JPS5990941A (ja) | 1982-11-17 | 1982-11-17 | バンプメツキ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5990941A true JPS5990941A (ja) | 1984-05-25 |
| JPS635903B2 JPS635903B2 (ja) | 1988-02-05 |
Family
ID=16460057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202594A Granted JPS5990941A (ja) | 1982-11-17 | 1982-11-17 | バンプメツキ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5143865A (en) * | 1988-09-02 | 1992-09-01 | Kabushiki Kaisha Toshiba | Metal bump type semiconductor device and method for manufacturing the same |
| US7524763B2 (en) * | 2004-06-15 | 2009-04-28 | Samsung Electronics Co., Ltd. | Fabrication method of wafer level chip scale packages |
| CN111455438A (zh) * | 2020-03-11 | 2020-07-28 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种继电器基座局部电镀夹具 |
-
1982
- 1982-11-17 JP JP57202594A patent/JPS5990941A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5143865A (en) * | 1988-09-02 | 1992-09-01 | Kabushiki Kaisha Toshiba | Metal bump type semiconductor device and method for manufacturing the same |
| US7524763B2 (en) * | 2004-06-15 | 2009-04-28 | Samsung Electronics Co., Ltd. | Fabrication method of wafer level chip scale packages |
| CN111455438A (zh) * | 2020-03-11 | 2020-07-28 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种继电器基座局部电镀夹具 |
| CN111455438B (zh) * | 2020-03-11 | 2022-07-15 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种继电器基座局部电镀夹具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635903B2 (ja) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812093B2 (ja) | プレーナ接合を有する半導体装置 | |
| CN103460393B (zh) | 具有改进的钝化的光伏器件和模块及其制造的方法 | |
| CN100470846C (zh) | 肖特基势垒二极管及其制造方法 | |
| CN104303285A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JPS6325509B2 (ja) | ||
| JPS5990941A (ja) | バンプメツキ方法 | |
| US3675091A (en) | Planar p-n junction with mesh field electrode to avoid pinhole shorts | |
| US3278347A (en) | High voltage semiconductor device | |
| US3519506A (en) | High voltage semiconductor device | |
| JP2934606B2 (ja) | 半導体装置 | |
| US4463215A (en) | Cadmium sulphide solar cell | |
| CN114792726A (zh) | 抗辐照加固硅pnp双极型晶体管及其制备方法 | |
| US3068383A (en) | Electric semiconductor device | |
| JPS61226971A (ja) | 半導体装置 | |
| IE55167B1 (en) | Temperature stable self-protected thyristor and method of producing | |
| JPS60128615A (ja) | 半導体ウエハの電解メツキ方法 | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| US3583857A (en) | Method of producing a germanium transistor | |
| GB1031976A (en) | Contacting semiconductor bodies | |
| SU1010997A1 (ru) | Способ вы влени дефектов с повышенными токами утечки в полупроводниковых структурах | |
| JPS56148872A (en) | Schottky barrier diode | |
| JPS6335112B2 (ja) | ||
| JPS586307B2 (ja) | 半導体装置 | |
| JPH036817A (ja) | 半導体素子の多層電極の製造方法 | |
| JPH02253659A (ja) | 半導体装置 |