JPH061767B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH061767B2 JPH061767B2 JP61078612A JP7861286A JPH061767B2 JP H061767 B2 JPH061767 B2 JP H061767B2 JP 61078612 A JP61078612 A JP 61078612A JP 7861286 A JP7861286 A JP 7861286A JP H061767 B2 JPH061767 B2 JP H061767B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- electrode
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
従来、半導体装置の電極形成用の金属としては接触抵抗
が小さいＮｉとＡｇの２層の金属膜が主に用いられてい
た。すなわち、半導体素子が形成されたシリコン基板上
にＮｉとＡｇを順次蒸着したのち、熱処理を行なつて金
属電極としていた。
が小さいＮｉとＡｇの２層の金属膜が主に用いられてい
た。すなわち、半導体素子が形成されたシリコン基板上
にＮｉとＡｇを順次蒸着したのち、熱処理を行なつて金
属電極としていた。
上述した従来のＮｉ−Ａｇ層からなる電極は、初期特性
としては優れた電流−電圧特性を示すにもかかわらず、
温度サイクル試験や断続通電試験等の信頼性試験で抵抗
が高くなったり、更には接触不良といった不具合が生じ
るという問題点がある。
としては優れた電流−電圧特性を示すにもかかわらず、
温度サイクル試験や断続通電試験等の信頼性試験で抵抗
が高くなったり、更には接触不良といった不具合が生じ
るという問題点がある。
これら不具合の生ずる原因はＮｉがシリコンと低温で容
易にシリサイドを形成すること及びＡｇがシリサイドを
形成しないことからＮｉとＡｇの相互拡散が起きないた
めＮｉとＡｇ間の密着力が弱く機械的なストレスにより
密着不良が発生すると考えられる。またこれら不具合は
熱処理過程にも依存し、出来た製品のばらつきの要因と
もなっている。
易にシリサイドを形成すること及びＡｇがシリサイドを
形成しないことからＮｉとＡｇの相互拡散が起きないた
めＮｉとＡｇ間の密着力が弱く機械的なストレスにより
密着不良が発生すると考えられる。またこれら不具合は
熱処理過程にも依存し、出来た製品のばらつきの要因と
もなっている。
本発明の目的は、低接触抵抗を有しオーミック特性の優
れた金属電極を有する信頼性の高い半導体装置の製造方
法を提供することにある。
れた金属電極を有する信頼性の高い半導体装置の製造方
法を提供することにある。
本発明の半導体装置の製造方法は、シリコン等板上に複
数の金属層を被着したのち熱処理を行ない金属電極を形
成する半導体装置の製造方法であって、前記複数の金属
層を順次被着されたＮｉ層，Ｔｉ層及びＡｇ層から形成
したものである。
数の金属層を被着したのち熱処理を行ない金属電極を形
成する半導体装置の製造方法であって、前記複数の金属
層を順次被着されたＮｉ層，Ｔｉ層及びＡｇ層から形成
したものである。
本発明によればＮｉ層とＡｇ層の間に、Ｎｉ程低温でシ
リサイドは形成しないが温度を上げればシリサイドを形
成することが可能で、かつＡｇとの密着性のよいＴｉ層
を介在させることによりＮｉシリサイド層とＡｇ層間の
密着性を熱処理工程によらず安定なものとし、又Ｎｉシ
リサイド形成によりオーミック性の良さを十分に活用す
る金属電極を有する半導体装置の製造方法が得られる。
リサイドは形成しないが温度を上げればシリサイドを形
成することが可能で、かつＡｇとの密着性のよいＴｉ層
を介在させることによりＮｉシリサイド層とＡｇ層間の
密着性を熱処理工程によらず安定なものとし、又Ｎｉシ
リサイド形成によりオーミック性の良さを十分に活用す
る金属電極を有する半導体装置の製造方法が得られる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を説明する為のシリコンチッ
プの断面図である。
プの断面図である。
Ｎ＋型のシリコン基板１上には気相成長させたＮ−型の
エピタキシャル層２を有している。このエピタキシャル
層２にＰ型のベース領域３及びＮ型のエミッター領域４
を不純物拡散により形成する。拡散終了後、エミッター
及びベース領域４，３上に形成したＳｉＯ2膜１２を選
択的に除去したのち、Ａｌ蒸着を行いエミッター電極６
及びベース電極５を形成する。
エピタキシャル層２を有している。このエピタキシャル
層２にＰ型のベース領域３及びＮ型のエミッター領域４
を不純物拡散により形成する。拡散終了後、エミッター
及びベース領域４，３上に形成したＳｉＯ2膜１２を選
択的に除去したのち、Ａｌ蒸着を行いエミッター電極６
及びベース電極５を形成する。
しかるのち裏面に蒸着によりＮｉ層８を５００〜５００
０Å程度の厚さに形成する。次にＴｉを例えば５００〜
４０００Å程度蒸着しＴｉ層９を形成したのち、この上
に連続的に厚さ２０００Å〜１μｍのＡｇ層１０を形成
する。
０Å程度の厚さに形成する。次にＴｉを例えば５００〜
４０００Å程度蒸着しＴｉ層９を形成したのち、この上
に連続的に厚さ２０００Å〜１μｍのＡｇ層１０を形成
する。
次にこのシリコン基板を３００〜５００℃程度の温度で
数分〜１時間程度不活性ガス又はＨ２ガス雰囲気中で熱
処理を行ないＮｉ−Ｔｉ−Ａｇの３層からなるコレクタ
電極７を形成する。但し、この熱処理に関しては組立工
程で２５０℃以上の熱処理がある場合は省略してもよ
い。
数分〜１時間程度不活性ガス又はＨ２ガス雰囲気中で熱
処理を行ないＮｉ−Ｔｉ−Ａｇの３層からなるコレクタ
電極７を形成する。但し、この熱処理に関しては組立工
程で２５０℃以上の熱処理がある場合は省略してもよ
い。
上記実施例ではシリコン基板の裏面にそのまま金属薄膜
を形成したが４インチ，５インチといった大口径のシリ
コンウェハーを用いて半導体装置を製造する場合Ｎ＋型
シリコン基板を厚い状態で製造工程に流し、最後にＮ＋
型シリコン基板の裏面を研磨し、この研磨面にＮｉ−Ｔ
ｉ−Ａｇ層を形成し、熱処理を行う事によってオーム接
触をとることも可能である。又この金属膜の蒸着はシリ
コン基板の裏面だけでなく表面にも形成することが可能
である。
を形成したが４インチ，５インチといった大口径のシリ
コンウェハーを用いて半導体装置を製造する場合Ｎ＋型
シリコン基板を厚い状態で製造工程に流し、最後にＮ＋
型シリコン基板の裏面を研磨し、この研磨面にＮｉ−Ｔ
ｉ−Ａｇ層を形成し、熱処理を行う事によってオーム接
触をとることも可能である。又この金属膜の蒸着はシリ
コン基板の裏面だけでなく表面にも形成することが可能
である。
又、本発明はトランジスターだけでなく、ダイオード、
サイリスタ、パワーＭＯＳＦＥＴ等への適用はもちろん
可能である。
サイリスタ、パワーＭＯＳＦＥＴ等への適用はもちろん
可能である。
以上説明したように本発明によれば、低接触抵抗を有
し、オーミック特性がすぐれた金属電極を有する信頼性
の高い半導体装置が得られる効果がある。
し、オーミック特性がすぐれた金属電極を有する信頼性
の高い半導体装置が得られる効果がある。
第１図は本発明の一実施例を説明する為のシリコンチッ
プの縦断面である。 １……シリコン基板、２……エピタキシャル層、３……
ベース領域、４……エミッタ領域、５……ベース電極、
６……エミッタ電極、７……コレクタ電極、８……Ｎｉ
層、９……Ｔｉ層、１０……Ａｇ層。
プの縦断面である。 １……シリコン基板、２……エピタキシャル層、３……
ベース領域、４……エミッタ領域、５……ベース電極、
６……エミッタ電極、７……コレクタ電極、８……Ｎｉ
層、９……Ｔｉ層、１０……Ａｇ層。
Claims (1)
- 【請求項１】シリコン基板上に複数の金属層を被着した
のち熱処理を行ない金属電極を形成する半導体装置の製
造方法において、前記複数の金属層は、順次被着された
Ｎｉ層，Ｔｉ層及びＡｇ層であることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078612A JPH061767B2 (ja) | 1986-04-04 | 1986-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078612A JPH061767B2 (ja) | 1986-04-04 | 1986-04-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62234322A JPS62234322A (ja) | 1987-10-14 |
| JPH061767B2 true JPH061767B2 (ja) | 1994-01-05 |
Family
ID=13666700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61078612A Expired - Lifetime JPH061767B2 (ja) | 1986-04-04 | 1986-04-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061767B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523623A (en) * | 1994-03-09 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Ohmic electrode for a p-type compound semiconductor and a bipolar transistor incorporating the ohmic electrode |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135366A (en) * | 1975-05-19 | 1976-11-24 | Matsushita Electronics Corp | Method of forming electrode film on silicon semiconductor device |
-
1986
- 1986-04-04 JP JP61078612A patent/JPH061767B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62234322A (ja) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| US3492174A (en) | Method of making a semiconductor device | |
| JPS6364057B2 (ja) | ||
| JPH061767B2 (ja) | 半導体装置の製造方法 | |
| JPS6024074A (ja) | ヒ化ガリウム半導体デバイスおよびその製造方法 | |
| JPH084095B2 (ja) | 半導体装置の製造方法 | |
| JPH0573067B2 (ja) | ||
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPS5826671B2 (ja) | テイデンアツダイオ−ドノセイゾウホウホウ | |
| JPS5838942B2 (ja) | シヨツトキシヨウヘキガタハンドウタイソウチ オヨビ ソノセイゾウホウ | |
| JPS6169122A (ja) | 半導体装置の製造方法 | |
| JP3343282B2 (ja) | 混成集積回路部品 | |
| JPH0774368A (ja) | 半導体装置の製造方法 | |
| JPH04225280A (ja) | オーミック電極の形成方法 | |
| JPH028463B2 (ja) | ||
| JPS60136270A (ja) | 半導体装置の製造方法 | |
| JPS60257182A (ja) | 半導体装置の製造方法 | |
| JPS61216322A (ja) | 半導体装置の製造方法 | |
| JPS61113278A (ja) | 半導体装置の製造方法 | |
| JPS59144152A (ja) | 半導体素子 | |
| JPS6184831A (ja) | 半導体装置の製造方法 | |
| JPH0693466B2 (ja) | シリコン半導体装置の製造方法 | |
| JPH03209818A (ja) | 半導体装置 | |
| JPS6243123A (ja) | 個別半導体装置のオ−ミツクコンタクト形成方法 | |
| JPS62219934A (ja) | 半導体装置 |