JPH0774368A

JPH0774368A - 半導体装置の製造方法

Info

Publication number: JPH0774368A
Application number: JP6208424A
Authority: JP
Inventors: Kiyohiro Kawasaki; 清弘川崎; Sadakichi Hotta; 定吉堀田; Hiroki Saito; 弘樹斉藤; Shigenobu Shirai; 繁信白井; Seiichi Nagata; 清一永田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-09-01
Filing date: 1994-09-01
Publication date: 1995-03-17
Anticipated expiration: 2011-12-18
Also published as: JP2563760B2

Abstract

(57)【要約】（修正有）【目的】非晶質シリコン半導体装置の耐熱性を向上さ
せ、パシベーション絶縁層の付与を可能とする【構成】不純物を含む非晶質シリコン層５への接続に
耐熱金属層を採用する。【効果】パシベーション絶縁層または層間絶縁層の形
成時または形成後の熱処理温度が３００℃を越えること
が可能となり、半導体装置の工業化が達成された。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、とりわけ非
晶質シリコンを用いる半導体装置に関するものである。

【０００２】

【従来の技術】原子結合対の不完全性を補償するため
に、その組成中に数％程度の水素や弗素を含んで形成さ
れる非晶質シリコンは、低温形成が可能なことや大面積
基板への形成が容易である等の理由により、低価格の太
陽電池等の半導体装置を実現する半導体材料として注目
されている。

【０００３】しかしながら、単結晶シリコンと比較する
と、自由電子の移動度は0.1〜1.0ｃｍ²／V・secと３桁以
上小さく、一般的な意味では、集積化に値する性能の半
導体素子は得られない。それでも高速動作や大きなON電
流を必要としない、例えば液晶セルと組み合わせること
によって、画像表示装置を構成する絶縁ゲート型トラン
ジスタのスイッチングアレイ基板を得ることは可能であ
る。

【０００４】図１は、上記スイッチングアレイを得るた
めに開発された非晶質シリコンの絶縁ゲート型トランジ
スタの平面図である。また、図２（ａ）〜（ｄ）は、図
１のＡ−Ａ’線上の製造工程断面図であり、図２（ｅ）
は、図１のＢ−Ｂ’線上の断面図である。

【０００５】以下に簡単に絶縁ゲート型トランジスタの
製作工程について記述する。まず、図２（ａ）に示した
ように、例えばガラス基板等の絶縁性透明基板１上に、
ゲート電極と走査線を兼ねる例えばモリブデンやクロム
等の第１の金属層２を0.1μｍの膜厚で選択的に被着形
成し、ついで全面に例えば窒化シリコン（ＳｉＮ_x）よ
りなるゲート絶縁層３、ドナまたはアクセプタとなる不
純物を殆ど含まない非晶質シリコン層４、および前記不
純物を多量に含む非晶質シリコン層５をそれぞれ0.4,0.
1,〜0.3,0.05μｍの膜厚で被着する。

【０００６】これらの薄膜の被着方法は、シラン系ガス
のグロー放電によるプラズマ堆積が簡便で、ゲート絶縁
層３に窒化シリコンを得んとするならばアンモニア（Ｎ
Ｈ₃）を、また不純物を含む非晶質シリコン層を得んと
するならばジボラン（Ｂ₂Ｈ₆）やフォスフィン（Ｐ
Ｈ₃）等のガスを原料ガスに添加すればよい。

【０００７】その後、図２（ｂ）に示したように、非晶
質シリコン層４、５を選択的に除去してゲート絶縁層３
を露出し、島状の非晶質シリコン層４’、５’を形成す
る。

【０００８】そして図１および図２（ｅ）に示したよう
に、ゲート絶縁層３に開口部６を形成して、ゲート金属
層２を一部露出した後に、図２（ｃ）に示したように、
絶縁ゲート型トランジスタがオフセット構造とならぬよ
うに、ゲート金属層２と一部平面的に重なり合った第２
の金属層とよりなる一対のソース・ドレイン配線７、８
が選択的に形成される。この時、同時に前記開口部６を
含んで、ゲート金属層２上にも第２の金属層よりなるゲ
ート配線９も形成される。

【０００９】最後に図２（ｄ）に示したように、ソース
・ドレイン配線７、８をマスクとして、島状の非晶質シ
リコン層４’上の不純物を含む非晶質シリコン層５’を
選択的に除去して、非晶質シリコンの絶縁ゲート型トラ
ンジスタの機能サンプルが完成する。また、上記図
（ｄ）でのマスクとしては、配線の他に、例えば当該配
線を形成する感光性樹脂パタ−ンであってもよい。

【００１０】なお、非晶質シリコン層４’と５’との間
で、大きな選択比が得られる食刻方法が確立されていな
いので、過食刻されてもいいように、非晶質シリコン層
４’は必要とされる膜厚（0.05〜0.1μｍ）よりも先述
したように厚めに被着されている。

【００１１】ソース・ドレイン配線７、８と不純物を含
まない非晶質シリコン層４’との間に介在する不純物を
含む非晶質シリコン層１０、１１は、絶縁ゲート型トラ
ンジスタのソース・ドレインとして機能し、先行特許出
願である特開昭５６−１３５９６８号公報にも記載され
ているように、ソース・ドレイン配線７、８と非晶質シ
リコン層４’との間に、良好なオーミック接触を付与す
るために必要である。

【００１２】但し、非晶質シリコン層１０、１１が存在
しなくても絶縁ゲート型トランジスタとしての動作は可
能であるが、ソース・ドレイン配線７、８と非晶質シリ
コン層４’との間のオーミック性が劣悪であると、動作
電圧が５〜１０Ｖも高くなるので、その場合にはソース
・ドレイン配線７、８の材質およびその被着方法につい
ては注意が必要である。

【００１３】すなわち、非晶質シリコン層４’と合金化
し、かつ非晶質シリコン層４’の導電型と同一の合金層
または拡散層を形成するような金属材料および被着方法
が必要であり、また、これらの現象は、非晶質シリコン
層４’の膜質や被着方法にも大きく左右されるので、通
常は不純物を含む非晶質シリコン層１０、１１を介在さ
せるとともに、ソース・ドレイン配線７、８には、シリ
コン系集積回路と同様に一般的なアルミニウムの採用が
合理的である。

【００１４】そのアルミニウムの膜厚は、島状の非晶質
シリコン層の膜厚とゲート絶縁層３に形成された開口部
６の段差および形状とを考慮すると、特開昭５６−１３
５９６８号公報に記載されているように任意ではなく、
0.3〜1.0μｍが最適である。

【００１５】さて、例えば図１と図２に示した絶縁ゲー
ト型トランジスタでは、不純物を含む非晶質シリコン層
５’の選択的除去に伴って、不純物を含まない非晶質シ
リコン層４’も一部除去されて凹状部１２となり、絶縁
ゲート型トランジスタのチャネルの反対側が外気に曝さ
れる。

【００１６】このため、適当なパシベーション層を形成
して、少なくともチャネルを構成する非晶質シリコン層
（凹状部１２）を外気より遮断しないと、大気中の水分
や各種のガスを吸着し、また、液晶画像表示装置に用い
られた場合には、液晶セル中の水分や有機材料成分を吸
着して、トランジスタ特性が時間的に変動して安定な動
作に支障をきたすことは明白である。すなわち、信頼性
に欠如したデバイスとなってしまう。

【００１７】このパシベーション絶縁層の形成には、酸
化シリコン（ＳｉＯ₂）や窒化シリコンなどの無機薄膜
や、ポリイミド系樹脂層の有機薄膜を用いることが一般
的であるが、これらの薄膜は何れも形成時の反応・処理
温度、もしくは形成後の加熱・熱処理温度が一般的には
２００℃、好ましくは３００℃以上でないと、膜質が劣
悪のみならず下地との密着性も悪く、パシベーション層
として機能しない特性のものしか得られない。

【００１８】

【発明が解決しようとする課題】そこで、パシベーショ
ン層形成時の熱処理温度によって、トランジスタ特性が
どのように変化するかを検証することは、工業的には極
めて重要であり、発明者らの実験の結果を図３に示す。

【００１９】図３は、チャネル長Ｌおよびチャネル幅Ｗ
をそれぞれＬ＝10μｍ、Ｗ／Ｌ＝1000、チャネル層４’
の厚み0.5μｍ、ゲート絶縁層は窒化シリコンで厚み0.4
μｍ、ソース・ドレイン１０、１１を厚さ0.05μｍのｎ
型非晶質シリコン層よりなるｎ型絶縁ゲート型トランジ
スタを多数用意し、窒素ガスあるいは水素ガス雰囲気中
で３０分放置する加熱処理を与えた後、室温でソースを
接地し、ゲートとドレインとに１２Ｖの電圧を印可した
時に流れるドレイン電流を、熱処理温度の関数として表
したものである。

【００２０】図中のＡの曲線は、ソース・ドレイン配線
７、８にアルミニウム（Ａｌ）を用いた場合に得られた
結果で、熱処理の影響が殆ど無いとみなされる室温から
１５０℃にかけての値を検討すると、２００℃を越える
とドレイン電流の減少が始まり、３００℃では約１桁、
そして４００℃では２桁以上もドレイン電流の減少する
ことが判明した。

【００２１】ドレイン電流が熱処理で減少する原因とし
ては、１）チャネルを構成する非晶質シリコン層４’の
局在準位密度の増加、２）窒化シリコン層３と非晶質シ
リコン層４’との境界面における電子トラップ密度の増
加、３）ゲート絶縁層である窒化シリコン層３自体の劣
化、４）ソース・ドレイン１０、１１とソース・ドレイ
ン配線７、８との間とのオーミック性の低下等が考えら
れる。

【００２２】これらの原因が想定されるが、現象として
は詳細は省略するが、まずソース・ドレイン１０、１１
とソース・ドレイン配線７、８との間のオーミック性が
２００℃を越えると低下し始め、３００℃を越えると非
晶質シリコン層４’自体の劣化も加わって急激にドレイ
ン電流が減少することが分かった。

【００２３】周知のように水素化された非晶質シリコン
では、その組成中の水素が加熱によって解離する性質が
あり、膜質の劣化はある程度は予想されていた。

【００２４】一方、オーミック性の低下については、熱
処理温度が高くなるにつれて、ソース・ドレイン配線
７、８と、不純物を含む非晶質シリコン層よりなるソー
ス・ドレイン１０、１１とで、形成する柱状合金層が、
次第に深く進行し、不純物を含まない非晶質シリコン層
４’にまで到達し、更には非晶質シリコン層４’の内部
にまで侵入していくことが確認された。

【００２５】この柱状合金層を分析すると、その組成中
にソース・ドレイン配線材であるアルミニウムを含むこ
とが判明し、アルミニウムと非晶質シリコン層４’とが
直接形成する合金層または拡散層が、オーミック性を低
下させる最大の要因であると考えられる。

【００２６】そして半導体層が非晶質の場合には、それ
が単結晶である場合に比べてこの柱状合金がはるかに低
温から発生し、しかも柱状合金の発生が多いために、オ
ーミック性の低下は顕著に現れ、実用性を左右する重大
な欠点となる。

【００２７】このことは既に述べたように、不純物を含
む非晶質シリコン層１０、１１を介在させずに、アルミ
ニウムよりなるソース・ドレイン配線７、８と、非晶質
シリコン層４’との間で、良好なオーミック接触を得る
ことが困難であることと等価である。

【００２８】熱処理温度が高くなるとオーミック性が低
下する現象は、以上詳細に述べた絶縁ゲート型トランジ
スタに限らず、他の構造の絶縁ゲート型トランジスタに
おいても、また非晶質シリコンよりなるダイオードや抵
抗体にも全く同様に観測されるので、非晶質シリコン層
との接続のための金属材料にアルミニウムを用いる限
り、上記半導体素子作製時または作製後に２００℃以上
の熱処理を与えることができず、したがって有効なパシ
ベーション層を付与することもできず、非晶質シリコン
半導体素子の工業化への大きな障害になっていた。

【００２９】素子全面に被着される絶縁性のパシベーシ
ョン層は、必ずしも半導体装置として必須の要件とは限
らず、例えば水分や吸着ガスの影響が無い環境下での使
用には、パシベーション層の採用が省略されることも有
り得る。

【００３０】しかしながら、最終洗浄工程終了後の脱水
や半導体装置の熱的安定性を確保するための熱処理工程
が不十分であると、非晶質シリコン半導体素子の特性が
変動していくことは避けられず、何れにせよ耐熱性の向
上が課題である。

【００３１】本発明は上述した問題点に鑑みなされたも
ので、素子作製時または作製後に３００℃以上の熱処理
を可能ならしめて実用化を果たすとともに、有効なパシ
ベーション層を付与せしめて高い信頼性を有する素子を
得んとするものである。

【００３２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては不純物を含む非晶質シリコンに接
続される配線路または電極材に、柱状合金を形成するア
ルミニウムを用いない半導体装置の製造方法を提供する
ものである。

【００３３】具体的には、シリコンを主成分とする非晶
質半導体を含む第１の層の上に、シリコンを主成分とし
ドナまたはアクセプタの何れかとなる不純物を含む非晶
質半導体を含有する第２の層を形成する工程、この第２
の層上に、２００℃以上の加熱によって第２の層と柱状
合金を形成しない第１の金属層、または、２００℃以上
の加熱によって第２の層と柱状合金を形成しない第１の
金属層とアルミニウムを主成分とする第２の金属層とよ
りなる金属層の何れかの層を形成する工程、及び２００
℃以上の温度に加熱する工程とを有する半導体の製造方
法である。

【００３４】

【作用】本発明によれば、アルミニウム等の不純物を含
む非晶質シリコンと柱状合金を形成しない金属、または
アルミニウムを主成分とする金属であっても不純物を含
む非晶質シリコンと柱状合金を形成しない金属との組み
合せの何れかにより、結果的に不純物を含む非晶質シリ
コンと柱状合金を形成しない金属が、当該不純物を含む
非晶質シリコン層との接続に用いられるので、ソース・
ドレイン配線形成後の熱処理で、ソース・ドレイン配線
と不純物を含む非晶質シリコンとの間に柱状合金は形成
されず、オーミック特性が劣化することも回避される。

【００３５】

【実施例】本発明の製造方法で作製される半導体装置
は、上述したように、シリコンを主成分とする非晶質半
導体を含む第１の層と、シリコンを主成分としドナまた
はアクセプタの何れかとなる不純物を含む非晶質半導体
を含有する第２の層と、この第２の層上に２００℃以上
の加熱によって第２の層と柱状合金を形成しない第１の
金属層とを含む。

【００３６】本発明の第１の層及び第２の層としては、
前述した従来例と同様に、例えばシラン系ガスのグロー
放電によるプラズマ堆積法等の通常の非晶質シリコンの
成膜方が適用でき、本発明の本質ではないため詳細は割
愛する。

【００３７】但し、膜厚に関しては、第１の層は特に限
定されるものでなく、作製する半導体装置の用途または
仕様によって任意に設計できるが、第２の層に関して
は、本発明者らに実験によると、０．０３μｍ程度以上
０．２μｍ程度以下、好ましくは０．０５μｍ程度以上
０．１μｍ以下程度が、半導体装置の性能上一般的であ
る。

【００３８】また、本発明の第１の金属層としては、モ
リブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔ
ａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、パラジウム
（Ｐｄ）またはプラチナ（Ｐｔ）などの耐熱性金属が適
用される。

【００３９】これらの金属は、不純物を含む非晶質シリ
コン層よりなるソース・ドレインと加熱によって層状合
金を形成し、形成される層状合金の厚さは、熱処理温度
が高くなるにつれて、また、熱処理時間が長くなるにつ
れて若干厚くなる性質があるが、少なくとも例えば５０
０℃で３０分以上の熱処理でなければ、半導体装置の特
性を維持できるための裕度を持った0.05μｍを越えるこ
とはなく、しかも当該層状合金は、不純物を含む非晶質
シリコン層１０、１１と、例えばモリブデンよりなるソ
ース・ドレイン配線７、８との境界面で一様の膜厚に形
成され、柱状合金のように一部が突出して不純物を含ま
なく、非晶質シリコン層４’に直接侵入することはな
い。

【００４０】従って、本発明の第１の実施例では、アル
ミニウムの代わりに、２００℃以上の加熱工程を経ても
不純物含有の非晶質シリコンと柱状合金を形成しない例
えばＭｏ、Ｗ、Ｔａ、Ｎｉ、Ｃｒ、ＰｄまたはＰｔなど
の耐熱性金属を、ソース・ドレイン配線７、８に用いた
ため、本発明の好ましい半導体装置を製造できる。

【００４１】すなわち、本発明の第１の実施例において
は、上記耐熱金属をソース・ドレイン配線７、８に用い
ることにより、初めて２００℃以上の熱処理に耐える素
子形成が可能となり、その結果としてパシベーション層
に値する膜質のパシベーション層を有する半導体素子が
実現した。

【００４２】通常パシベーション層は、基板の全面に被
着形成されるので、請求項２に関わる本発明の第２の実
施例は、パシベーション層に適宜開口部を形成し、上記
耐熱金属層を部分的に露出して、外部回路との接続を可
能とした半導体装置の製造方法である。

【００４３】また、請求項３に関わる本発明の第３の実
施例は、ソース・ドレイン配線も含めて低抵抗化のため
に、上記パシベーション層に適宜開口部を形成し、上記
耐熱金属層を部分的に露出して、アルミニウムよりなる
補助の低抵抗配線もしくは多層配線を可能ならしめる、
または、外部回路との接続を可能とするためのボンディ
ング・パッド形成のために、アルミニウムを用いた半導
体装置の製造方法である。

【００４４】本発明の第４の実施例である請求項４およ
び請求項５に記載された絶縁ゲート型トランジスタにお
いては、不純物を含む非晶質シリコン層への接続には、
上記した耐熱金属として例えばモリブデンとアルミニウ
ムとの積層よりなるソース・ドレイン配線等の配線路を
形成しているので、２００℃以上の熱処理に耐える素子
形成が可能となり、その結果としてパシベーション層に
値する膜質のパシベーション層を有する半導体素子が実
現した。

【００４５】このように、本発明の第４の実施例は、耐
熱性を向上させてからパシベーション層または層間絶縁
層としての絶縁層を形成したものである。すなわち、例
えばモリブデンの被着後アルミニウムが被着され、同一
の感光性樹脂パターンを用いた選択的食刻によってソー
ス・ドレイン配線が形成されている。もちろんパシベー
ション絶縁層あるいは層間絶縁層の何れかの層の形成時
または形成後には、少なくとも２００℃以上の加熱処理
が必要であることは言うまでもない。

【００４６】但し、本第４の実施例においても、パシベ
ーション絶縁層または層間絶縁層の何れかの層の形成後
には、第２の実施例と同様に、適宜開口部を形成して前
述の配線路を露出し、信号や電源の供給端子としたり、
あるいはボンディングパッドとし、更に例えばアルミニ
ウム等の金属配線よりなる多層配線の形成も可能であ
る。

【００４７】なお、配線路の低抵抗化が必要な場合や、
ボンディングパッドとしての機能が必要な場合等には、
上記したように耐熱金属層上の第２の金属層としてはア
ルミニウムが最適であるが、本発明の主旨からすれば第
２の金属層として、他の金属薄膜、合金薄膜あるいは導
伝性薄膜の使用に特に制約があるわけでないことは明白
である。

【００４８】なお、例えば特開昭５１−１４７２９０号
公報（以下先行特許）には、多結晶シリコンよりなる配
線路と、同配線路を外部に接続可能とするために、アル
ミニウム配線を継ぎ足した配線構造が紹介されている。

【００４９】しかしながら、このような配線構造では、
シリコン基板上に形成されたソース・ドレインとアルミ
ニウムよりなるソース・ドレイン配線とのオーミック接
触を得るためには、４００〜５００℃程度の熱処理が必
要であり、この熱処理で多結晶シリコンとアルミニウム
とが合金化するので、ゲート電極としての多結晶シリコ
ン上にアルミニウムを重ねて形成すると、仕事関数が変
動してトランジスタ特性も変動するするとか、アルミニ
ウム配線のやりなおしが出来ないとかの課題が報告され
ている。

【００５０】そこで、アルミニウムと多結晶シリコンと
の間に耐熱性向上のために、チタンやジルコニウム等の
金属薄膜を介在させる技術が提案されているが、本発明
との構成上の大きな差異は、まず、半導体材料が先行例
では多結晶シリコンであり、しかもアルミニウムの配線
路が半導体である多結晶シリコンに直接接続される構成
である。これに対して本発明では半導体材料が非晶質シ
リコンであり、しかも配線路が不純物を含む非晶質シリ
コンを介して半導体材料である非晶質シリコンに間接的
に接続される構成であり、構成上の違いは明確である。

【００５１】本発明に関わる非晶質半導体素子では、金
属配線路とのオーミック接触を得るために、不純物を含
む非晶質シリコンが重要な役割を担っており、その結果
先行例とは異なり、特に加熱処理を施さなくてもオーミ
ック接触は確保されるが、耐熱性については先行例では
解析されていない。

【００５２】これに対して先行特許で開示されている単
結晶あるいは多結晶シリコンでは、４００〜５００℃の
加熱処理によって配線路と合金化しなければオーミック
接触が得られないが、耐熱性については十分な能力を有
している。

【００５３】以上の構成上の大きな差異は、単結晶また
は多結晶シリコンと非晶質シリコンとの物性的な特性の
差からもたらされるもので、単結晶または多結晶シリコ
ンで通用する技術を、単純に非晶質シリコンに流用でき
ない証明でもある。

【００５４】事実、先述したように４００〜５００℃の
加熱処理を与えると、非晶質シリコン半導体素子は破壊
されてしまう。

【００５５】本発明における耐熱性の向上は、パシベー
ション絶縁層の形成を可能ならしめることを主目的とし
て非晶質シリコン半導体素子を工業的に実用化するため
に必要であり、少なくとも２００℃好ましくは３００℃
以上の熱処理を可能とするために耐熱金属が導入された
もので、いわば基本的な技術である。

【００５６】これに対して先行例では、アルミニウムと
多結晶シリコンとの合金化を防止するために導入された
ものであり、その目的はアルミニウム配線路の再形成を
可能とすることであり、また将来的にはシリコンゲート
の低抵抗化を可能とするものであって、耐熱性金属の導
入がなくても工業的には製品が生産されており、いわば
改善的な技術である。

【００５７】このように、本発明は不純物を含む非晶質
シリコン層の下地に半導体層を有する全ての半導体素子
に適用可能であり、半導体層として非晶質シリコン、微
結晶シリコン、多結晶シリコンのいずれか、あるいはこ
れらの混晶体よりなる半導体層を有する半導体装置にも
適用可能であることは言うまでもない。

【００５８】

【発明の効果】以上述べたように本発明では、不純物を
含む非晶質シリコン層へ接続される金属配線が、加熱処
理を受けても不純物を含む非晶質シリコン層と層状合金
を形成するだけで、不純物を含む非晶質シリコン層の下
地の不純物を含まないシリコン層へは侵入していかず、
良好なオーミック性が確保される。

【００５９】例えば図３に示したＢの曲線は、先述した
諸パラメータと同一のｎ型絶縁ゲート型トランジスタの
ソース・ドレイン配線を、モリブデンで形成した実施例
による結果を示すものである。

【００６０】この結果からも分かるように、３００℃に
おける熱処理では、ドレイン電流は殆ど変化しない。さ
らに３５０℃においても、ドレイン電流は常温値と同オ
ーダーの値を維持しており、これはソース・ドレイン配
線にアルミニウムを用いた従来例の特性曲線Ａと比べる
と、１桁以上も高い電流値を示している。

【００６１】このように本発明の製造方法によれば、ソ
ース・ドレイン配線をアルミニウムで形成した従来例と
比べると、熱処理可能な温度が３００〜３５０℃にまで
達していることは明かである。

【００６２】なお、素子形成のために必要な熱処理工程
は、パシベーション絶縁層や層間絶縁層の形成時または
形成後のみならず、最終洗浄工程終了後の脱水や半導体
装置の熱的安定性を確保するため、および半導体装置の
製造工程中の物理的な損傷を回復させるための熱処理工
程も含まれ、これらの加熱によっても半導体装置の電気
的特性が損なわれない効果も重要である。

【図面の簡単な説明】

【図１】非晶質シリコンを半導体層とする絶縁ゲート型
トランジスタの平面図

【図２】（ａ）は、図１のＡ−Ａ’線部の不純物含有の
非晶質シリコンを積層した製造工程断面図（ｂ）は、図１のＡ−Ａ’線部の締め上の非晶質シリコ
ン層を形成した製造工程断面図（ｃ）は、図１のＡ−Ａ’線部の一対のソース・ドレイ
ン配線を形成した製造工程断面図（ｄ）は、図１のＡ−Ａ’線部の製造工程断面図（ｅ）は、図１のＢ−Ｂ’線部の製造工程断面図

【図３】ソース・ドレイン配線にアルミニウムを用いた
場合とモリブデンを用いた場合の熱処理温度による絶縁
ゲート型トランジスタのドレイン電流の変化図

【符号の説明】

１絶縁性基板２ゲート金属層３ゲート絶縁層４、４’ 不純物を含まない非晶質シリコン層５、５’ 不純物を含む非晶質シリコン層６ゲート絶縁層に形成された開口部７、８ソース・ドレイン配線１０、１１ソース・ドレイン

───────────────────────────────────────────────────── フロントページの続き (72)発明者白井繁信大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者永田清一大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】シリコンを主成分とする非晶質半導体を含
む第１の層上に、シリコンを主成分としドナまたはアク
セプタの何れかとなる不純物を含む非晶質半導体を含有
する第２の層を形成する工程と、前記第２の層上に、２
００℃以上の加熱によって前記第２の層と柱状合金を形
成しない第１の金属層を形成する工程と、２００℃以上
の温度に加熱する工程とを有することを特徴とする半導
体装置の製造方法。
【請求項２】シリコンを主成分とする非晶質半導体を含
む第１の層上に、シリコンを主成分としドナまたはアク
セプタの何れかとなる不純物を含む非晶質半導体を含有
する第２の層を形成する工程と、前記第２の層上に、２
００℃以上の加熱によって前記第２の層と柱状合金を形
成しない第１の金属層を形成する工程と、２００℃以上
の温度の加熱を伴うパシベーション層あるいは層間絶縁
層の何れかとなる絶縁層を形成する工程と、前記絶縁層
に開口部を形成して前記第１の金属層を選択的に露出す
る工程とを有することを特徴とする半導体装置の製造方
法。
【請求項３】絶縁層上に、開口部を含みアルミニウムを
主成分とする第２の金属層を形成する工程を有すること
を特徴とする、請求項２記載の半導体装置の製造方法。
【請求項４】シリコンを主成分とする非晶質半導体を含
む第１の層上に、シリコンを主成分としドナまたはアク
セプタの何れかとなる不純物を含む非晶質半導体を含有
する第２の層を形成する工程と、前記第２の層上に、２
００℃以上の加熱によって前記第２の層と柱状合金を形
成しない第１の金属層と、アルミニウムを主成分とする
第２の金属層とよりなる金属層を形成する工程と、２０
０℃以上の温度に加熱する工程とを有することを特徴と
する半導体装置の製造方法。
【請求項５】シリコンを主成分とする非晶質半導体を含
む第１の層上に、シリコンを主成分としドナまたはアク
セプタの何れかとなる不純物を含む非晶質半導体を含有
する第２の層を形成する工程と、前記第２の層上に、２
００℃以上の加熱によって前記第２の層と柱状合金を形
成しない第１の金属層と、アルミニウムを主成分とする
第２の金属層とよりなる金属層を形成する工程と、２０
０℃以上の温度の加熱を伴うパシベーション層あるいは
層間絶縁層となる絶縁層を形成する工程と、前記絶縁層
に開口部を形成して前記第２の金属層を選択的に露出す
る工程とを有することを特徴とする半導体装置の製造方
法。
【請求項６】第１の金属層が、モリブデン、タングステ
ン、タンタル、ニッケル、クロム、パラジウムまたはプ
ラチナの少なくとも１つを含むことを特徴とする、請求
項１、２、４または５何れかに記載の半導体装置の製造
方法。