CN101083269A - 薄膜晶体管基板及显示器件 - Google Patents
薄膜晶体管基板及显示器件 Download PDFInfo
- Publication number
- CN101083269A CN101083269A CNA2007101032048A CN200710103204A CN101083269A CN 101083269 A CN101083269 A CN 101083269A CN A2007101032048 A CNA2007101032048 A CN A2007101032048A CN 200710103204 A CN200710103204 A CN 200710103204A CN 101083269 A CN101083269 A CN 101083269A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin film
- atom
- semiconductor layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title abstract description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 abstract description 55
- 229910052751 metal Inorganic materials 0.000 abstract description 28
- 239000002184 metal Substances 0.000 abstract description 28
- 230000004888 barrier function Effects 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 description 45
- 229910052746 lanthanum Inorganic materials 0.000 description 42
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 16
- 229910052759 nickel Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010703 silicon Substances 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910021484 silicon-nickel alloy Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910000858 La alloy Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical group [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种可以省略在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属(无需在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属)的薄膜晶体管基板及显示器件。(1)一种薄膜晶体管基板，具有：薄膜晶体管的半导体层；源电极、漏电极；以及透明导电膜，其中，具有所述源电极及漏电极与所述薄膜晶体管的半导体层直接连接的构造，并且所述源电极及漏电极由含有0.1～6.0原子％的Ni、0.1～1.0原子％的La、0.1～1.5原子％的Si的Al合金薄膜构成，(2)一种设有所述薄膜晶体管基板的显示器件等。
Description
技术领域
本发明涉及薄膜晶体管基板及显示器件的技术领域。
背景技术
在液晶显示器等的有源矩阵型液晶显示装置中，薄膜晶体管：ThinFilm Transistor(以下称为TFT)被用作开关元件。TFT元件的略图如图2所示。TFT元件由形成在玻璃基板上的栅电极、和经栅绝缘膜设置的非掺杂的半导体硅层、以及与其接触的掺杂了杂质的半导体硅层构成。掺杂了杂质的半导体硅层分别被Al合金等的布线金属电性连接。将这些布线金属称作源电极、漏电极。在漏电极上还连接有用作液晶显示部的透明导电膜。作为布线金属(源电极、漏电极)，至今提出了各种各样的Al合金(例如：特开平7-45555号、特开2005-171378号公报等)。当时，采用不使布线金属和TFT元件(半导体硅层)直接接触，或者不使布线金属和用于液晶显示部的透明导电膜(以下也称作ITO膜)直接接触，而在其间设置Mo、Cr、Ti、W等高熔点金属构成的积层膜作为壁垒金属的构造。
迄今为止，例如在特开2004-214606号、特开2005-303003号、特开2006-23388号公报等中所示，提出了多种省略存在于布线金属和ITO膜之间的壁垒金属的技术方案。但对于省略设在布线金属和TFT元件(半导体硅层)之间的壁垒金属的相关技术，尚未得到充分的研究。
[特许文献1]特开2004-21606号公报
[特许文献2]特开2005-303003号公报
[特许文献3]特开2006-23388号公报
使壁垒金属介于布线金属(源电极、漏电极)和TFT元件(硅层)之间的理由在于，防止因构成布线的纯Al或Al合金与TFT元件的半导体层直接接触时对元件造成不良影响。作为半导体层一般采用非晶态硅或多晶硅。其对元件造成不良影响的原理如下所述。
即，在布线(纯Al或Al合金)和半导体层(例如：硅)直接接触的状态下，在TFT的制造工序中，当施加CVD(Chemical vapor deposition)成形或烧结、退火等的加热工序时，布线的铝原子(Al原子)热扩散到半导体硅中，或者硅原子(Si原子)从半导体硅层热扩散到布线的纯Al或Al合金中。当Al原子热扩散到半导体硅中时，半导体硅的半导体性能显著劣化。因此引发泄漏电流增加、导通电流减少、开关速度下降等问题，不能获得期望的开关性能。另外，Si原子扩散到布线中，也会导致硅半导体的半导体性能劣化，同样引起开关性能的劣化。即，导致显示器的性能、品质下降。
壁垒金属对抑制Al原子和Si原子的相互扩散是有效的，但另一方面，用于形成这样的构造的壁垒金属形成工序不可缺少。即，除了用于形成Al布线等的成膜装置之外，还需要具备用于形成壁垒金属的成膜装置。随着生产量的增加，日益要求液晶显示器等的生产实现低成本化，由于形成壁垒金属而导致的生产成本的升高已经变为不容忽视的问题。
发明内容
本发明正是鉴于这种情况而设计的，其目的在于，提供一种薄膜晶体管基板及显示器件，可以省略在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属(无需在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属)。
为了达成上述目的，经本发明的发明人员专心研究的结果，完成了本发明。根据本发明可以达成上述目的。
能够达成上述目的的本发明涉及薄膜晶体管基板及显示器件，本发明第一～第四项发明中所述的薄膜晶体管基板(第一～第四发明的薄膜晶体管基板)、第五项发明所述的显示器件(第五发明的显示器件)，它们具有如下所述的构成。
即，第一项发明所述的薄膜晶体管基板具有：薄膜晶体管的半导体层；源电极、漏电极；透明导电膜，其特征在于，具有所述源电极及漏电极与所述薄膜晶体管的半导体层直接连接的构造，并且所述源电极及漏电极由含有0.1～6.0原子％的Ni、0.1～1.0原子％的La、0.1～1.5原子％的Si的Al合金薄膜构成(第一发明)。
第二项发明所述的薄膜晶体管基板，在第一项发明所述的基础上，具有所述漏电极与所述透明导电膜直接连接的构造(第二发明)。
第三项发明所述的薄膜晶体管基板，在第一或第二项发明所述的基础上，所述半导体层为多晶硅(第三发明)。
第四项发明所述的薄膜晶体管基板，在第一～第三项发明中任一项所述的基础上，所述Al合金薄膜通过溅射法形成(第四发明)。
第五项发明所述的显示器件，设有第一～第四项发明中任一项所述的薄膜晶体管基板。
根据本发明，可以省略在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属。即，无需在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属。
附图说明
图1是表示实施例的评价用元件(pn接合元件)的制作工艺的概图，其中，图1(a)表示在p型低电阻Si基板之上形成多晶硅膜；图1(b)表示向所述多晶硅膜注入BF2+离子的情况；图1(c)表示通过退火将注入所述BF2+离子后的多晶硅膜制成p型多晶硅膜；图1(d)表示在所述p型多晶硅膜之上形成n型多晶硅膜；图1(e)表示在所述n型多晶硅膜之上形成Al合金膜后，进行蚀刻形成评价用元件(pn接合元件)。
图2是表示TFT(薄膜晶体管)元件的概要的模式图。
具体实施方式
本发明者们，使用在Al中添加了各种元素的薄膜形成评价用元件，对Al/Si的相互扩散(Al原子和Si原子的相互扩散)、电阻率、耐小丘(hillock)性进行了考察。结果发现添加Ni、Si、La对上述特性有效。
已知的是向Al中添加Si时，随着添加量的增加，对Al原子和Si原子的相互扩散的抑制效果也相应提高。相反，单独使用它们时(仅添加Si时)，能够对Al/Si的相互扩散进行抑制的温度上限最高在250℃左右。然而，向Al-Si合金中再添加Ni(向Al中添加Si后再添加Ni)，制成含有Si和Ni的Al合金时，发现可以将Al/Si的相互扩散抑制到更高的温度。
抑制相互扩散的原理可以作如下的解释。首先作为含有Si的效果，具有防止Si原子从Si半导体层扩散到Al膜中的效果。即，通过事先将与Si原子同种的原子添加到Al膜中，可以降低作为扩散的驱动力的浓度差。另外，作为含有Ni的效果，认为是因为在Al合金膜和Si半导体层的界面(Al合金膜/Si半导体层界面)上形成扩散防止层。即，Ni在低温下容易和Si发生反应而形成硅化物。一旦生成硅化物，认为硅化物层起到壁垒的作用，导致其以上的相互扩散无法进行。在这些的相互效果下，对相互扩散的抑制作用得到极大的改善，因此认为可以将对Al/Si的相互扩散抑制到更高的温度。
虽然可以将Al/Si的相互扩散抑制到更高温度，但另一方面在Al-Si-Ni合金构成的膜中，耐小丘性并不充分。但是，通过在Al-Si-Ni合金中再添加La，可知其耐小丘性得到提高。
通过添加这些元素，虽然具有能够抑制Al/Si的相互扩散，并提高Al合金膜的耐小丘性的优点，但另一方面，存在增加添加元素会导致布线的电阻率增大的问题。为了抑制Al/Si的相互扩散并提高Al合金膜的耐小丘性，同时保持低的电阻率，Ni、La、Si的含量需为Ni：0.1～6.0原子％、La：0.1～1.0原子％、Si：0.1～1.5原子％。优选为Ni：0.15～5.0原子％、La：0.15～0.8原子％、Si：0.1～1.0原子％。
本发明正是基于所述见解而设计完成的，本发明涉及薄膜晶体管基板及显示器件。在这样完成的本发明涉及的薄膜晶体管基板及显示器件中，首先，本发明的薄膜晶体管基板具有：薄膜晶体管的半导体层、源电极、漏电极、以及透明导电膜，其中，具有所述源电极及漏电极(以下也称作源-漏电极)与所述薄膜晶体管的半导体层直接连接的构造，并且所述源电极及漏电极由含有0.1～6.0原子％的Ni、0.1～1.0原子％的La、0.1～1.5原子％的Si的Al合金薄膜构成。
在本发明的薄膜晶体管基板中，具有源-漏电极与薄膜晶体管的半导体层直接连接的构造，该源-漏电极由含有0.1～6.0原子％的Ni、0.1～1.0原子％的La、0.1～1.5原子％的Si的Al合金薄膜构成，因此从所述见解可知，可以抑制Al/Si的相互扩散并提高Al合金薄膜的耐小丘性，同时可以确保Al合金薄膜的低电阻率。
从上述内容可知，在本发明的薄膜晶体管基板中，由于具有源-漏电极与薄膜晶体管的半导体层直接连接的构造，因此在特性面上不会产生障碍。即，即使不在薄膜晶体管的半导体层和源-漏电极之间形成壁垒金属，也可以抑制Al/Si的相互扩散，同时提高Al合金薄膜的耐小丘性并使Al合金薄膜保持低的电阻率。
因此，根据本发明的薄膜晶体管基板，可以省略在薄膜晶体管的半导体层和源-漏电极之间形成壁垒金属。即，无需在薄膜晶体管的半导体层和源-漏电极(源电极及漏电极)之间形成壁垒金属。
在本发明的薄膜晶体管基板中，将形成源-漏电极的Al合金薄膜中的Ni、La、Ge、Si的含量分别设为Ni：0.1～6.0原子％、La：0.1～1.0原子％、Si：0.1～1.5原子％(以下也称作at％)。以下对其理由进行说明。
将Si设为0.1～1.5at％是因为当Si小于0.1at％时，对Al/Si的相互扩散进行抑制的效果下降而使对Al/Si的相互扩散的抑制变得不充分，当Si超过1.5at％时，电阻率增大导致不能保持低的电阻率。将Ni设为0.1～6.0at％是因为当Ni小于0.1at％时，抑制Al/Si的相互扩散的效果下降而使对Al/Si的相互扩散的抑制变得不充分，当Ni超过6.0at％时，电阻率增大导致不能保持低的电阻率，将La设为0.1～1.0at％是因为当La小于0.1at％时，耐小丘性的效果降低导致耐小丘性变得不充分，当La超过1.0at％时，电阻率增大导致不能保持低的电阻率。
本发明的薄膜晶体管基板中，由于漏电极由具有所述组成的Al合金构成，因此可以形成使漏电极不仅与薄膜晶体管的半导体层，还与透明导电膜直接接触的构造(第二发明)。这主要是因为通过含有Ni，降低接触电阻。
当半导体层为多晶硅时，Al/Si的相互扩散的开始温度变得更高，因此半导体层优选为多晶硅(第三发明)。另外，与多晶硅相同，连续晶界结晶硅也适用于本发明。
源-漏电极的Al合金薄膜优选通过溅射法形成(第四发明)。即，当形成源-漏电极的Al合金薄膜时，其形成方法并无特别限定，但优选为采用溅射法。这是因为根据溅射法可以通过对使用的靶材的组成进行调整而获得希望的组成。
本发明的薄膜晶体管基板，可以应用于各种电子设备，例如可以用作显示器件的薄膜晶体管基板(第五发明)。
实施例
以下，对本发明的实施例及比较例进行说明。另外，本发明并不局限于本实施例，只要在符合本发明的主旨的范围内，可以对本发明进行适当的变更，且认定这些变更均包含在本发明的技术范围内。
[例1]
制成本发明的实施例及比较例的评价用元件(pn接合元件)。其工艺流程如图1所示。以下对该制作方法进行说明。
如图1所示，首先，通过LPCVD法在p型低电阻硅基板上形成膜厚200nm的多晶硅膜(图1(a))。此时，使用SiH4作为原料气体。其次，在10keV、3e15/cm2的条件下注入BF2 +离子(图1(b))。接着，在800℃温度对注入离子后的制品进行30分钟的退火，制成被掺杂为p型的多晶硅膜(图1(c))。接着，在其上形成膜厚约为40nm的被掺杂为n型的多晶硅膜(图1(d))。此时，进行成膜时使用了SiH4和作为掺杂气体的PH3。由此，形成多晶硅的pn接合。
而且，通过溅射法在该多晶硅膜上形成膜厚约为300nm的Al合金膜。其次，通过光蚀刻法形成抗蚀图案(resist pattern)后，将抗蚀剂作为掩膜对Al合金膜进行蚀刻，由此，形成如图所示的评价用元件(图1(e))。还有，该Al合金膜的组成如表1(表1-a、表1-b)中的源-漏电极栏所示。在图1(e)所示的评价用元件中，Al合金膜相当于源-漏电极，其下部(图1(c)中所示的部分)的n型多晶硅膜及p型多晶硅膜相当于薄膜晶体管的半导体层。源-漏电极(Al合金膜)和薄膜晶体管的半导体层具有直接连接的构造，其间不设有壁垒金属。
在250～400℃温度下对这样制成的评价用元件(pn接合元件)进行了30分钟的退火。而且，通过测量退火后pn接合元件的电流电压特性，对Al原子和Si原子的相互扩散程度进行了调查。即，通过对pn接合元件的电流电压特性进行测定，可以对多晶硅(半导体层)中的Si原子和Al合金膜(源-漏电极)中的Al原子的扩散现象进行评价。具有正常的pn接合的元件具有整流性，该整流性是指当向n型领域施加负电压，向p型领域施加正电压(以下称作正偏压)时接通电流，相反向n型领域施加正电压，向p型领域施加负电压时截断电流。但是，当Al原子从Al合金膜(源-漏电极)扩散到pn接合领域时，不能获得正常的整流性。即，即使施加逆偏压的情况下也不能截断电流。因此，通过对逆偏压时的流通电流(以下称为泄漏电流)的大小进行评价，可以掌握Al原子和Si原子的相互扩散的影响。因此，测出该泄漏电流的值，从该泄漏电流的测量值对Al原子和Si原子的相互扩散程度进行了评价。用于评价的元件的尺寸具有30μm×30μm的pn接合面积，将向该元件施加了+1V的逆偏压时的电流值定义为泄漏电流。
其结果如表1(表1-a、表1-b)中的相互扩散栏所示。当使Cr作为壁垒金属介于源-漏电极(Al合金膜)和薄膜晶体管的半导体层之间时，其泄漏电流为4.0×10-9A，与该泄漏电流的10倍值(4.0×10-8A)相比较，泄漏电流比该值小的用“○”表示，比该值大的用“×”表示。即，泄漏电流在4.0×10-8A以下的为良好，泄漏电流超过4.0×10-8A的为不合格。
另外，对因退火处理产生的小丘进行了如下评价。在所述pn接合元件试料上形成宽10μm的Line and Space图案的布线，在350℃温度下进行30分钟的真空热处理。之后，用电子显微镜观察布线表面，数出直径在0.1μm以上的小丘的个数。小丘密度在1×109个/m2以下的为良好(○)，超过1×109个/m2的为不合格(×)。其结果如表1(表1-a、表1-b)中的耐小丘性栏所示。
[例2]
通过溅射法在玻璃基板上形成膜厚为300nm的Al合金膜。其次，通过光蚀刻法形成抗蚀图案后，以抗蚀剂为掩膜对Al合金膜进行蚀刻，加工成宽100μm、长10mm的带状图案形状。还有，该Al合金膜的组成与表1(表1-a、表1-b)的源-漏电极栏所示的内容相同。
在250～400℃温度下，对进行上述蚀刻后的Al合金膜进行30分钟的退火。而且，通过四端子法对电阻率进行了测定。其结果如表1(表1-a、表1-b)的电阻率栏所示。还有，以纯Al膜的电阻率(3.3μΩcm)的1.3倍的电阻率(3.3×1.3＝4.3μΩcm)为基准，与其相比电阻率小的为良好，电阻率大的为不合格。
[例1～2中的结果评价]
从表1(表1-a、表1-b)可知，当Al合金膜(源-漏电极)由Al-Si合金构成时，不管退火温度是250℃还是400℃，都因为泄漏电流大而不适用(×)，不能对Al原子和Si原子的相互扩散进行充分抑制(No.3～7)。耐小丘性也表现不良(×)且不充分(No.3～7)。
当Al合金膜(源-漏电极)由Al-Si-Ni合金构成时，不管退火温度是250℃还是400℃，泄漏电流均小而良好(○)，可以充分地对Al原子和Si原子的相互扩散进行控制，但耐小丘性不良(×)且不充分(No.13～18)。
与此相对，当Al合金膜(源-漏电极)由Al-Si-Ni-La合金构成时，不管退火温度是250℃还是400℃，泄漏电流均小，为良好(○)，可以充分地对Al原子和Si原子的相互扩散进行抑制，并且耐小丘性也表现良好(○)(No.25～29、35～38、43～46)。
在该No.25～29、35～38、43～46中，No.46的情况下，由于Al合金膜的Si含量过多，电阻率大于基准值(纯Al膜的电阻率×1.3＝4.3μΩcm)而不良。除此之外的情况下，因为由满足本发明的薄膜晶体管基板的Al合金薄膜的组成的Al合金膜构成，所以电阻率小于基准值，为良好(No.25～29、35～38、43～45)。
因此，当Al合金膜(源-漏电极)由满足本发明的薄膜晶体管基板的Al合金薄膜的组成的Al合金膜构成时，可以确认不管退火温度是250℃还是400℃，泄漏电流均小，为良好(○)，可以充分地对Al原子和Si原子的相互扩散进行抑制，并且具有良好的耐小丘性(○)，此外，电阻率也小，为良好。
[例3]
对将Al合金膜和透明导电膜直接连接时的接触性(接触电阻)进行了调查。
在Ar气体气氛中，在压力3mTorr、温度200℃的条件下，形成在表2(表2-a、表2-b)所示的各种试料，该试料是在Al合金电极上形成有ITO膜的试料。ITO膜使用的是在氧化铟中添加10质量％的氧化锡而成。
制成具有10μm角的接触孔的开耳文(kelvin)图案，通过四端子法对接触电阻率进行了测定。将Cr薄膜和ITO的接触电阻率2×10-4Ωcm2作为基准值，该基准值以下的设为良好(○)，超过基准值的设为不合格(×)。评价结果如表2(表2-a、表2-b)所示。
当Al合金电极由Al-Si合金构成时，接触电阻率大，为不合格(×)(No.3～7)。
与此相对，当Al合金电极由Al-Si-Ni-La合金构成时，接触电阻率小，为良好(○)(No.25～29、35～38、43～46)。当Al合金电极由Al-Si-Ni合金构成时，接触电阻率小，为良好(○)(No.13～18)。
表1-a
| No. | 源-漏电极 | 泄漏电流[A] | 相互扩散 | 耐小丘性 | 电阻率@400℃(μΩcm) | 综合判定 | ||
| @250℃ | @400℃ | @250℃ | @400℃ | |||||
| 1 | Al | 3.5E-04 | ＞1e-2 | × | × | × | 3.3 | × |
| 2 | Cr | 3.2E-09 | 4.0E-09 | ○ | ○ | ○ | 14.3 | × |
| 3 | Al-0.1at％Si | 8.7E-04 | ＞1e-2 | × | × | × | 3.4 | × |
| 4 | Al-0.3at％Si | 2.3E-05 | ＞1e-2 | × | × | × | 3.4 | × |
| 5 | Al-0.5at％Si | 5.0E-06 | ＞1e-2 | × | × | × | 3.5 | × |
| 6 | Al-1.0at％Si | 4.7E-07 | ＞1e-2 | × | × | × | 3.6 | × |
| 7 | Al-2.0at％Si | 6.1E-08 | 2.2E-03 | × | × | × | 3.6 | × |
| 13 | Al-0.5at％Si-0.1at％Ni | 4.6E-09 | 3.2E-08 | ○ | ○ | × | 3.5 | × |
| 14 | Al-0.5at％Si-0.5at％Ni | 4.4E-09 | 2.8E-08 | ○ | ○ | × | 3.5 | × |
| 15 | Al-0.5at％Si-1.0at％Ni | 4.7E-09 | 2.5E-08 | ○ | ○ | × | 3.5 | × |
| 16 | Al-0.5at％Si-2.0at％Ni | 3.0E-09 | 1.5E-08 | ○ | ○ | × | 3.5 | × |
| 17 | Al-0.5at％Si-4.0at％Ni | 3.1E-09 | 8.8E-09 | ○ | ○ | △ | 3.6 | × |
| 18 | Al-0.5at％Si-6.0at％Ni | 2.5E-09 | 5.2E-09 | ○ | ○ | △ | 3.7 | × |
| 25 | Al-0.5at％Si-1.0at％Ni-0.05at％La | 5.5E-09 | 3.0E-08 | ○ | ○ | ○ | 3.6 | ○ |
| 26 | Al-0.5at％Si-1.0at％Ni-0.1at％La | 5.2E-09 | 3.1E-08 | ○ | ○ | ○ | 3.7 | ○ |
| 27 | Al-0.5at％Si-1.0at％Ni-0.5at％La | 6.2E-09 | 3.3E-08 | ○ | ○ | ○ | 3.8 | ○ |
| 28 | Al-0.5at％Si-1.0at％Ni-1.0at％La | 4.4E-09 | 2.2E-08 | ○ | ○ | ○ | 4.0 | ○ |
| 29 | Al-0.5at％Si-1.0at％Ni-1.5at％La | 5.1E-09 | 1.5E-09 | ○ | ○ | ○ | 4.3 | × |
(注)1.电阻率是否优良的判断，以纯Al的电阻率的30％增加＝3.3×1.3＝4.3μΩcm为基准，在其以上的为NG。
2.at％----原子％。
表1-b
| No. | 源-漏电极 | 泄漏电流[A] | 相互扩散 | 耐小丘性 | 电阻率@400℃(μΩcm) | 综合判定 | ||
| @250℃ | @400℃ | @250℃ | @400℃ | |||||
| 35 | Al-1.0at％Si-1.0at％Ni-0.05at％La | 1.1E-09 | 3.0E-09 | ○ | ○ | ○ | 3.7 | ○ |
| 36 | Al-1.0at％Si-1.0at％Ni-0.1at％La | 9.5E-10 | 2.9E-09 | ○ | ○ | ○ | 3.7 | ○ |
| 37 | Al-1.0at％Si-1.0at％Ni-0.5at％La | 1.1E-09 | 4.9E-09 | ○ | ○ | ○ | 3.9 | ○ |
| 38 | Al-1.0at％Si-1.0at％Ni-1.0at％La | 2.3E-09 | 6.8E-09 | ○ | ○ | ○ | 4.0 | ○ |
| 43 | Al-0.1at％Si-2.0at％Ni-0.35at％La | 5.5E-09 | 1.5E-08 | ○ | ○ | ○ | 3.8 | ○ |
| 44 | Al-0.3at％Si-2.0at％Ni-0.35at％La | 7.5E-09 | 1.6E-08 | ○ | ○ | ○ | 3.8 | ○ |
| 45 | Al-0.5at％Si-2.0at％Ni-0.35at％La | 3.8E-09 | 2.9E-08 | ○ | ○ | ○ | 3.9 | ○ |
| 46 | Al-1.0at％Si-2.0at％Ni-0.35at％La | 3.7E-10 | 2.8E-09 | ○ | ○ | ○ | 4.0 | ○ |
| 47 | Al-2.0at％Si-2.0at％Ni-0.35at％La | 1.4E-09 | 9.9E-09 | ○ | ○ | ○ | 4.4 | ○ |
| 53 | Al-0.5at％Si-4.0at％Ni-0.35at％La | 2.0E-09 | 2.7E-08 | ○ | ○ | ○ | 4.0 | ○ |
| 54 | Al-0.5at％Si-5.0at％Ni-0.35at％La | 2.1E-09 | 1.9E-08 | ○ | ○ | ○ | 4.1 | ○ |
| 55 | Al-0.5at％Si-6.0at％Ni-0.35at％La | 2.4E-09 | 1.8E-08 | ○ | ○ | ○ | 4.2 | ○ |
| 56 | Al-0.5at％Si-7.0at％Ni-0.35at％La | 1.8E-09 | 2.1E-08 | ○ | ○ | ○ | 4.4 | × |
(注)1.电阻率是否优良的判断，以纯Al的电阻率的30％增加＝3.3×1.3＝4.3μΩcm为基准，在其以上的为NG。
2.at％----原子％。
表2-a
| № | 源-漏电极 | 接触电阻率(Ωcm2) | 判定 |
| 1 | Al | 1.0E-03 | × |
| 2 | Cr | 2.0E-04 | ○ |
| 3 | Al-0.1at％Si | 1.0E-03 | × |
| 4 | Al-0.3at％Si | 2.0E-03 | × |
| 5 | Al-0.5at％Si | 2.1E-03 | × |
| 6 | Al-1.0at％Si | 3.0E-03 | × |
| 7 | Al-2.0at％Si | 3.0E-03 | × |
| 13 | Al-0.5at％Si-0.1at％Ni | 2.0E-04 | ○ |
| 14 | Al-0.5at％Si-0.5at％Ni | 1.0E-04 | ○ |
| 15 | Al-0.5at％Si-1.0at％Ni | 1.0E-04 | ○ |
| 16 | Al-0.5at％Si-2.0at％Ni | 9.0E-05 | ○ |
| 17 | Al-0.5at％Si-4.0at％Ni | 5.0E-05 | ○ |
| 18 | Al-0.5at％Si-6.0at％Ni | 3.0E-05 | ○ |
| 25 | Al-0.5at％Si-1.0at％Ni-0.05at％La | 8.0E-05 | ○ |
| 26 | Al-0.5at％Si-1.0at％Ni-0.1at％La | 8.0E-05 | ○ |
| 27 | Al-0.5at％Si-1.0at％Ni-0.5at％La | 8.0E-05 | ○ |
| 28 | Al-0.5at％Si-1.0at％Ni-1.0at％La | 9.0E-05 | ○ |
| 29 | Al-0.5at％Si-1.0at％Ni-1.5at％La | 1.0E-04 | ○ |
表2-b
| № | 源-漏电极 | 接触电阻率(Ωcm2) | 判定 |
| 35 | Al-1.0at％Si-1.0at％Ni-0.05at％La | 9.0E-05 | ○ |
| 36 | Al-1.0at％Si-1.0at％Ni-0.1at％La | 9.0E-05 | ○ |
| 37 | Al-1.0at％Si-1.0at％Ni-0.5at％La | 1.0E-04 | ○ |
| 38 | Al-1.0at％Si-1.0at％Ni-1.0at％La | 1.0E-04 | ○ |
| 43 | Al-0.1at％Si-2.0at％Ni-0.35at％La | 9.0E-05 | ○ |
| 44 | Al-0.3at％Si-2.0at％Ni-0.35at％La | 9.0E-05 | ○ |
| 45 | Al-0.5at％Si-2.0at％Ni-0.35at％La | 1.0E-04 | ○ |
| 46 | Al-1.0at％Si-2.0at％Ni-0.35at％La | 1.0E-04 | ○ |
| 47 | Al-2.0at％Si-2.0at％Ni-0.35at％La | 9.0E-05 | ○ |
| 53 | Al-0.5at％Si-4.0at％Ni-0.35at％La | 6.0E-05 | ○ |
| 54 | Al-0.5at％Si-5.0at％Ni-0.35at％La | 5.0E-05 | ○ |
| 55 | Al-0.5at％Si-6.0at％Ni-0.35at％La | 5.0E-05 | ○ |
| 56 | Al-0.5at％Si-7.0at％Ni-0.35at％La | 4.0E-05 | ○ |
工业上的利用可能性
由于本发明的薄膜晶体管基板无需在薄膜晶体管的半导体层和源-漏电极之间形成壁垒金属，所以具有优良的经济性，可以适用于显示器件等。
Claims (5)
1.一种薄膜晶体管基板，其具有：薄膜晶体管的半导体层；源电极、漏电极；和透明导电膜，其特征在于，具有所述源电极及漏电极与所述薄膜晶体管的半导体层直接连接的构造，并且所述源电极及漏电极由含有0.1～6.0原子％的Ni、0.1～1.0原子％的La、0.1～1.5原子％的Si的Al合金薄膜构成。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，具有所述漏电极与所述透明导电膜直接连接的构造。
3.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述半导体层是多晶硅。
4.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述Al合金薄膜由溅射法形成。
5.一种显示器件，其特征在于，作为薄膜晶体管基板，设有权利要求1～4中任一项所述的薄膜晶体管基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006152092 | 2006-05-31 | ||
| JP2006152092 | 2006-05-31 | ||
| JP2006-152092 | 2006-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101083269A true CN101083269A (zh) | 2007-12-05 |
| CN101083269B CN101083269B (zh) | 2011-12-21 |
Family
ID=38789059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101032048A Expired - Fee Related CN101083269B (zh) | 2006-05-31 | 2007-05-10 | 薄膜晶体管基板及显示器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7781767B2 (zh) |
| KR (1) | KR100845705B1 (zh) |
| CN (1) | CN101083269B (zh) |
| SG (1) | SG137767A1 (zh) |
| TW (1) | TWI354376B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400227A (zh) * | 2018-05-04 | 2018-08-14 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736674B1 (ko) * | 2003-07-16 | 2007-07-06 | 쇼와 덴코 가부시키가이샤 | ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법 |
| JP4330517B2 (ja) * | 2004-11-02 | 2009-09-16 | 株式会社神戸製鋼所 | Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ |
| JP4117001B2 (ja) * | 2005-02-17 | 2008-07-09 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット |
| US7683370B2 (en) * | 2005-08-17 | 2010-03-23 | Kobe Steel, Ltd. | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices |
| JP4280277B2 (ja) * | 2006-09-28 | 2009-06-17 | 株式会社神戸製鋼所 | 表示デバイスの製法 |
| WO2008047726A1 (en) | 2006-10-13 | 2008-04-24 | Kabushiki Kaisha Kobe Seiko Sho | Thin film transistor substrate and display device |
| JP4377906B2 (ja) * | 2006-11-20 | 2009-12-02 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法 |
| JP2008127623A (ja) * | 2006-11-20 | 2008-06-05 | Kobelco Kaken:Kk | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP4170367B2 (ja) | 2006-11-30 | 2008-10-22 | 株式会社神戸製鋼所 | 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット |
| JP4355743B2 (ja) * | 2006-12-04 | 2009-11-04 | 株式会社神戸製鋼所 | Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット |
| JP4705062B2 (ja) * | 2007-03-01 | 2011-06-22 | 株式会社神戸製鋼所 | 配線構造およびその作製方法 |
| JP2009004518A (ja) * | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| US20090001373A1 (en) * | 2007-06-26 | 2009-01-01 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit |
| JP2009008770A (ja) * | 2007-06-26 | 2009-01-15 | Kobe Steel Ltd | 積層構造およびその製造方法 |
| JP2009010052A (ja) * | 2007-06-26 | 2009-01-15 | Kobe Steel Ltd | 表示装置の製造方法 |
| JP5143649B2 (ja) * | 2007-07-24 | 2013-02-13 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法 |
| JP2009076536A (ja) | 2007-09-19 | 2009-04-09 | Mitsubishi Electric Corp | Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板 |
| JP4611417B2 (ja) * | 2007-12-26 | 2011-01-12 | 株式会社神戸製鋼所 | 反射電極、表示デバイス、および表示デバイスの製造方法 |
| JP4469913B2 (ja) * | 2008-01-16 | 2010-06-02 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板および表示デバイス |
| CN101911232B (zh) * | 2008-02-22 | 2014-03-12 | 株式会社神户制钢所 | 触摸屏传感器 |
| KR100927585B1 (ko) * | 2008-03-05 | 2009-11-23 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| CN101918888B (zh) * | 2008-03-31 | 2013-07-31 | 株式会社神户制钢所 | 显示装置、其制造方法及溅射靶 |
| JP5139134B2 (ja) | 2008-03-31 | 2013-02-06 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP5432550B2 (ja) * | 2008-03-31 | 2014-03-05 | 株式会社コベルコ科研 | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP5475260B2 (ja) * | 2008-04-18 | 2014-04-16 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| WO2009131169A1 (ja) * | 2008-04-23 | 2009-10-29 | 株式会社神戸製鋼所 | 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット |
| TWI525773B (zh) * | 2008-07-03 | 2016-03-11 | Kobe Steel Ltd | Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device |
| JP2010065317A (ja) * | 2008-08-14 | 2010-03-25 | Kobe Steel Ltd | 表示装置およびこれに用いるＣｕ合金膜 |
| JP4567091B1 (ja) | 2009-01-16 | 2010-10-20 | 株式会社神戸製鋼所 | 表示装置用Ｃｕ合金膜および表示装置 |
| WO2011013683A1 (ja) | 2009-07-27 | 2011-02-03 | 株式会社神戸製鋼所 | 配線構造および配線構造を備えた表示装置 |
| JP2011222567A (ja) | 2010-04-02 | 2011-11-04 | Kobe Steel Ltd | 配線構造、表示装置、および半導体装置 |
| JP2012027159A (ja) | 2010-07-21 | 2012-02-09 | Kobe Steel Ltd | 表示装置 |
| KR101807849B1 (ko) | 2010-12-08 | 2017-12-12 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 이의 제조 방법 |
| JP2012180540A (ja) | 2011-02-28 | 2012-09-20 | Kobe Steel Ltd | 表示装置および半導体装置用Ａｌ合金膜 |
| JP5524905B2 (ja) | 2011-05-17 | 2014-06-18 | 株式会社神戸製鋼所 | パワー半導体素子用Ａｌ合金膜 |
| JP2013084907A (ja) | 2011-09-28 | 2013-05-09 | Kobe Steel Ltd | 表示装置用配線構造 |
| CN105900216B (zh) * | 2014-02-07 | 2019-05-10 | 株式会社神户制钢所 | 平板显示器用配线膜 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134426A (ja) | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 液晶デイスプレイ駆動用薄膜トランジスタ |
| JP2733006B2 (ja) | 1993-07-27 | 1998-03-30 | 株式会社神戸製鋼所 | 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット |
| JP3365954B2 (ja) | 1997-04-14 | 2003-01-14 | 株式会社神戸製鋼所 | 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット |
| JPH11337976A (ja) | 1998-03-26 | 1999-12-10 | Toshiba Corp | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置 |
| JP4663829B2 (ja) | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JP4458563B2 (ja) | 1998-03-31 | 2010-04-28 | 三菱電機株式会社 | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR20020089982A (ko) | 2001-05-25 | 2002-11-30 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 패널의 제조방법 |
| JP4783525B2 (ja) | 2001-08-31 | 2011-09-28 | 株式会社アルバック | 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット |
| JP2003273109A (ja) | 2002-03-14 | 2003-09-26 | Advanced Display Inc | Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置 |
| JP3940385B2 (ja) | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| JP2005317579A (ja) | 2004-04-27 | 2005-11-10 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 |
| JP2005303003A (ja) | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP4541787B2 (ja) | 2004-07-06 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| JP4330517B2 (ja) | 2004-11-02 | 2009-09-16 | 株式会社神戸製鋼所 | Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ |
| JP4579709B2 (ja) | 2005-02-15 | 2010-11-10 | 株式会社神戸製鋼所 | Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット |
| JP4117001B2 (ja) | 2005-02-17 | 2008-07-09 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット |
| JP4542008B2 (ja) | 2005-06-07 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| US7683370B2 (en) | 2005-08-17 | 2010-03-23 | Kobe Steel, Ltd. | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices |
| US7411298B2 (en) | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
| JP4280277B2 (ja) * | 2006-09-28 | 2009-06-17 | 株式会社神戸製鋼所 | 表示デバイスの製法 |
| JP4377906B2 (ja) | 2006-11-20 | 2009-12-02 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法 |
| JP2008127623A (ja) | 2006-11-20 | 2008-06-05 | Kobelco Kaken:Kk | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
-
2007
- 2007-05-03 US US11/743,916 patent/US7781767B2/en not_active Expired - Fee Related
- 2007-05-07 TW TW096116162A patent/TWI354376B/zh not_active IP Right Cessation
- 2007-05-08 SG SG200703313-7A patent/SG137767A1/en unknown
- 2007-05-10 CN CN2007101032048A patent/CN101083269B/zh not_active Expired - Fee Related
- 2007-05-30 KR KR1020070052524A patent/KR100845705B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400227A (zh) * | 2018-05-04 | 2018-08-14 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN108400227B (zh) * | 2018-05-04 | 2023-08-15 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070115699A (ko) | 2007-12-06 |
| US7781767B2 (en) | 2010-08-24 |
| CN101083269B (zh) | 2011-12-21 |
| KR100845705B1 (ko) | 2008-07-10 |
| TW200810127A (en) | 2008-02-16 |
| SG137767A1 (en) | 2007-12-28 |
| TWI354376B (en) | 2011-12-11 |
| US20070278497A1 (en) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101083269B (zh) | 薄膜晶体管基板及显示器件 | |
| KR100415915B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101489652B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN100499137C (zh) | 源极/漏极电极、晶体管衬底及其制造方法和显示装置 | |
| CN101578705B (zh) | 碳化硅半导体装置及其制造方法 | |
| KR101100504B1 (ko) | 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법, 및 표시 장치 | |
| US9337213B2 (en) | Semiconductor device and method for manufacturing same | |
| KR101283774B1 (ko) | ＳｉＣ 반도체용 오믹 전극, ＳｉＣ 반도체용 오믹 전극의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR20040054590A (ko) | 전자 디바이스와 그의 제법, 및 스퍼터링 타겟 | |
| KR20110028313A (ko) | 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치 | |
| KR950034672A (ko) | 반도체 집적회로장치의 제조방법 | |
| CN1329966C (zh) | 薄膜晶体管的制造方法 | |
| TWI258048B (en) | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof | |
| JP5491947B2 (ja) | 表示装置用Ａｌ合金膜 | |
| US20190131322A1 (en) | Method for manufacturing thin-film transistor and thin-film transistor | |
| KR20020056114A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US8173905B2 (en) | Wiring structure and method for fabricating the same | |
| JP5234892B2 (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JPH0546106B2 (zh) | ||
| KR20180125100A (ko) | 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터 | |
| CN217062109U (zh) | 一种薄膜晶体管及阵列基板 | |
| JP2563760B2 (ja) | 半導体装置の製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPH0387061A (ja) | 半導体装置 | |
| KR100272249B1 (ko) | 더블레이어타입게이트전극형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111221 |