JPS61216322A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61216322A JPS61216322A JP5741985A JP5741985A JPS61216322A JP S61216322 A JPS61216322 A JP S61216322A JP 5741985 A JP5741985 A JP 5741985A JP 5741985 A JP5741985 A JP 5741985A JP S61216322 A JPS61216322 A JP S61216322A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- tin
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 6
- 229910018125 Al-Si Inorganic materials 0.000 abstract 3
- 229910018520 Al—Si Inorganic materials 0.000 abstract 3
- 239000007787 solid Substances 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 239000007790 solid phase Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、より詳しくは半導体基
板表面にコンタクトをとるための配線を形成する方法に
関する。
板表面にコンタクトをとるための配線を形成する方法に
関する。
半導体集積回路（ＩＣ）の製造工程においては、半導体
基板の表面からコンタクトをとるための配線を形成する
ことがしばしば行われる。その１例を第２図の断面図を
参照して説明すると、シリコン基板２１上に燐・シリケ
ート・ガラス（ＰＳＧ）膜２２を成長し、それにコンタ
クトホール２３を窓あけし、しかる後全面に１〜２％の
シリコン（Ｓｔ）を含むアルミニウム（Ａｎ −３ｉ
）配線２４を１μ−の膜厚に形成して電極配線を作る。
基板の表面からコンタクトをとるための配線を形成する
ことがしばしば行われる。その１例を第２図の断面図を
参照して説明すると、シリコン基板２１上に燐・シリケ
ート・ガラス（ＰＳＧ）膜２２を成長し、それにコンタ
クトホール２３を窓あけし、しかる後全面に１〜２％の
シリコン（Ｓｔ）を含むアルミニウム（Ａｎ −３ｉ
）配線２４を１μ−の膜厚に形成して電極配線を作る。
なお、同図において２６はベース領域、２７はエミッタ
領域を示すが、コンタクトをとる場合は図示の例に限定
されるものではない。
領域を示すが、コンタクトをとる場合は図示の例に限定
されるものではない。
配線材料にＡｆまたはＡ１合金が用いられる理由は、
＾ｉの抵抗が小で、微細パターンの形成、エツチングな
どの加工が容易であり、かつ、低価格の材料であるから
である。
＾ｉの抵抗が小で、微細パターンの形成、エツチングな
どの加工が容易であり、かつ、低価格の材料であるから
である。
〔１発明が解決しようとする問題点〕
半導体装置の製造工程においては、第２図に示。
される電極配線をもつものに対し、眉間絶縁膜やカバー
膜の形成などのための後の処理工程で例えば４５０℃程
度の熱処理が数回なされる。このような熱処理が行われ
る過程において、コンタクトホ−ルに第２図に示される
如くシリコンの固相エピタキシャル層（Ｓｉ固相エピ層
）２５が形成されること、そしてかかるＳｉ固相エピ層
は、Ａｌ−５Ｌ配線のＳｉを取り込んで形成されること
が知られている。
膜の形成などのための後の処理工程で例えば４５０℃程
度の熱処理が数回なされる。このような熱処理が行われ
る過程において、コンタクトホ−ルに第２図に示される
如くシリコンの固相エピタキシャル層（Ｓｉ固相エピ層
）２５が形成されること、そしてかかるＳｉ固相エピ層
は、Ａｌ−５Ｌ配線のＳｉを取り込んで形成されること
が知られている。
かかるＳｉ固相エピ層はコンタクト部の抵抗を高め一場
合によっては１μ層程度の厚さでコンタクト窓内全面に
成長し、導通が得られなくなる事態が発生することが実
験で確かめられた。
合によっては１μ層程度の厚さでコンタクト窓内全面に
成長し、導通が得られなくなる事態が発生することが実
験で確かめられた。
上記の問題を解決する目的で、Ａｌｌ−Ｓｉ層の下に例
えばチタンナイトライド（ＴｉＮ）の’ＮＭｔｌを形成
し、°それをバリヤ層として用いＡｌが基板中に入り込
むことを防止することが提案された。しかし、ＴｉＮは
シリコン基板とのコンタクト性が良くないので、基板上
に先ず低濃度（１〜２％程度）のＳｉを含むＡｌ−５ｉ
薄膜を形成し、その上にＴｉＮのバリヤ層を形成し、こ
のバリヤ層の上にＡｌ −Ｓｔ配線を形成することが提
案された。
えばチタンナイトライド（ＴｉＮ）の’ＮＭｔｌを形成
し、°それをバリヤ層として用いＡｌが基板中に入り込
むことを防止することが提案された。しかし、ＴｉＮは
シリコン基板とのコンタクト性が良くないので、基板上
に先ず低濃度（１〜２％程度）のＳｉを含むＡｌ−５ｉ
薄膜を形成し、その上にＴｉＮのバリヤ層を形成し、こ
のバリヤ層の上にＡｌ −Ｓｔ配線を形成することが提
案された。
ところが、ＴｉＮ内には、上層と下層のＡｎｔ −５Ｓ
の１が入り込み（拡散し） 、ＴｉＮのバリヤ層として
の機能を低下させることが確認され、バリヤ性が向上せ
しめられた配線を形成する方法が要請されている。
の１が入り込み（拡散し） 、ＴｉＮのバリヤ層として
の機能を低下させることが確認され、バリヤ性が向上せ
しめられた配線を形成する方法が要請されている。
本発明は上記問題点を解消したコンタクト配線の形成方
法を提供するもので、その手段は、半導体基板上の絶縁
膜に形成されたコンタクトホールから取り出される配線
を形成する方法において、該基板上にシリコンを１０％
ないし５０％含む１層目アルミニウム・シリコン薄膜を
形成し、該１層目アルミニウム・シリコン薄膜上に順に
チタンを含有するバリヤ層と２層目のアルミニウム配線
とを形成することを特徴とする半導体装置の製造方法に
よってなされる。
法を提供するもので、その手段は、半導体基板上の絶縁
膜に形成されたコンタクトホールから取り出される配線
を形成する方法において、該基板上にシリコンを１０％
ないし５０％含む１層目アルミニウム・シリコン薄膜を
形成し、該１層目アルミニウム・シリコン薄膜上に順に
チタンを含有するバリヤ層と２層目のアルミニウム配線
とを形成することを特徴とする半導体装置の製造方法に
よってなされる。
上記の方法によって形成されたコンタクト配線において
は、ＴｉＮ ｌｌｉによりＳｉ固相エピ層の成長を防止
すると共に、１層目Ａｌ１−５ｔ層のＳｉの濃度が高濃
度であるのでＴｉＮ中への１層目Ａｌ−５ｉ層のＡｌの
拡散が減少し、ＴｉＮによるバリヤ効果の加熱或いは経
時的劣化がより少なくなる、すなわちそのバリヤ性が向
上するものである。
は、ＴｉＮ ｌｌｉによりＳｉ固相エピ層の成長を防止
すると共に、１層目Ａｌ１−５ｔ層のＳｉの濃度が高濃
度であるのでＴｉＮ中への１層目Ａｌ−５ｉ層のＡｌの
拡散が減少し、ＴｉＮによるバリヤ効果の加熱或いは経
時的劣化がより少なくなる、すなわちそのバリヤ性が向
上するものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図に本発明の方法によって形成したコンタクト配線
が断面図で示され、同図において、１１はシリコン基板
、１２は絶縁１！！！ （例えばＰＳＧ ＩＩＩ） 、
１３は絶縁１１１２にあけたコンタクトホール、１４は
１層目の Ａ１−（１０〜５０％’） Ｓｉｌｌｉ、
１５は１０００〜２０００人の膜厚のＴｉＮ１ｌ！（バ
リヤ層）、１６は２層目の純粋へ１層、をそれぞれ示す
。かかるコンタクト配線は、シリコン基板１１上に絶縁
膜１２を成長し、それを窓あけしてコンタクトホール１
３を作り、全面にスパッタ法で１０〜５０％ＳｉのＡＪ
−５ｉを数百から数千人の膜厚に堆積する０次いで、Ｔ
ｉＮ１ｌ！と純粋Ａ！をそれぞれスパッタ法で堆積する
。
が断面図で示され、同図において、１１はシリコン基板
、１２は絶縁１！！！ （例えばＰＳＧ ＩＩＩ） 、
１３は絶縁１１１２にあけたコンタクトホール、１４は
１層目の Ａ１−（１０〜５０％’） Ｓｉｌｌｉ、
１５は１０００〜２０００人の膜厚のＴｉＮ１ｌ！（バ
リヤ層）、１６は２層目の純粋へ１層、をそれぞれ示す
。かかるコンタクト配線は、シリコン基板１１上に絶縁
膜１２を成長し、それを窓あけしてコンタクトホール１
３を作り、全面にスパッタ法で１０〜５０％ＳｉのＡＪ
−５ｉを数百から数千人の膜厚に堆積する０次いで、Ｔ
ｉＮ１ｌ！と純粋Ａ！をそれぞれスパッタ法で堆積する
。
上記のコンタクト配線においては、ＴｉＮ膜１５が設け
であるので、２層目Ａｆｆｉ層のＡＩが基板上にまで拡
散することが防止されるので、Ｓｉ固相エピ層の成長が
抑制される。もっとも、１層目のＡＪＩ−５１層によっ
てＳｉ固相エピ層が基板上に成長するが、その量は１層
目Ａｊｔ−５ｔ層は薄く形成されているのでＳｉが集り
にくく、ごく僅かであり、コンタクト不良の原因となる
程度に成長しないので特に問題はない。
であるので、２層目Ａｆｆｉ層のＡＩが基板上にまで拡
散することが防止されるので、Ｓｉ固相エピ層の成長が
抑制される。もっとも、１層目のＡＪＩ−５１層によっ
てＳｉ固相エピ層が基板上に成長するが、その量は１層
目Ａｊｔ−５ｔ層は薄く形成されているのでＳｉが集り
にくく、ごく僅かであり、コンタクト不良の原因となる
程度に成長しないので特に問題はない。
１層目Ａｎ −５Ｌ １％は前記の如き高濃度のＳｉを
含むものであるので、Ａｌ −３ｔ ＩＩＩ１４からＴ
ｉＮ膜１５に吸い上げられるＡＪＩの量は、Ｓｔの濃度
が従来の如く１〜２％程度である場合に比べて著しく少
なく、ＴｉＮ１ｌ１１５のバリヤ効果が加熱又は経時に
よる劣化を生じ難くなる、すなわちそのバリヤ性が向上
することが実験によって確かめられた。その結果、Ｔｉ
Ｎｌｌ１１５は２層目Ａｌ１層に対しバリヤとして十分
に有効な機能をはたすものである。
含むものであるので、Ａｌ −３ｔ ＩＩＩ１４からＴ
ｉＮ膜１５に吸い上げられるＡＪＩの量は、Ｓｔの濃度
が従来の如く１〜２％程度である場合に比べて著しく少
なく、ＴｉＮ１ｌ１１５のバリヤ効果が加熱又は経時に
よる劣化を生じ難くなる、すなわちそのバリヤ性が向上
することが実験によって確かめられた。その結果、Ｔｉ
Ｎｌｌ１１５は２層目Ａｌ１層に対しバリヤとして十分
に有効な機能をはたすものである。
〔１発明の効果〕
以上説明したように本発明によれば、Ｓｉ固相エピ層の
成長が抑制されるだけでなく、バリヤ層のバリヤ性が向
上するので、２層目配線層は純粋ＡＩ！で形成すること
ができ、抵抗の小なるコンタクト用配線を得るに効果大
である。なお本発明の通用範囲は図示の例に限定される
ものでなく、従来例の如くエミッタ領域のコンタクトを
とる場合およびその他の場合にも及ぶものである。
成長が抑制されるだけでなく、バリヤ層のバリヤ性が向
上するので、２層目配線層は純粋ＡＩ！で形成すること
ができ、抵抗の小なるコンタクト用配線を得るに効果大
である。なお本発明の通用範囲は図示の例に限定される
ものでなく、従来例の如くエミッタ領域のコンタクトを
とる場合およびその他の場合にも及ぶものである。
第１図は本発明の方法によって作られた積層コンタクト
配線の断面図、第２図は従来例コンタクト配線における
Ｓｔ固相エピ層の成長を示す断面図である。 図中、１１はシリコン基板、１２は絶縁膜、１３はコン
タクトホール、１４は１層目 Ａｌ−５ｉ膜、１５はＴ
ｉＮ膜（バリヤ層）、１６は２層目Ａｆ配線、をそれぞ
れ示す。 第１図 第２図
配線の断面図、第２図は従来例コンタクト配線における
Ｓｔ固相エピ層の成長を示す断面図である。 図中、１１はシリコン基板、１２は絶縁膜、１３はコン
タクトホール、１４は１層目 Ａｌ−５ｉ膜、１５はＴ
ｉＮ膜（バリヤ層）、１６は２層目Ａｆ配線、をそれぞ
れ示す。 第１図 第２図
Claims (1)
- 半導体基板上の絶縁膜に形成されたコンタクトホールか
ら取り出される配線を形成する方法において、該基板上
にシリコンを１０％ないし５０％含む１層目アルミニウ
ム・シリコン薄膜を形成し、該１層目アルミニウム・シ
リコン薄膜上に順にチタンを含有するバリヤ層と２層目
のアルミニウム配線とを形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5741985A JPS61216322A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5741985A JPS61216322A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61216322A true JPS61216322A (ja) | 1986-09-26 |
Family
ID=13055127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5741985A Pending JPS61216322A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61216322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829024A (en) * | 1988-09-02 | 1989-05-09 | Motorola, Inc. | Method of forming layered polysilicon filled contact by doping sensitive endpoint etching |
-
1985
- 1985-03-20 JP JP5741985A patent/JPS61216322A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829024A (en) * | 1988-09-02 | 1989-05-09 | Motorola, Inc. | Method of forming layered polysilicon filled contact by doping sensitive endpoint etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6364057B2 (ja) | ||
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS61216322A (ja) | 半導体装置の製造方法 | |
| JPS6135517A (ja) | 半導体装置の形成方法 | |
| JPH10284437A (ja) | 半導体装置の金属配線層形成方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPS5833833A (ja) | 半導体装置の電極形成法 | |
| JPS6321871A (ja) | 半導体装置 | |
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPH02308539A (ja) | 半導体装置及びその製造方法 | |
| JPS5965476A (ja) | 半導体装置 | |
| JPH0298171A (ja) | 耐熱性オーミック電極 | |
| JPH06140403A (ja) | 半導体装置の製造方法 | |
| JPS6097628A (ja) | 半導体装置の製造方法 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPH061767B2 (ja) | 半導体装置の製造方法 | |
| JPH03154332A (ja) | 半導体装置の製造方法 | |
| JPS5844767A (ja) | 半導体装置 | |
| JPS61216321A (ja) | 半導体装置の製造方法 | |
| JPH03179745A (ja) | 半導体装置 |