JPH02308539A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02308539A JPH02308539A JP1129533A JP12953389A JPH02308539A JP H02308539 A JPH02308539 A JP H02308539A JP 1129533 A JP1129533 A JP 1129533A JP 12953389 A JP12953389 A JP 12953389A JP H02308539 A JPH02308539 A JP H02308539A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semiconductor substrate
- bonding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000010276 construction Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48455—Details of wedge bonds
- H01L2224/48456—Shape
- H01L2224/48458—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の電極構造に係り、特にボンディン
グパッドを備えた半導体装置の電極構造に関する。
グパッドを備えた半導体装置の電極構造に関する。
半導体装置(半導体ペレット)の電極としては、種々改
良された構造のものが知られているが、たとえば熱膨張
差、加工面あるいは経済面等の観点からAlが用いられ
ることが一般的である。
良された構造のものが知られているが、たとえば熱膨張
差、加工面あるいは経済面等の観点からAlが用いられ
ることが一般的である。
そしで、このような半導体装置は1機械的外力から防止
するため、リード状電極を備えた外囲器内へ収納される
のが通常である。
するため、リード状電極を備えた外囲器内へ収納される
のが通常である。
したがって、前記リード状電極と半導体装置の電極とを
たとえばワイヤを介して電気的に接続するため、前記半
導体装置の主表面には前記電極を延在させて形成された
ボンディングパッドを備えている。
たとえばワイヤを介して電気的に接続するため、前記半
導体装置の主表面には前記電極を延在させて形成された
ボンディングパッドを備えている。
しかし、このような半導体装置は、f!!極を形成した
後に、アニールと称される熱処理を行なっている。それ
までのスパッタリング、蒸着等の表面処理によってダメ
ージが生ずるので、そのダメージを消失させるためであ
る。
後に、アニールと称される熱処理を行なっている。それ
までのスパッタリング、蒸着等の表面処理によってダメ
ージが生ずるので、そのダメージを消失させるためであ
る。
このため、この熱処理時において、電極とオーミック接
触する半導体基板面のシリコンが該f!!1を構成する
Al内に拡散してしまうIR象が生じ、特に前記電極と
オーミック接触する半導体層と異なる導電型の半導体と
の接合面が浅い場合において該接合面が破壊するという
ことがある。
触する半導体基板面のシリコンが該f!!1を構成する
Al内に拡散してしまうIR象が生じ、特に前記電極と
オーミック接触する半導体層と異なる導電型の半導体と
の接合面が浅い場合において該接合面が破壊するという
ことがある。
したがって、近年にあっては、電極を、特にSiを含ま
せたAlで構成し、これにより半導体基板内のSiを1
!極側へ拡散するのをできるだけ阻止せんとした技術が
知られるようになった。
せたAlで構成し、これにより半導体基板内のSiを1
!極側へ拡散するのをできるだけ阻止せんとした技術が
知られるようになった。
しかし、通常にあって電極とこのfrimと接続される
ボンディングパッドとは同工程で形成されるため、前記
ボンディングパッドにおいてもSiを含ませたAlで構
成されたものとなる。
ボンディングパッドとは同工程で形成されるため、前記
ボンディングパッドにおいてもSiを含ませたAlで構
成されたものとなる。
この場合、超音波ボンディング法を用いてボンディング
パッドにワイヤをボンディングする際、該ボンディング
パッドにSiを含んでいるが故に、そのボンディングが
充分でなくなるという問題点を有する。したがってボン
ディングのパワーを向上させてボンディングを行なって
いたものであるが、半導体装置に大きなストレスがかか
り、これがために半導体装置を破壊するということが往
々にしてあった。
パッドにワイヤをボンディングする際、該ボンディング
パッドにSiを含んでいるが故に、そのボンディングが
充分でなくなるという問題点を有する。したがってボン
ディングのパワーを向上させてボンディングを行なって
いたものであるが、半導体装置に大きなストレスがかか
り、これがために半導体装置を破壊するということが往
々にしてあった。
本発明は、このような事情に鑑みてなされたものであり
、Siの電極への拡散を防止できるとともにボンディン
グも障害なく行なうことのできる半導体装置の電極構造
を提供することを目的とするものである。
、Siの電極への拡散を防止できるとともにボンディン
グも障害なく行なうことのできる半導体装置の電極構造
を提供することを目的とするものである。
このような目的を達成するために本発明は、半導体基板
の主表面に絶縁膜が形成され、該絶縁膜に形成された透
孔により露呈された前記半導体基板面に電極が形成され
、かつ前記電極と電気的に接続されたボンディングパッ
ドを有する半導体装置の電極構造において、前記電極は
少なくとも前記半導体基板面とオーミック接触する側に
て5iAl金属で形成され、前記ボンディングパッドは
少なくともそのボンディングされる側にてAl1で形成
されていることを基本的な構成とするものである。
の主表面に絶縁膜が形成され、該絶縁膜に形成された透
孔により露呈された前記半導体基板面に電極が形成され
、かつ前記電極と電気的に接続されたボンディングパッ
ドを有する半導体装置の電極構造において、前記電極は
少なくとも前記半導体基板面とオーミック接触する側に
て5iAl金属で形成され、前記ボンディングパッドは
少なくともそのボンディングされる側にてAl1で形成
されていることを基本的な構成とするものである。
このように構成された半導体装置の電極構造は、その電
極が少なくとも半導体基板面とオーミック接触する側に
て5iAR金属で形成されている。
極が少なくとも半導体基板面とオーミック接触する側に
て5iAR金属で形成されている。
このため、電極形成後にアニールと称される熱処理を施
した場合においても半導体基板内のSiが電極側へ拡散
するのを阻止することができるようになる。
した場合においても半導体基板内のSiが電極側へ拡散
するのを阻止することができるようになる。
また前記電極と接続されるボンディングパッドは少なく
ともそのボンディングされる面にてAlで形成されてい
る。このため、ワイヤを超音波ボンディング法によりボ
ンディングする場合7.そのパワーを大きくすることな
く行なうことができ、半導体素子に大きなストレスをか
けることがなくなる。したがってボンディングを何ら支
障なく行なうことができる。
ともそのボンディングされる面にてAlで形成されてい
る。このため、ワイヤを超音波ボンディング法によりボ
ンディングする場合7.そのパワーを大きくすることな
く行なうことができ、半導体素子に大きなストレスをか
けることがなくなる。したがってボンディングを何ら支
障なく行なうことができる。
第1図は本発明法こよる半導体装置の電極構造の一実施
例を示す構成図である。同図において、半導体基板1が
あり、この半導体基板1の表面にはエピタキシャル成長
層6が形成されている。そしてこのエピタキシャル成長
層6の表面には複数個のMOSトランジスタ20が並設
されている。この各MoSトランジスタ20の構成は第
2図に示すようになっている。すなわちエピタキシャル
成長層6の表面にはこのエピタキシャル成長層6と異な
る導電型の拡散層9が形成されている。この拡散層9は
チャンネル領域を形成するための半導体層となるもので
ある。さらにこの拡散N9の表面にはこの拡散層9と異
なる導電型の拡散WJ10が前記拡散層9の周辺部に沿
って環状に形成されている。この拡散層1oはソース層
を構成するものである。
例を示す構成図である。同図において、半導体基板1が
あり、この半導体基板1の表面にはエピタキシャル成長
層6が形成されている。そしてこのエピタキシャル成長
層6の表面には複数個のMOSトランジスタ20が並設
されている。この各MoSトランジスタ20の構成は第
2図に示すようになっている。すなわちエピタキシャル
成長層6の表面にはこのエピタキシャル成長層6と異な
る導電型の拡散層9が形成されている。この拡散層9は
チャンネル領域を形成するための半導体層となるもので
ある。さらにこの拡散N9の表面にはこの拡散層9と異
なる導電型の拡散WJ10が前記拡散層9の周辺部に沿
って環状に形成されている。この拡散層1oはソース層
を構成するものである。
そして、このような′環状をなす前記拡散層10の間に
ある前記拡散層9およびこの拡散M9の周辺の前記拡散
層10の一部を露呈させた状態にて他の領域にはゲート
酸化膜を構成する酸化膜7が形成されている。さらにこ
の酸化膜7を介して前記拡散層10とエピタキシャル成
長層6との間の前記拡散層9の上面にはゲート電極8が
形成されこのゲート電極8は周辺に延在されたものとな
っている。
ある前記拡散層9およびこの拡散M9の周辺の前記拡散
層10の一部を露呈させた状態にて他の領域にはゲート
酸化膜を構成する酸化膜7が形成されている。さらにこ
の酸化膜7を介して前記拡散層10とエピタキシャル成
長層6との間の前記拡散層9の上面にはゲート電極8が
形成されこのゲート電極8は周辺に延在されたものとな
っている。
前記ゲート酸化膜を構成する酸化膜7の上面には前記ゲ
ート電極を被覆した状態で比較的層厚の大きな絶a層1
1が形成されている。この絶縁層11および前記酸化膜
7によって露呈されている前記拡散層9およびこの拡@
/!9の周辺の前記拡散/110の一部にはAlSi電
極4が形成されている。このAlSi@極4はたとえば
その表面が前記絶縁膜11の表面と面一になって形成さ
れている。
ート電極を被覆した状態で比較的層厚の大きな絶a層1
1が形成されている。この絶縁層11および前記酸化膜
7によって露呈されている前記拡散層9およびこの拡@
/!9の周辺の前記拡散/110の一部にはAlSi電
極4が形成されている。このAlSi@極4はたとえば
その表面が前記絶縁膜11の表面と面一になって形成さ
れている。
ここで、Alに対するSiの含有量の程度は、第3図に
示すようになっている。同図は横軸で示した割合の電極
を形成した後、縦軸に示す温度でアニールしたときの、
前記電極の状態を示すものである。電極が固体から固溶
体に変化する場合には半導体基板内のSiが電極内へ拡
散することから、この範囲を避けて、アニールの温度の
関係からSiの含有量を定めなければならない。
示すようになっている。同図は横軸で示した割合の電極
を形成した後、縦軸に示す温度でアニールしたときの、
前記電極の状態を示すものである。電極が固体から固溶
体に変化する場合には半導体基板内のSiが電極内へ拡
散することから、この範囲を避けて、アニールの温度の
関係からSiの含有量を定めなければならない。
そして、前記AlSi電極4および絶縁層11の表面に
はAl電極5が形成されている。
はAl電極5が形成されている。
このような構成から前記AU電極5およびこのAl電極
5と電気的に接続されるAlSi電極4はソース電極を
構成するようになる。また前記エピタキシャル成長層6
はドレイン肩となり、これに接続されるドレイン電極は
図示しない部分にて形成されている。なお、ゲート電極
8への電圧印加によって拡散層10とエピタキシャル成
長層6との間の拡rP1層9の酸化膜(ゲート酸化膜7
)界面にはチャンネル層が形成される。
5と電気的に接続されるAlSi電極4はソース電極を
構成するようになる。また前記エピタキシャル成長層6
はドレイン肩となり、これに接続されるドレイン電極は
図示しない部分にて形成されている。なお、ゲート電極
8への電圧印加によって拡散層10とエピタキシャル成
長層6との間の拡rP1層9の酸化膜(ゲート酸化膜7
)界面にはチャンネル層が形成される。
そして前記Al電極5は、第1図に示すように。
他のMOSトランジスタ20のソース電極と共通に形成
されたものであり、ボンディングパッドを兼ねたものと
して構成されている。さらに、このボンディングパッド
面には超音波ボンディング法によってボンディングされ
たボンディングワイヤ12が接続して固着されている。
されたものであり、ボンディングパッドを兼ねたものと
して構成されている。さらに、このボンディングパッド
面には超音波ボンディング法によってボンディングされ
たボンディングワイヤ12が接続して固着されている。
このように構成した半導体装置の電極構造によれば、拡
散層9,10にオーミック接触するAlSi電極4はS
iが含有されたものであることから、アニ゛−ル時に拡
散層9,10側から前記AffSi電極4へのSiの拡
散を阻止することができる。また、ボンディングパッド
とるるAl電極5は八ρそれ自体の金属からなるため、
ボンディングパワーを大きくすることなくボンディング
でき、半導体装置の破壊を防止することができるように
なる。
散層9,10にオーミック接触するAlSi電極4はS
iが含有されたものであることから、アニ゛−ル時に拡
散層9,10側から前記AffSi電極4へのSiの拡
散を阻止することができる。また、ボンディングパッド
とるるAl電極5は八ρそれ自体の金属からなるため、
ボンディングパワーを大きくすることなくボンディング
でき、半導体装置の破壊を防止することができるように
なる。
第4図は、Al超音波ボンディング時のパワーが大きい
と、絶縁膜(半導体装置)が破壊され、逆にボンディン
グパワーが小さいとボンディング不良が生じることを、
従来と本実施例の場合とを比較して示している。このこ
とから明らかなように、本実施例によれば、従来構造に
比べ、Al超音波ボンディング時のパワーを20%程度
小さくでき、また、Al電極表面が平坦化されているた
めボンディングストレスに依る絶縁破壊も防止できる。
と、絶縁膜(半導体装置)が破壊され、逆にボンディン
グパワーが小さいとボンディング不良が生じることを、
従来と本実施例の場合とを比較して示している。このこ
とから明らかなように、本実施例によれば、従来構造に
比べ、Al超音波ボンディング時のパワーを20%程度
小さくでき、また、Al電極表面が平坦化されているた
めボンディングストレスに依る絶縁破壊も防止できる。
上述した実施例では、半導体装置に絹み込まれる半導体
素子上に重畳させて形成したボンディングパッドについ
て説明したものであるが、これに限らず前記半導体素子
とは離間されてたとえば半導体装置の周辺部に位置づけ
たボンディングパッドであってもよいことはもちろんで
ある。また前記半導体素子としてMOSトランジスタに
限定されることなく他のバイポーラトランジスタのよう
な素子であってもよい。
素子上に重畳させて形成したボンディングパッドについ
て説明したものであるが、これに限らず前記半導体素子
とは離間されてたとえば半導体装置の周辺部に位置づけ
たボンディングパッドであってもよいことはもちろんで
ある。また前記半導体素子としてMOSトランジスタに
限定されることなく他のバイポーラトランジスタのよう
な素子であってもよい。
この場合、第5図に示すように、AlSi電極4はその
表面が絶縁膜3め表面と面一になる必要はなく、前記絶
縁膜3より浅く形成されたものであってもよい。
表面が絶縁膜3め表面と面一になる必要はなく、前記絶
縁膜3より浅く形成されたものであってもよい。
また、他の実施例として、第6図に示すように、AlS
i電極4とA11l電極5とを同じパターンで積層した
構造としてもよいことはいうまでもない。
i電極4とA11l電極5とを同じパターンで積層した
構造としてもよいことはいうまでもない。
このようにした場合、製造面においてプロセスの増大を
おこすことなく1本発明の目的を達成することができる
ようになる。すなわち、同一のたとえば蒸着装置にAl
Si、Alの2つのソースを配置し、各ソースを時間的
に切換えて蒸着を施すようにすることができるようにな
る。
おこすことなく1本発明の目的を達成することができる
ようになる。すなわち、同一のたとえば蒸着装置にAl
Si、Alの2つのソースを配置し、各ソースを時間的
に切換えて蒸着を施すようにすることができるようにな
る。
第7図および第8図は、それぞれAl電極5の表面を平
坦にするためになされる変形例であり、それらいずれに
おいても半導体基板とオーミック接触する側においてA
lSi電極4で形成され、また表面においてはAΩ電極
5で形成されていればよい。
坦にするためになされる変形例であり、それらいずれに
おいても半導体基板とオーミック接触する側においてA
lSi電極4で形成され、また表面においてはAΩ電極
5で形成されていればよい。
以上説明したことから明らかなように、このように構成
した半導体装置の電極構造によれば、その電極が少なく
とも半導体基板面とオーミック接触する側にてSiAl
金属で形成されている。このため、電極形成後にアニー
ルと称される熱処理を施した場合においても半導体基板
内のSiが電極側へ拡散するのを阻止することができる
ようになる。
した半導体装置の電極構造によれば、その電極が少なく
とも半導体基板面とオーミック接触する側にてSiAl
金属で形成されている。このため、電極形成後にアニー
ルと称される熱処理を施した場合においても半導体基板
内のSiが電極側へ拡散するのを阻止することができる
ようになる。
また前記電極と接続されるボンディングバットは少なく
ともそのボンディングされる面にてA Q。
ともそのボンディングされる面にてA Q。
で形成されている。このため、ワイヤを超音波ボンディ
ング法によりボンディングする場合、そのパワーを大き
くすることなく行なうことができ、半導体素子に大きな
ストレスをかけることがなくなる。したがってボンディ
ングを何ら支障なく行なうことができる。
ング法によりボンディングする場合、そのパワーを大き
くすることなく行なうことができ、半導体素子に大きな
ストレスをかけることがなくなる。したがってボンディ
ングを何ら支障なく行なうことができる。
第1図は本発明による半導体装置の電極構造の一実施例
を示す構成図、第2図は第1図の詳細を示した構成図、
第3図は第1図に示す実施例においてAlに対するSi
の含有量を示すグラフ、第4図は本発明による効果を示
す説明図、第5図ないし第8図はそれぞれ本発明による
他の実施例を示す構成図である。 1・・半導体基板、4・・・AlSi電極、5・・・A
l?!!極、6・・・エピタキシャル成長層、7・・・
ゲート酸化膜、8・・・ゲート電極、9,10・・・拡
11&層、11・・・絶縁層、20・・・MOSトラン
ジスタ。
を示す構成図、第2図は第1図の詳細を示した構成図、
第3図は第1図に示す実施例においてAlに対するSi
の含有量を示すグラフ、第4図は本発明による効果を示
す説明図、第5図ないし第8図はそれぞれ本発明による
他の実施例を示す構成図である。 1・・半導体基板、4・・・AlSi電極、5・・・A
l?!!極、6・・・エピタキシャル成長層、7・・・
ゲート酸化膜、8・・・ゲート電極、9,10・・・拡
11&層、11・・・絶縁層、20・・・MOSトラン
ジスタ。
Claims (1)
- 【特許請求の範囲】 1、半導体基板の主表面に絶縁膜が形成され、該絶縁膜
に形成された透孔により露呈された前記半導体基板面に
電極が形成され、かつ前記電極と電気的に接続されたボ
ンディングパッドを有する半導体装置の電極構造におい
て、前記電極は少なくとも前記半導体基板面とオーミッ
ク接触する側にてSiAl金属で形成され、前記ボンデ
ィングパッドは少なくともそのボンディングされる側に
てAlで形成されていることを特徴とする半導体装置の
電極構造。 2、前記電極およびボンディングパッドは半導体基板側
からAlSi、Alを順次積層させた二層構造でかつA
lSi層およびAl層は同一パターンとなっている請求
項第1記載の半導体装置の電極構造。 5、蒸着装置内にAlSi、Alの2つのソースを配置
し、時間的に切り換えてAlSi層、Al層を蒸着によ
り形成する請求項第2記載の半導体装置の電極構造の製
造方法。 4、半導体基板の主表面に絶縁膜が形成され、該絶縁膜
に形成された透孔により露呈された前記半導体基板面に
電極が形成され、かつ前記電極と電気的に接続されたボ
ンディングパッドを有する半導体装置において、前記電
極は少なくとも前記半導体基板面とオーミック接触する
側にてSiAl金属で形成され、前記ボンディングパッ
ドは少なくともそのボンディングされる側にてAlで形
成されていることを特徴とする半導体装置の電極構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1129533A JP2756826B2 (ja) | 1989-05-23 | 1989-05-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1129533A JP2756826B2 (ja) | 1989-05-23 | 1989-05-23 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02308539A true JPH02308539A (ja) | 1990-12-21 |
JP2756826B2 JP2756826B2 (ja) | 1998-05-25 |
Family
ID=15011869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1129533A Expired - Lifetime JP2756826B2 (ja) | 1989-05-23 | 1989-05-23 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2756826B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007149A (ja) | 1999-06-24 | 2001-01-12 | Nec Corp | 高出力半導体装置 |
JP2007115734A (ja) | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5249767A (en) * | 1975-10-20 | 1977-04-21 | Hitachi Ltd | Semiconductor device |
JPS5380182A (en) * | 1976-12-25 | 1978-07-15 | Seiko Epson Corp | Semiconductor device |
JPS63166273A (ja) * | 1986-12-27 | 1988-07-09 | Tdk Corp | 縦形半導体装置 |
-
1989
- 1989-05-23 JP JP1129533A patent/JP2756826B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5249767A (en) * | 1975-10-20 | 1977-04-21 | Hitachi Ltd | Semiconductor device |
JPS5380182A (en) * | 1976-12-25 | 1978-07-15 | Seiko Epson Corp | Semiconductor device |
JPS63166273A (ja) * | 1986-12-27 | 1988-07-09 | Tdk Corp | 縦形半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2756826B2 (ja) | 1998-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6070766A (ja) | 半導体装置の製造方法 | |
JP2001007149A (ja) | 高出力半導体装置 | |
JPH02308539A (ja) | 半導体装置及びその製造方法 | |
JPS63166273A (ja) | 縦形半導体装置 | |
JPS60200541A (ja) | 半導体装置 | |
JPH0581054B2 (ja) | ||
KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
JPS6367751A (ja) | 半導体装置 | |
JPH0132744Y2 (ja) | ||
JP3147374B2 (ja) | 半導体装置 | |
JPS597228B2 (ja) | ゼツエンゲ−トハンドウタイソウチノ セイゾウホウホウ | |
JPS60176240A (ja) | 半導体装置の製造方法 | |
JPS59191336A (ja) | 半導体装置 | |
JPS6248069A (ja) | 半導体装置 | |
JPS62263658A (ja) | 半導体装置およびその製造方法 | |
JPS61259571A (ja) | モノリシツク半導体装置及びその製造方法 | |
JPS6140133B2 (ja) | ||
JPH05275501A (ja) | 半導体装置 | |
JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
JPS6331156A (ja) | 半導体装置 | |
JPH0529139B2 (ja) | ||
JPS6334939A (ja) | 半導体装置およびその製造方法 | |
JPH10135454A (ja) | 半導体装置 | |
JPH04162675A (ja) | 半導体装置およびその製造方法 | |
JPS58121665A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |