JPH04162675A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04162675A JPH04162675A JP28870990A JP28870990A JPH04162675A JP H04162675 A JPH04162675 A JP H04162675A JP 28870990 A JP28870990 A JP 28870990A JP 28870990 A JP28870990 A JP 28870990A JP H04162675 A JPH04162675 A JP H04162675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- polycrystalline silicon
- semiconductor device
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 230000002265 prevention Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置およびその製造方法に関すム
従来の技術
従来のＭＯ５型半導体装置の製造方法の概略を第３図に
示す。第３図（ａ）で（表 シリコン基板３１に選択酸
化法により素子分離用のシリコン酸化膜３２を形成した
後、ゲート酸化を行い下地ゲート酸化膜３３を形成すも
その後第３図（ｂ）でＣｔ シリコン酸化膜３２お
よび下地ゲート酸化膜３３上に多結晶シリコン３４を堆
積すも その後第３図（Ｃ）で（よ 多結晶シリコン３
４に対して不純物（リン）拡散を行１．Ｘ。
示す。第３図（ａ）で（表 シリコン基板３１に選択酸
化法により素子分離用のシリコン酸化膜３２を形成した
後、ゲート酸化を行い下地ゲート酸化膜３３を形成すも
その後第３図（ｂ）でＣｔ シリコン酸化膜３２お
よび下地ゲート酸化膜３３上に多結晶シリコン３４を堆
積すも その後第３図（Ｃ）で（よ 多結晶シリコン３
４に対して不純物（リン）拡散を行１．Ｘ。
ドライエツチングにより所望のパターン３４ａを得るも
のであム 発明が解決しようとする課題 以上のように構成された従来のＭＯ３型半導体装置の製
造方法において（よ ドライエツチング以降の各種工程
における酸化やアニールなどの熱処理によって、下地ゲ
ート酸化膜３３の劣化が大きく、半導体デバイス製造に
おける歩留りおよび信頼性が低下してしまうという問題
点を有してい九特に多結晶シリコン３４の不純物濃度が
高い場合、多結晶シリコン３４と下地ゲート酸化膜３３
界面で酸化膜の変形・薄膜化が起こり、下地ゲート酸化
膜３３の劣化が著しかっｆ、 また そのような劣化
を防止するために不純物濃度を下げた場合にはコンタク
ト抵抗が増大してしまうという問題点を有していた 本発明はかかる点に鑑へ 低コンタクト抵抗をｉ［Ｌ
かつ多結晶シリコンの下地ゲート酸化膜の初期耐圧や
信頼性を向上することによって、デバイス製造において
高歩留りの得られる半導体装置およびその製造方法を提
供することを目的とすム 課題を解決するための手段 本発明６表 多結晶シリコン堆積工程を２段階以上に分
けて行１．Ｌ 各多結晶シリコン層間に不純物拡散防
止層を挟み込むことによってデバイス製造工程における
歩留りの向上を得るものであム作用 本発明は前記した構成により、多結晶シリコン堆積工程
を２段階以上に分けて行し＼ 各多結晶シリコン層間に
酸化膜等の不純物拡散防止層を挟み込むことによって低
コンタクト抵抗を確保し かつポリシリコン−ゲート酸
化膜界面の不純物濃度を抑えてゲート酸化膜の変形・薄
膜化を防止し多結晶シリコンの下地ゲート酸化膜の初期
耐圧や信頼性が向上すム その結果 半導体デバイス製
造工程における歩留りを向上させることが可能である。
のであム 発明が解決しようとする課題 以上のように構成された従来のＭＯ３型半導体装置の製
造方法において（よ ドライエツチング以降の各種工程
における酸化やアニールなどの熱処理によって、下地ゲ
ート酸化膜３３の劣化が大きく、半導体デバイス製造に
おける歩留りおよび信頼性が低下してしまうという問題
点を有してい九特に多結晶シリコン３４の不純物濃度が
高い場合、多結晶シリコン３４と下地ゲート酸化膜３３
界面で酸化膜の変形・薄膜化が起こり、下地ゲート酸化
膜３３の劣化が著しかっｆ、 また そのような劣化
を防止するために不純物濃度を下げた場合にはコンタク
ト抵抗が増大してしまうという問題点を有していた 本発明はかかる点に鑑へ 低コンタクト抵抗をｉ［Ｌ
かつ多結晶シリコンの下地ゲート酸化膜の初期耐圧や
信頼性を向上することによって、デバイス製造において
高歩留りの得られる半導体装置およびその製造方法を提
供することを目的とすム 課題を解決するための手段 本発明６表 多結晶シリコン堆積工程を２段階以上に分
けて行１．Ｌ 各多結晶シリコン層間に不純物拡散防
止層を挟み込むことによってデバイス製造工程における
歩留りの向上を得るものであム作用 本発明は前記した構成により、多結晶シリコン堆積工程
を２段階以上に分けて行し＼ 各多結晶シリコン層間に
酸化膜等の不純物拡散防止層を挟み込むことによって低
コンタクト抵抗を確保し かつポリシリコン−ゲート酸
化膜界面の不純物濃度を抑えてゲート酸化膜の変形・薄
膜化を防止し多結晶シリコンの下地ゲート酸化膜の初期
耐圧や信頼性が向上すム その結果 半導体デバイス製
造工程における歩留りを向上させることが可能である。
実施例
（実施例１）
第１図は本発明の実施例１におけるＭＯ３型半導体装置
の製造方法を示す断面図であム 本実施例における製造
方法（ｉ 絶縁膜上の多結晶シリコン堆積を２段階以上
に分けて行（＼ 各多結晶シリコン層間に酸化膜等の不
純物拡散防止層を挟み込む点が従来技術と異な４ 本実
施例では不純物拡散防止層として堆積酸化膜を用いてい
も第１図（ａ）で（訳 シリコン基板１１に選択酸化法
により素子分離用のシリコン酸化膜１２を形成した後に
ゲート酸化膜１３形成を行う。
の製造方法を示す断面図であム 本実施例における製造
方法（ｉ 絶縁膜上の多結晶シリコン堆積を２段階以上
に分けて行（＼ 各多結晶シリコン層間に酸化膜等の不
純物拡散防止層を挟み込む点が従来技術と異な４ 本実
施例では不純物拡散防止層として堆積酸化膜を用いてい
も第１図（ａ）で（訳 シリコン基板１１に選択酸化法
により素子分離用のシリコン酸化膜１２を形成した後に
ゲート酸化膜１３形成を行う。
第１図（ｂ）ではシリコン酸化膜１２およびゲート酸化
膜１３上に第１層目の多結晶シリコン１４の堆積を行な
う。
膜１３上に第１層目の多結晶シリコン１４の堆積を行な
う。
その後第１図（ｃ）では酸化膜等の不純物拡散防止膜１
５の堆積を行う。
５の堆積を行う。
その後第１図（ｄ）では第２層目の多結晶シリコン１６
を堆積し 第２層目多結晶シリコン層１６、拡散防止膜
１５、第１層目多結晶シリコン層１４ヘリン拡散を行な
う。この不純物拡散において（よ 不純物拡散防止層１
５によって第１層目の多結晶シリコン層１４には第２層
目の多結晶シリコン層１６に比べて低濃度の不純物しか
拡散されなｔ− 次に第１図（ｅ）では所望の形状にドライエツチングに
て、第２層目多結晶シリコン層１６、拡散防止膜１５、
第１層目多結晶シリコン層１４のパターン出しを行う。
を堆積し 第２層目多結晶シリコン層１６、拡散防止膜
１５、第１層目多結晶シリコン層１４ヘリン拡散を行な
う。この不純物拡散において（よ 不純物拡散防止層１
５によって第１層目の多結晶シリコン層１４には第２層
目の多結晶シリコン層１６に比べて低濃度の不純物しか
拡散されなｔ− 次に第１図（ｅ）では所望の形状にドライエツチングに
て、第２層目多結晶シリコン層１６、拡散防止膜１５、
第１層目多結晶シリコン層１４のパターン出しを行う。
このような方法により、第２層目多結晶シリコン層１６
中にはその後のコンタクト形成に必要な濃度の不純物を
含有させ、かつ第１層目多結晶シリコン層１４とゲート
酸化膜１３との界面での不純物濃度を抑えることが可能
とな４ 多結晶シリコン−酸化膜界面における不純物の
存在によってその後の熱処理中に酸化膜の変形・薄膜化
の発生することが知られており、このような反応を抑制
することによって酸化膜特性の劣化を抑制することが可
能となム 以上のよう艮 本実施例によれば半導体デバ
イス製造工程における歩留りの向上を得ることが可能で
ある。
中にはその後のコンタクト形成に必要な濃度の不純物を
含有させ、かつ第１層目多結晶シリコン層１４とゲート
酸化膜１３との界面での不純物濃度を抑えることが可能
とな４ 多結晶シリコン−酸化膜界面における不純物の
存在によってその後の熱処理中に酸化膜の変形・薄膜化
の発生することが知られており、このような反応を抑制
することによって酸化膜特性の劣化を抑制することが可
能となム 以上のよう艮 本実施例によれば半導体デバ
イス製造工程における歩留りの向上を得ることが可能で
ある。
（実施例２）
第２図は本発明の実施例２におけるＭＯ３型半導体装置
の製造方法を示す断面図であム 本実施例における製造
方法（表 絶縁膜上の多結晶シリコン堆積を２段階以上
に分けて行℃＼ 各多結晶シリコン層間に酸化膜等の不
純物拡散防止層を挟み込む点が従来技術と異な４ 本実
施例では不純物拡散防止層として自然酸化膜を用いてい
も第２図（ａ）では シリコン基板に選択酸化法・によ
り素子分離用のシリコン酸化膜２２を形成した後にゲー
ト酸化膜２３形成を行う。
の製造方法を示す断面図であム 本実施例における製造
方法（表 絶縁膜上の多結晶シリコン堆積を２段階以上
に分けて行℃＼ 各多結晶シリコン層間に酸化膜等の不
純物拡散防止層を挟み込む点が従来技術と異な４ 本実
施例では不純物拡散防止層として自然酸化膜を用いてい
も第２図（ａ）では シリコン基板に選択酸化法・によ
り素子分離用のシリコン酸化膜２２を形成した後にゲー
ト酸化膜２３形成を行う。
第２図（ｂ）では シリコン酸化膜２２およびゲート酸
化膜２３上に第１層目の多結晶シリコン２４の堆積を行
なう。
化膜２３上に第１層目の多結晶シリコン２４の堆積を行
なう。
その後第２図（ｃ）では自然酸化膜２５の形成を行う。
自然酸化膜２５の形成方法としては第１層目の多結晶シ
リコン層２４堆積後の取り出し時および第２層目の多結
晶シリコン層２６堆積前の挿入時においては 第１層目
の多結晶シリコン層２４上に自然酸化膜２５が形成され
も その後第２図（ｄ）では第２層目の多結晶シリコン２６
を堆積し 第２層目多結晶シリコン層２６、自然酸化膜
２５、第１層目多結晶シリコン層２４ヘリン拡散を行な
う。よって、この不純物拡散においては自然酸化膜層２
５によって第１層目の多結晶シリコン層２４には第２層
目の多結晶シリコン層２６に比べて低濃度の不純物しか
拡散されな（ｔ このような方法により、第２層目多結
晶シリコン２６中にはその後のコンタクト形成に必要な
濃度の不純物を含有させ、かつ多結晶シリコン−酸化膜
界面での不純物濃度を抑えることが可能となム 多結晶
シリコン−酸化膜界面における不純物の存在によってそ
の後の熱処理中に酸化膜の変形・薄膜化の発生すること
が知られており、このような反応を抑制することによっ
て酸化膜特性の劣化を抑制することが可能となム 次に（ｅ）では所望の形状にドライエツチングにて第２
層目多結晶シリコン層２６、自然酸化膜２５、第１層目
多結晶シリコン層２４のパターン出しを行う。
リコン層２４堆積後の取り出し時および第２層目の多結
晶シリコン層２６堆積前の挿入時においては 第１層目
の多結晶シリコン層２４上に自然酸化膜２５が形成され
も その後第２図（ｄ）では第２層目の多結晶シリコン２６
を堆積し 第２層目多結晶シリコン層２６、自然酸化膜
２５、第１層目多結晶シリコン層２４ヘリン拡散を行な
う。よって、この不純物拡散においては自然酸化膜層２
５によって第１層目の多結晶シリコン層２４には第２層
目の多結晶シリコン層２６に比べて低濃度の不純物しか
拡散されな（ｔ このような方法により、第２層目多結
晶シリコン２６中にはその後のコンタクト形成に必要な
濃度の不純物を含有させ、かつ多結晶シリコン−酸化膜
界面での不純物濃度を抑えることが可能となム 多結晶
シリコン−酸化膜界面における不純物の存在によってそ
の後の熱処理中に酸化膜の変形・薄膜化の発生すること
が知られており、このような反応を抑制することによっ
て酸化膜特性の劣化を抑制することが可能となム 次に（ｅ）では所望の形状にドライエツチングにて第２
層目多結晶シリコン層２６、自然酸化膜２５、第１層目
多結晶シリコン層２４のパターン出しを行う。
本実施例では 多結晶シリコン層２４、２５間の不純物
拡散防止層形成を第１層目多結晶シリコン堆積および第
２層目多結晶シリコン層形成時に同時に行うことによっ
て実施例１に比べて工程の簡素化 短縮化 低コスト化
が可能であム このように実施例１に比べてさらに優れ
た効果が期待できも 以上のように 本実施例によれば
半導体デバイス製造工程における歩留りの向上を得るこ
とか可能であ４ な耘 本実施例において、多結晶シリコン堆積を３段以
上に分（す、その間に自然酸化膜形成を行うことも可能
であム また 実施例１，２ではＭＯ８型半導体装置について説
明した力丈 一般の絶縁膜上に堆積した多結晶シリコン
に不純物のドーピングを行なう場合にも本発明を適用す
ることにより同様の効果が得られることは言うまでもな
り〜 発明の詳細 な説明したよう凶 本発明によれ（Ｌ 多結晶シリコン
の下地酸化膜の耐圧や信頼性を向上させることにより、
半導体デバイス製造工程における歩留りを向上させるこ
とが可能であり、その実用的効果は大きし−
拡散防止層形成を第１層目多結晶シリコン堆積および第
２層目多結晶シリコン層形成時に同時に行うことによっ
て実施例１に比べて工程の簡素化 短縮化 低コスト化
が可能であム このように実施例１に比べてさらに優れ
た効果が期待できも 以上のように 本実施例によれば
半導体デバイス製造工程における歩留りの向上を得るこ
とか可能であ４ な耘 本実施例において、多結晶シリコン堆積を３段以
上に分（す、その間に自然酸化膜形成を行うことも可能
であム また 実施例１，２ではＭＯ８型半導体装置について説
明した力丈 一般の絶縁膜上に堆積した多結晶シリコン
に不純物のドーピングを行なう場合にも本発明を適用す
ることにより同様の効果が得られることは言うまでもな
り〜 発明の詳細 な説明したよう凶 本発明によれ（Ｌ 多結晶シリコン
の下地酸化膜の耐圧や信頼性を向上させることにより、
半導体デバイス製造工程における歩留りを向上させるこ
とが可能であり、その実用的効果は大きし−
第１図は本発明における実施例１の半導体装置の製造方
法を示す工程断面図 第２図は本発明における実施例２
の半導体装置の製造方法を示す工程断面図 第３図は従
来の半導体装置の製造方法を示す工程断面図であム １１．２１．３１・・・シリコン基板 １２，２２．３
２・・・シリコン酸化膜 １３，２３．３３・・・ゲー
ト酸化ＩＫ １４．２４・・・第１層目多結晶シリコ
ン、 １６．２６・・・第２層目多結晶シリコン、 １
５．２５・・・不純物拡散防止風 代理人の氏名 弁理士 小鍜治 明 ほか２名第１図 １３ ゲート浮ビｌｌ：展 第２図 菖３図
法を示す工程断面図 第２図は本発明における実施例２
の半導体装置の製造方法を示す工程断面図 第３図は従
来の半導体装置の製造方法を示す工程断面図であム １１．２１．３１・・・シリコン基板 １２，２２．３
２・・・シリコン酸化膜 １３，２３．３３・・・ゲー
ト酸化ＩＫ １４．２４・・・第１層目多結晶シリコ
ン、 １６．２６・・・第２層目多結晶シリコン、 １
５．２５・・・不純物拡散防止風 代理人の氏名 弁理士 小鍜治 明 ほか２名第１図 １３ ゲート浮ビｌｌ：展 第２図 菖３図
Claims (2)
- （１）絶縁膜上の多結晶シリコンが２層以上の積層構造
を有し、各層の多結晶シリコン層間に不純物拡散防止膜
層を有することを特徴とする半導体装置。 - （２）絶縁膜上の多結晶シリコンの堆積を２回以上に分
割し、分割した多結晶シリコン層間に不純物拡散防止膜
層の堆積工程を行うことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28870990A JPH04162675A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28870990A JPH04162675A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162675A true JPH04162675A (ja) | 1992-06-08 |
Family
ID=17733673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28870990A Pending JPH04162675A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162675A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169735A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-10-26 JP JP28870990A patent/JPH04162675A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169735A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | 半導体装置の製造方法 |
| US5525540A (en) * | 1993-12-13 | 1996-06-11 | Nec Corporation | Method for manufacturing silicon layer having impurity diffusion preventing layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6255930A (ja) | 半導体装置の製造方法 | |
| JPH04162675A (ja) | 半導体装置およびその製造方法 | |
| JPH02218136A (ja) | Ｍｏｓ半導体デバイス製造方法 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63174348A (ja) | 積層構造半導体装置 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPH04133428A (ja) | 半導体装置の製造方法 | |
| JPH01152650A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63117419A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH03165026A (ja) | 半導体装置の製造方法 | |
| JPH03175630A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPS61181148A (ja) | 半導体装置の製造方法 | |
| JPS63237518A (ja) | 半導体装置の製造方法 | |
| JPS61198764A (ja) | 半導体装置の配線形成法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 | |
| JPS62190851A (ja) | 半導体装置の製造方法 | |
| JPS59191375A (ja) | 半導体メモリ装置の製造方法 | |
| JPS6329587A (ja) | 半導体装置の製造方法 | |
| JPH027432A (ja) | 半導体装置の製造方法 | |
| JPS6143470A (ja) | 半導体装置の製造方法 | |
| JPS60247973A (ja) | 半導体装置の製造方法 |