JPH03175630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03175630A JPH03175630A JP31580089A JP31580089A JPH03175630A JP H03175630 A JPH03175630 A JP H03175630A JP 31580089 A JP31580089 A JP 31580089A JP 31580089 A JP31580089 A JP 31580089A JP H03175630 A JPH03175630 A JP H03175630A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- thickness
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 abstract description 58
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 11
- 239000011574 phosphorus Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 abstract 2
- 229910019213 POCl3 Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に絶縁ゲート
型電解効果トランジスタのゲート電極の形成方法に関す
る。
型電解効果トランジスタのゲート電極の形成方法に関す
る。
従来の絶縁ゲート型電解効果トランジスタのゲート電極
の形成方法について第３図（ａ）〜（ｃ）を用いて説明
する。
の形成方法について第３図（ａ）〜（ｃ）を用いて説明
する。
まず第３図（ａ）の様に、シリコン基板１上にゲート絶
縁膜として酸化シリコン膜２を形成する。次でその上に
多結晶シリコン膜３を形成する。
縁膜として酸化シリコン膜２を形成する。次でその上に
多結晶シリコン膜３を形成する。
次に第３図（ｂ）の用に、ＰＯＣＩ ３を用いて、リン
を拡散することにより多結晶シリコン膜３は第３図（ｃ
）に示す様に、低抵抗多結晶シリコンＨ，４Ａに変わる
。
を拡散することにより多結晶シリコン膜３は第３図（ｃ
）に示す様に、低抵抗多結晶シリコンＨ，４Ａに変わる
。
以下この低抵抗多結晶シリコン膜４Ａを所定の形状にバ
ターニングし、ゲート電極を形成する。
ターニングし、ゲート電極を形成する。
上述した従来のゲート電極の製造方法においては、以下
に述べる欠点が存在する。
に述べる欠点が存在する。
半導体素子が微細化するにつれ、ショートチャネル効果
の低減と電流駆動能力の向上のためにゲート絶縁膜の薄
膜化が必要である。また、素子の信頼性向上のためには
素子表面の平坦性向上が重要であり、このためにはゲー
ト電極の膜厚を薄くし段差を低減することが効果的であ
る。
の低減と電流駆動能力の向上のためにゲート絶縁膜の薄
膜化が必要である。また、素子の信頼性向上のためには
素子表面の平坦性向上が重要であり、このためにはゲー
ト電極の膜厚を薄くし段差を低減することが効果的であ
る。
ところが、ゲート絶縁膜の薄膜化はゲート絶縁膜のピン
ホール発生率を高くし、ゲート電極と半導体基板との短
絡につながる。またゲート電極膜厚の薄膜化は、ゲート
電極の基板との短絡を加速することが知られている。特
に、ゲート電極として多結晶シリコン膜を形成した後に
、不純物の拡散により多結晶シリコンの低抵抗化を行う
場合は、この短絡が問題となる。以下に理由を説明する
。
ホール発生率を高くし、ゲート電極と半導体基板との短
絡につながる。またゲート電極膜厚の薄膜化は、ゲート
電極の基板との短絡を加速することが知られている。特
に、ゲート電極として多結晶シリコン膜を形成した後に
、不純物の拡散により多結晶シリコンの低抵抗化を行う
場合は、この短絡が問題となる。以下に理由を説明する
。
減圧ＣＶＤ法によりＳ ｉ Ｈ４熱分解を用いて約６５
０℃で多結晶シリコンを成長させると、多結晶シリコン
の粒径はおよそ５０〜２０００人となる。多結晶シリコ
ンの膜厚が４０００Å以上の場合は粒径が膜厚よりも小
さいため、多結晶シリコンは結晶粒が複数層、重なって
形成される。この後に、例えばＰＯＣｌＢを用いてリン
を拡散させ、多結晶シリコンの低抵抗化を行う。多結晶
シリコンでは粒界に沿っての不純物の拡散速度が速いこ
とが知られており、従って粒界が複雑に入り組んでいる
と、実効的な拡散係数は低いと考えられる。
０℃で多結晶シリコンを成長させると、多結晶シリコン
の粒径はおよそ５０〜２０００人となる。多結晶シリコ
ンの膜厚が４０００Å以上の場合は粒径が膜厚よりも小
さいため、多結晶シリコンは結晶粒が複数層、重なって
形成される。この後に、例えばＰＯＣｌＢを用いてリン
を拡散させ、多結晶シリコンの低抵抗化を行う。多結晶
シリコンでは粒界に沿っての不純物の拡散速度が速いこ
とが知られており、従って粒界が複雑に入り組んでいる
と、実効的な拡散係数は低いと考えられる。
ところが多結晶シリコンの成長膜厚を、結晶粒径以下（
例えば２０００人）にする場合は、多結晶シリコン膜を
上下に横切る粒径が、多数存在する事になる。この状態
で、リン拡散を行うと、リンが粒径に沿って容易にゲー
ト絶縁膜に到達することになる。リン濃度が十分高い場
合は、リンがゲート絶縁膜に拡散し、ゲート絶縁膜の耐
圧不良を起こすと考えられる。
例えば２０００人）にする場合は、多結晶シリコン膜を
上下に横切る粒径が、多数存在する事になる。この状態
で、リン拡散を行うと、リンが粒径に沿って容易にゲー
ト絶縁膜に到達することになる。リン濃度が十分高い場
合は、リンがゲート絶縁膜に拡散し、ゲート絶縁膜の耐
圧不良を起こすと考えられる。
上記の様に従来技術では、ゲート絶縁膜の薄膜化とゲー
ト電極の薄膜化は、ゲート電極と基板との短絡の可能性
を大きくし、半導体装置の信頼性及び製造歩留りを低下
させるという欠点がある。
ト電極の薄膜化は、ゲート電極と基板との短絡の可能性
を大きくし、半導体装置の信頼性及び製造歩留りを低下
させるという欠点がある。
〔課題を解決するための手段」
本発明の半導体装置の製造方法は、半導体基板上に絶縁
膜を形成する工程と、前記絶縁膜上に多結晶シリコン膜
を所定の膜厚で形成する工程と、前記多結晶シリコンに
不純物を導入する工程と、不純物が導入された前記多結
晶シリコン表面をエツチングし前記所定の膜厚よりも薄
くする工程とを含んで構成される。
膜を形成する工程と、前記絶縁膜上に多結晶シリコン膜
を所定の膜厚で形成する工程と、前記多結晶シリコンに
不純物を導入する工程と、不純物が導入された前記多結
晶シリコン表面をエツチングし前記所定の膜厚よりも薄
くする工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための半導体チップの断面図である。
るための半導体チップの断面図である。
まず第１図（ａ）の様に、シリコン基板ｌを酸化し、酸
化シリコン膜２を約３００人の厚さに形成する。これば
ゲート絶縁膜に相当する。次にこの酸化シリコン基板上
に多結晶シリコン膜３を減圧ＣＶＤ法により約４０００
人の厚さに形成する。
化シリコン膜２を約３００人の厚さに形成する。これば
ゲート絶縁膜に相当する。次にこの酸化シリコン基板上
に多結晶シリコン膜３を減圧ＣＶＤ法により約４０００
人の厚さに形成する。
次に第１図（ｂ）の様に、例えばＰ ＯＣＩ ｓを用い
てリン拡散を行い、多結晶シリコン膜３を低抵抗化する
。
てリン拡散を行い、多結晶シリコン膜３を低抵抗化する
。
次に第１図（ｃ）に示す様に、多結晶シリコンを約２０
００人だけエツチング除去し、厚さ約２０００人の低抵
抗多結晶シリコン膜４を形成する。以下この多結晶シリ
コンをバターニングしてゲート電極を形成する。
００人だけエツチング除去し、厚さ約２０００人の低抵
抗多結晶シリコン膜４を形成する。以下この多結晶シリ
コンをバターニングしてゲート電極を形成する。
このように第１の実施例によれば、リン拡散を行う時の
多結晶シリコンの結晶粒の大きさが多結晶シリコンの膜
厚よりも小さい場合は、粒界が複雑に入り組んだ構造に
なる。このためリン拡散後のゲート絶縁膜に接した多結
晶シリコン膜のリン濃度は低い値に抑えることができ、
ゲート絶縁膜の耐圧不良を抑えることが可能になる。
多結晶シリコンの結晶粒の大きさが多結晶シリコンの膜
厚よりも小さい場合は、粒界が複雑に入り組んだ構造に
なる。このためリン拡散後のゲート絶縁膜に接した多結
晶シリコン膜のリン濃度は低い値に抑えることができ、
ゲート絶縁膜の耐圧不良を抑えることが可能になる。
第２図（ａ）〜（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの断面図である。
るための半導体チップの断面図である。
まず第２図（ａ＞に示す様に、第１の実施例の第１図（
ａ）〜（ｂ）までの操作を行ってがら、低抵抗の多結晶
シリコンＭ４をエツチングする時に、多結晶シリコン膜
３の残膜厚が約１０００人となる様にする。
ａ）〜（ｂ）までの操作を行ってがら、低抵抗の多結晶
シリコンＭ４をエツチングする時に、多結晶シリコン膜
３の残膜厚が約１０００人となる様にする。
次に第２図（ｂ）の様に、例えばタングステンシリサイ
ド膜５を約１０００人の厚さに形成する。
ド膜５を約１０００人の厚さに形成する。
この第２の実施例では、ゲート電極を低抵抗シリサイド
と多結晶シリコンのＷｔ Ｍｌ １１ｉ造にしているた
め、ゲート電極の膜厚は第１の実施例と同等、あるいは
さらに薄くでき、かつゲート電極の抵抗値は従来例およ
び第１の実施例よりもかなり低くできる。つまりゲート
電極の薄膜化と、低抵抗化が同時に実現できるという利
点を有する。
と多結晶シリコンのＷｔ Ｍｌ １１ｉ造にしているた
め、ゲート電極の膜厚は第１の実施例と同等、あるいは
さらに薄くでき、かつゲート電極の抵抗値は従来例およ
び第１の実施例よりもかなり低くできる。つまりゲート
電極の薄膜化と、低抵抗化が同時に実現できるという利
点を有する。
以上説明したように本発明によれば、ゲート絶縁膜の耐
圧を低下させることなく、ゲート絶縁膜の薄膜化、およ
びゲート電極の薄膜１ヒを可能にし、信頼性及び歩留り
が高く、しかも微細な半導体素子を実現できるという効
果がある。
圧を低下させることなく、ゲート絶縁膜の薄膜化、およ
びゲート電極の薄膜１ヒを可能にし、信頼性及び歩留り
が高く、しかも微細な半導体素子を実現できるという効
果がある。
第１図（ａ）〜（ｃ）及び第２図（ａ）。
（ｂ）は本発明の第１及び第２の実施例を説明するため
の半導体チップの断面図、第３図（ａ）〜（Ｃ）は従来
例を説明するための半導体チップの断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・多結晶シリコン膜、 ４゜ ４Ａ・・・低抵抗多結晶シリ コン膜、 ５・・・タングステン・ シリサイド膜。
の半導体チップの断面図、第３図（ａ）〜（Ｃ）は従来
例を説明するための半導体チップの断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・多結晶シリコン膜、 ４゜ ４Ａ・・・低抵抗多結晶シリ コン膜、 ５・・・タングステン・ シリサイド膜。
Claims (1)
- 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜
上に多結晶シリコン膜を所定の膜厚で形成する工程と、
前記多結晶シリコンに不純物を導入する工程と、不純物
が導入された前記多結晶シリコン表面をエッチングし前
記所定の膜厚よりも薄くする工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31580089A JP2940032B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31580089A JP2940032B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03175630A true JPH03175630A (ja) | 1991-07-30 |
| JP2940032B2 JP2940032B2 (ja) | 1999-08-25 |
Family
ID=18069705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31580089A Expired - Lifetime JP2940032B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940032B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244108A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
1989
- 1989-12-04 JP JP31580089A patent/JP2940032B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244108A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2940032B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072269A (en) | Dynamic ram and method of manufacturing the same | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JP2623659B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH03175630A (ja) | 半導体装置の製造方法 | |
| JPS63133672A (ja) | 半導体装置 | |
| JPS6292470A (ja) | 半導体装置 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH11330365A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH06169082A (ja) | 半導体装置及びその製造方法 | |
| JP2576358B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPH01157570A (ja) | 半導体装置およびその製造方法 | |
| JPH05109648A (ja) | 半導体装置の製造方法 | |
| JPS63300566A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0334462A (ja) | 電界効果型半導体装置並びに作製方法 | |
| JPH0254568A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62115776A (ja) | 半導体装置の製造方法 | |
| JPH08107192A (ja) | 半導体装置の製造方法 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| JPH04162675A (ja) | 半導体装置およびその製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 |