JPH0334462A - 電界効果型半導体装置並びに作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型半導体装置の新規な構造に関し、
特に耐ホツトキャリア現象にすぐれた信頼性の高い電界
効果型半導体装置に関するものであります。

〔従来の技術〕

近年、電界効果型半導体装置を構成要素として、半導体
集積回路素子（ＩＣ）が著しい進歩をとげている。

これらＩＣは、より高度な処理、より高速の動作、より
便利な機能を世間が求めるに従って、高集積化、高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。

この電界効果型半導体装置が動作するに必要な電圧は、
必ずしも素子寸法の縮小に伴って比例して減少しないた
めに最近の高密度化、高集積化されたＩＣは素子内部に
加わる電界が壜加し、素子の信頼性に問題が発生してき
た。特にホットキャリア現象による素子特性の変動はサ
ブミクロンデバイスの信頼性限界を決める重要な問題で
ある。

半導体中を移動するキャリアの平均エネルギーは、温度
をＴとすると３／２ｋＴと考えられる。このキャリアに
電界が加わると、キャリアはエネルギーを受ける。この
エネルギーは、その値が小さい間はキャリアと格子との
相互作用によって熱エネルギーとなり、結晶の中へ放出
される。一方、電界強度が大きくなると、格子振動への
エネルギーの流れが間に合わなくなり、キャリアの平均
エネルギーの値は３／２ｋＴより大きくなる。このよう
なキャリアは、格子温度よりも高い状態となっており、
この状態がホ・ノドキャリアと呼ばれている。

このようなホットキャリアは、電界効果型半導体装置の
ドレイン近傍、ゲート酸化膜近傍等、強電界が集中する
部分で加速されて発生する。この付近で発生したホット
エレクトロンは、ゲート酸化膜に注入され３ｉ／Ｓｉｎ
ｇ界面又は５ｉｎ２中の捕獲中心に捕まる。この捕らえ
られたホットキャリアによって、空間電荷を形成し、電
界効果型半導体装置のＶ７．ｇｍなとの特性を変化させ
て、ＩＣの信頼性を損なわせていた。

このホットキャリア対策として、種々の方法が試みられ
ているが、素子構造の改良としてＤＤ（ダブルドレイン
）ＬＤＤ　（ライトドープドレイン）等の素子が考案さ
れている。

〔発明の目的〕

本発明はホットキャリア現象に強い、信頼性の高い新規
な電界効果型半導体装置を提供するものであります。

〔発明の構成〕

本発明は、上記の目的を達成するために、電界効果型半
導体装置において、ゲート電極とゲート絶縁膜と該ゲー
ト絶縁膜下に、異なる複数の層を有し、該ゲート絶縁膜
側には半絶縁膜を有し、該半絶縁膜の下には、半導体層
を有することを特徴とするものであります。

このような構成を取ることにより、ゲート電極に電圧を
印加した場合、チャネルはゲート絶縁膜直下ではなく、
半導体層部に形成される。よって、このような素子の中
で発生したホットキャリアがゲート酸化膜にまで到達す
るためには、半絶縁膜を通過しなければならないため、
十分に高いエネルギーを持った状態でゲート絶縁膜に達
せず、消滅してしまう。これにより耐ホツトキャリア特
性を向上するものであります。

以下に図面により本発明を説明します。

第１図は本発明の電界効果型半導体装置の概略断面図を
示しています。

図面において基板（１）としては単結晶シリコン等を用
いることができる。

この半導体層（１）上に素子分Ｍ領域（ＬＯＧＯ３）（
２）が設けられて電界効果型半導体装置の周辺を分離し
ている。そして、半導体層（１）の中にソースドレイン
領域（３）が形成されておりソース、ドレイン領域（３
）及び半導体層（１１を覆って半絶縁膜（５）が形成さ
れている。

この半絶縁膜（５）としては窒化珪素（３１３Ｎｓ−ｘ
Ｏ＜Ｘ＜４）炭化珪素（Ｓ　ｉ　、Ｃ、−Ｖ　Ｏ＜ｙ＜
１）または酸化珪素（Ｓ　ｉ　Ｏｚ−ｚ　Ｏ＜Ｚ＜２）
あるいは半絶縁性を有するものなら幅広く使用する材料
を選択使用することができる。

この半絶縁膜（５）上でソース、ドレイン間にゲート絶
縁膜（６）及びゲート電極（７）が設けられている。

またソース、ドレインｊｆｌｉ　ＪＪ　（３）にはソー
ス、ドレイン電極（４）が接続された構造となっている
。

また、同図のｘ−ｘ’面に対応するエネルギーバンド図
を第２図（Ａ）に示します。第２図（Ａ）は、フラット
バンド状態のエネルギーバンド図であり、第１図の半導
体（１）として、Ｐ型の単結晶シリコン半導体、半絶縁
膜（５）として、窒化珪素５ｉ２Ｎ４−１０＜Ｘ＜４を
用いた時の様子を示しています。

このような構成を持つ電界効果型半導体装置のゲート電
極（７）に正の電圧を加えた時のエネルギーバンドの様
子を第２図（Ｂ）に示す。この場合、ゲート電極（７）
に電圧を加えることによって、ゲート絶縁膜（６）の下
方にチャネルが形威される。チャネルはゲート絶縁膜（
６）直下ではなく、その下の第１の半導体層（ｌｌ中の
領域（８）の付近に形成され、ソース、ドレイン電流は
ソース電極（４）−ソース（３）−チャネル（８）−ド
レイン（３）−ドレイン電極（４）のパスを通って流れ
る。

このようにキャリアは、ゲート絶縁膜（６）直下ではな
く、ゲート絶縁膜（６）より離れた位置に形成されたチ
ャネル（８）を流れ、デバイス寸法の縮小等によりドレ
イン近傍またはゲート絶縁膜付近で強電界領域が形威さ
れ、ホットキャリアが発生してもホットキャリアは、半
絶縁膜中を通過するために消滅またはエネルギーを減少
させて、ゲート絶縁膜に到達することになり、ゲート絶
縁膜が損傷を受けたり、ゲート絶縁膜半導体層界面にト
ラソプを形成することなく、電界効果型半導体装置の信
頼性を向上させるものであります。

また、半絶縁膜（５）は適度にキャリアを流すことがで
きるので半絶縁膜中にて、キャリアの再結合中心が新た
に形威されることはない。

さらにまた、本発明構成によれば、チャネルがゲート絶
縁膜直下に形成されないので、キャリアはゲート絶縁膜
界面に界面準位によって捕獲されたり、界面近傍に存在
する固定電荷によってキャリアが敗乱し、キャリアの移
動度が低下するという問題も同時に解決することができ
る。

また、使用する材料も本発明の概念を変更するものでな
ければ、アモルファス、多結晶、結晶を問わず幅広い材
料を選択することができる。

以下に実施例を示し本発明を説明する。

ｒ実施例１１ 第３図は本発明の電界効果型半導体装置の製造工程を示
す概略縦断面図である。

第３図（Ａ）において、本実施例において基板（１）は
Ｐ型の導電型の単結晶シリコン半導体を用いた。この基
板上に電界効果型半導体装置の素子領域周辺に分離領域
（２）を形成するため素子領域に対応して窒化珪素膜Ｓ
ｉ、Ｎ、を減圧ＣＶＯ法にて約２０００人の厚さに形威
しこれマスクとして、基板全体を１１５０℃で２時間程
酸化処理を行い電界効果型半導体装置の素子周辺の分離
領域（２）を約１．５μｍの厚さに形成し、この窒化珪
素膜はエツチング除去しくＡ）の状態を得た。この時第
１のマスクを使用した。

次にこの基板上面にプラズマＣＶＯ法にて、半絶縁膜と
して窒化珪素（Ｓ　ｉ　３Ｎ４−Ｘ　Ｏ＜Ｘ＜４）を約
１０Ｏ人の厚さに形成した。その時の条件を以下に示す
。

・基板温度　　　　２８０　℃ ・反応気体　　Ｓ　ｉ　Ｈａ　＋　Ｎｚ−Ｒｒ　　パワ
ー　　　　　　２００Ｗ反応圧力　　　　　０．ＩＴｏ
ｒｒ この時、窒素の量を通常の窒化珪素膜の作製の時に比べ
て少なめとして、化学量論比とは、ずれたＳｉＮ膜を形
威した。このＳｉＮ膜は半絶縁性を有しており更に通常
のＳｉＮ膜と同様に不純物にたいするプロソキング作用
も持っていた。

更にこの半絶縁膜（５）の上面に光ＣＶＤ法にて、酸化
珪素膜を形威しゲート絶縁膜（６）とする。

この時の条件を以下に示す。

・基板温度　　　　１５０”Ｃ ・反応気体　　Ｓ　ｒｚＨ６＋０２ ・紫外光パワー　　　　６００Ｗ ・反応圧力　　　　　４．ＩＴｏｒｒ 特に本実施例のようにゲート絶縁膜の形成工程に光ＣＶ
Ｄ法を使用することはゲート絶縁膜と半導体層界面に発
生する界面順位を非常に少なくすることができ、電界効
果型半導体装置の素子特性を良好なものとすることが可
能であった。

このゲート絶縁膜を第２のマスクを使用して第３図（Ｂ
）のように公知のフォトリソグラフィー技術を使用して
エツチングを行った。

次にこの上面に多結晶シリコン被膜を減圧ＣＶＤ法を使
用して、約２０００人の厚さに形成した。

その条件を以下に示す。

基板温度　　　３５０℃ 反応気体　　　ＳｉＨ４ 反応圧力　　　３．０Ｔｏｒｒ この後、第３のマスクを使用してこの多結晶シリコン被
膜及びゲート絶縁膜をエツチング除去し第３図（Ｃ）の
ようにゲート絶縁膜（６）、ゲート電極（７）ソース、
ドレイン電極（４）を形成した。このゲト電極幅は１．
５μｍ以下、本実施例においては０．８μｍとサブミク
ロンの幅とすることができた。

本実施例においては、第３のマスターつでゲート電極と
ゲート絶縁膜をエツチングして、セルファライン構造と
した。

次に多結晶シリコンをエツチングした時のフォトレジス
トを除去しイオン注入法によりリンイオンを基板全面に
打ち込みソース、ドレイン領域の形成及びゲート電極（
７）ソース、ドレイン電極（４）の低抵抗化を行った。

この後４５０　’Ｃで３０分間アニールを行い不純物を
活性状態とした。

このようにして、第３図（Ｄ）の状態の電界効果型半導
体装置を完成させた。

本実施例において、半絶縁膜を形成する際にこの膜中に
は水素をできるだけ含まない条件で作製を行った。すな
わち、この半絶縁膜（５）中に水素が多量に存在すると
、この水素が移動してゲート絶縁膜付近で５ｉ−０結合
と反応し、この付近で新たに界面準位を形成する。その
ため、この半絶縁膜（５）には余分な水素、多量の水素
を含まないようにすることが重要であった。

また、この膜形成後、真空アニール、不活性気体中での
プラズマ処理等により、膜中の水素を減らすことを行っ
てもよい。

また、ソース、ドレイン領域への不純物ドープをイオン
注入法を使用したがその他の方法例えばリンガラスから
の不純物拡散等の方法を使用してもよい。

この素子を動作状態で１ケ月連続動作させた結果ｖ７並
びにｇｍは、はとんど変化せず、このデータを基にして
外挿し、１０年後のｖｌ並びにｇｍの変化量は３％以内
であった。これより、本発明の素子構造は長期の信頼性
が非常に高いものである。

本実施例において、半絶縁膜として窒化珪素膜を使用し
たが、その他の炭化珪素、酸化珪素膜を使用しても同様
の効果が得られる。

このように、ゲート電極の幅を１μｍ以下としても、電
界効果型半導体装置の信頼性は非常に高いものであった
。これにより、電界効果型半導体装置の寸法の限界は信
頼性による限界は無くなりプロセス技術の限界が残るだ
けとなった。

「実施例２」 第４図は本発明の電界効果型半導体装置の製造工程を示
す概略縦断面図である。

第４図（Ａ）において、本実施例において基板（１）は
Ｐ型の導電型の単結晶シリコン半導体を用いた。この基
板上に電界効果型半導体装置の素子領域周辺に分Ｍ領域
（２）を形成するため素子領域に対応して窒化珪素膜Ｓ
ｉ、Ｎ、を減圧ＣＶＯ法にて約２０００Åの厚さに形成
しこれマスクとして、基板全体を１１５０°Ｃで２時間
程酸化処理、を行い電界効果型半導体装置の素子周辺の
分離領域（２）を形成し、窒化珪素膜はエツチング除去
しくＡ）の状態を得た。

この時第１のマスクを使用した。

次にこの基板上面にプラズマＣＶＤ法にて、窒化珪素（
Ｓ　ｉ　ｘＮａ−＊　０＜Ｘ＜４）を約１００入の厚さ
に形成した。その時の条件を以下に示す。

・基板温度　　　３００°Ｃ ・反応気体　　ＳｉＨ，＋Ｎ２ ・Ｒｆ　　パワー　　　　２００Ｗ ・反応圧力　　　　　０．１Ｔｏｒｒ この時、窒素の量を通常の窒化珪素膜の作製の時に比べ
て少なめとして、化学量論比とはずれたＳｉＮ膜を形威
した。このＳｉＮ膜は半絶縁性を有しており更に通常の
ＳｉＮ膜と同様に不純物にたいするブロッキング作用も
持っていた。

更にこの半絶縁膜（５）の上面に光ＣＶＤ法にて、酸化
珪素膜を形成しゲート絶縁膜（６）とする。

この時の条件を以下に示す。

・基板温度　　　　１５０℃ ・反応気体　　Ｓ　１ｚＨｉ　＋ＮｚＯ・紫外光パワー
　　　　６００Ｗ ・反応圧力　　　　　５．０Ｔｏｒｒ 特に本実施例のようにゲート絶縁膜の形成工程に光ＣＶ
Ｄを使用することはゲート絶縁膜と半導体層界面に発生
する界面順位を非常に少なくすることができ、電界効果
型半導体装置の素子特性を良好なものとすることが可能
であった。

次にこの上面にＮ型の多結晶珪素被膜を減圧ＣＶＤ法を
使用して、約２０００人の厚さに形威した。

その条件を以下に示す。

基板温度　　　３５０℃ 反応気体　　　５ｉＨｎ＋ＰＨ３ 反応圧力　　　３．０Ｔｏｒｒ このゲート絶縁膜及びＮ型の多結晶シリコン被膜を第２
のマスクを使用して第３図（Ｂ）のように公知のフォト
リソグラフィー技術を使用してゲート電極幅が０．９μ
ｍとなるようにセルファラインにエソチングラ行った。

次に多結晶シリコンをエソチングした時のフォトレジス
トを残しイオン注入法によりリンイオンを基板全面に打
ち込みソース、ドレイン領域の形成を行った。この後４
５０℃で３０分間アニールを行い不純物を活性状態とし
第４図（Ｃ）の状態を得た。

この時、半絶縁層（５）を通して、不純物の注入を行っ
たので、この半絶縁層も十分な導通性を有している。こ
の後スパッタ法により、この上面にアルミニウムを約２
０００人形威したのち、第３のマスクを使用してアルミ
ニウム及び半絶縁膜を除去しソース、ドレイン電極（４
）を形威した第４図（Ｄ）の構造を得た。

この時、アルミニウム配線とソース、ドレイン領域（３
）の間には半絶縁層の一部が残っており、アルミニウム
と半導体層との反応をこの半絶縁層の一部が防止してお
り、長期の信頼性を高めることができた。

以上の実施例において、半絶縁膜を何れもＣＶＤ法にて
形威したが、特にこの方法のみに限定されることはない
、電界効果型半導体装置の動作電圧をさげる為にこの半
絶縁膜をさらに薄くする場合は半導体基板を直接窒化、
炭化、酸化する方がより精密に薄い被膜を形成すること
ができる。この時にはプラズマ、レーザ等のエネルギー
を使用してこれらの処理を行うとより早くこの半絶縁膜
を形成することができる。

〔効果〕

本発明構成をとることにより、電界効果型半導体装置の
チャネルをゲート絶縁膜直下ではなく、離れた位置に形
成でき、ホットキャリア現象による素子特性の劣化を防
止でき、信頼性の高い電界効果型半導体装置を実現する
ことができた。

これにより、電界効果型半導体装置の素子寸法をさらに
縮小することが可能となり、ＩＣチノプの集積度をさら
に向上することが可能となった。

さらに、半絶縁膜は適当にキャリアを通過させるので、
半絶縁膜中に新たなキャリアのトラソプを形成しない。

また、ソース、ドレイン領域とソース、ドレイン電極と
の間にプロフキング機能を有する半絶縁膜を形威しであ
るので電極材料と半導体層との反応を防ぎ長期の信頼性
を高めることが可能となった。

【図面の簡単な説明】

第１図は本発明の電界効果型半導体装置の概略図を示す
。 第２図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 第３図及び第４図は本発明の電界効果型半導体装置の作
製工程を示す。 ｌ・・・基板 ２・・・素子分Ｍ領域 ・ソース、ドレイン領域 ソース、ドレイン領域電極 ・半絶縁膜 ・ゲート電極 ・ゲート絶縁膜

Claims (1)

1. 【特許請求の範囲】 １、ゲート電極とゲート絶縁膜とソース、ドレイン領域
   並びにチャネル形成領域を有する電界効果型半導体装置
   であって、前記ゲート絶縁膜下に複数の層を有し、前記
   複数の層のうち前記ゲート絶縁膜側には半絶縁膜を有し
   、前記半絶縁膜下には半導体層を有する事を特徴とする
   電界効果型半導体装置。 ２、特許請求の範囲第１項において、前記半絶縁膜はソ
   ース、ドレイン電極とソース、ドレイン領域の間にも設
   けられていることを特徴とする電界効果型半導体装置。 ３、特許請求の範囲第１項において、前記半絶縁膜とし
   て、窒化珪素（Ｓｉ＿３Ｎ＿４＿−＿Ｘ０＜Ｘ＜４）炭
   化珪素（Ｓｉ＿ｙＣ＿１＿−＿ｙ０＜ｙ＜１）または酸
   化珪素（ＳｉＯ＿２＿−＿Ｚ０＜Ｚ＜２）を使用したこ
   とを特徴とする電界効果型半導体装置。 ４、ゲート電極とゲート絶縁膜とソース、ドレイン領域
   並びにチャネル形成領域を有する電界効果型半導体装置
   であって、前記ゲート絶縁膜下に複数の層を有し、前記
   ゲート電極に所定の電圧を加えた時にチャネル領域は前
   記ゲート絶縁膜より離れた半導体層近傍に形成され、キ
   ャリアは前記ゲート絶縁膜より離れた位置に形成された
   前記チャネルを通して、ソース、ドレイン間を流れる事
   を特徴とする電界効果型半導体装置。 ５、半導体基板上にソース、ドレイン領域を形成する工
   程とソース、ドレイン領域と基板の一部を覆う位置に半
   絶縁膜を形成する工程とゲート電極を形成する工程とゲ
   ート絶縁膜を形成する工程とソース、ドレイン電極を形
   成する工程を有することを特徴とする電界効果型半導体
   装置の作製方法