JP2881267B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2881267B2 JP2881267B2 JP3069560A JP6956091A JP2881267B2 JP 2881267 B2 JP2881267 B2 JP 2881267B2 JP 3069560 A JP3069560 A JP 3069560A JP 6956091 A JP6956091 A JP 6956091A JP 2881267 B2 JP2881267 B2 JP 2881267B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- semiconductor device
- field effect
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 53
- 150000002500 ions Chemical class 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- -1 boron ions Chemical class 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- QIJNJJZPYXGIQM-UHFFFAOYSA-N 1lambda4,2lambda4-dimolybdacyclopropa-1,2,3-triene Chemical compound [Mo]=C=[Mo] QIJNJJZPYXGIQM-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910039444 MoC Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は微小な半導体装置および
該装置を利用した半導体集積回路に関する。
該装置を利用した半導体集積回路に関する。
【０００２】
【従来の技術】いわゆるＭＯＳ（金属−酸化物−半導
体）型もしくはＭＩＳ（金属−絶縁物−半導体）型電界
効果型トランジスター（以下、本明細書では、これらを
総称してＭＩＳＦＥＴとよぶ）は、半導体集積回路（Ｉ
Ｃ）や大規模集積回路（ＬＳＩおよび超ＬＳＩ）になく
てはならない基本素子の一つである。素子の微細化、高
速化に伴い、ＭＩＳＦＥＴは時代と共に改良が加えら
れ、変化してきた。現在、最も進んだとされるＭＩＳＦ
ＥＴはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）型ＭＩＳＦＥＴである。図１にこの装置の概略の構
造を示す。この構造を持つＭＩＳＦＥＴの特徴として
は、ソースおよびドレイン等の基板上に設けられた不純
物領域の濃度が比較的連続的に変化しているため、不純
物領域とチャネル領域の界面に大きな電界が生じないと
いうことにある。例えば、図１ではソース電極７からｎ
＋の導電型の第１のソース２、ｎ−の導電型の第２のソ
ース領域３、ｐ−の導電型のチャネル領域８、ｎ−の導
電型の第２のドレイン領域４、ｎ＋の導電型の第１のド
レイン領域５、ドレイン電極６というように導電型が細
かく変化している。このため、チャネル領域と不純物領
域の界面に生じる電界はゆるやかでこの領域でキャリヤ
ーが過度に加速され、半導体やゲイト絶縁膜に欠陥を形
成することが少なく、故に、ＬＤＤ型ＭＩＳＦＥＴは、
従来のＭＩＳＦＥＴに比べて長期にわたって使用するこ
とが可能である。
体）型もしくはＭＩＳ（金属−絶縁物−半導体）型電界
効果型トランジスター（以下、本明細書では、これらを
総称してＭＩＳＦＥＴとよぶ）は、半導体集積回路（Ｉ
Ｃ）や大規模集積回路（ＬＳＩおよび超ＬＳＩ）になく
てはならない基本素子の一つである。素子の微細化、高
速化に伴い、ＭＩＳＦＥＴは時代と共に改良が加えら
れ、変化してきた。現在、最も進んだとされるＭＩＳＦ
ＥＴはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）型ＭＩＳＦＥＴである。図１にこの装置の概略の構
造を示す。この構造を持つＭＩＳＦＥＴの特徴として
は、ソースおよびドレイン等の基板上に設けられた不純
物領域の濃度が比較的連続的に変化しているため、不純
物領域とチャネル領域の界面に大きな電界が生じないと
いうことにある。例えば、図１ではソース電極７からｎ
＋の導電型の第１のソース２、ｎ−の導電型の第２のソ
ース領域３、ｐ−の導電型のチャネル領域８、ｎ−の導
電型の第２のドレイン領域４、ｎ＋の導電型の第１のド
レイン領域５、ドレイン電極６というように導電型が細
かく変化している。このため、チャネル領域と不純物領
域の界面に生じる電界はゆるやかでこの領域でキャリヤ
ーが過度に加速され、半導体やゲイト絶縁膜に欠陥を形
成することが少なく、故に、ＬＤＤ型ＭＩＳＦＥＴは、
従来のＭＩＳＦＥＴに比べて長期にわたって使用するこ
とが可能である。
【０００３】しかしながら、図１に示されるような典型
的なＬＤＤ型ＭＩＳＦＥＴでは、素子が微細になると幾
つかの問題が生じる。その代表的なものが、不純物領域
とゲイト電極の重なり、およびゲイト絶縁膜直下での不
純物領域間の電界の集中である。前者はプロセス上の問
題である。通常、不純物領域の形成はゲイト電極をマス
クとして、自己整合的に不純物イオンを基板に打ち込む
イオンインプラ法によってなされる。したがって、理想
的にはゲイト電極と不純物領域の重なりはあり得ないの
であるが、実際には、不純物イオンはゲイト電極の下部
に回り込む。この原因は、主として入射した不純物イオ
ンが格子によって２次的に散乱されるためと考えられ
る。この効果は、入射するイオンのエネルギーとともに
大きくなりまた、相対的に、ゲイトの幅、すなわちチャ
ネル長が小さくなればなるほど目立ってくる。このよう
な電極の重なりがあると、ゲイト電極と不純物領域間の
寄生容量が大きくなり、ＭＩＳＦＥＴの動作速度が低下
する。
的なＬＤＤ型ＭＩＳＦＥＴでは、素子が微細になると幾
つかの問題が生じる。その代表的なものが、不純物領域
とゲイト電極の重なり、およびゲイト絶縁膜直下での不
純物領域間の電界の集中である。前者はプロセス上の問
題である。通常、不純物領域の形成はゲイト電極をマス
クとして、自己整合的に不純物イオンを基板に打ち込む
イオンインプラ法によってなされる。したがって、理想
的にはゲイト電極と不純物領域の重なりはあり得ないの
であるが、実際には、不純物イオンはゲイト電極の下部
に回り込む。この原因は、主として入射した不純物イオ
ンが格子によって２次的に散乱されるためと考えられ
る。この効果は、入射するイオンのエネルギーとともに
大きくなりまた、相対的に、ゲイトの幅、すなわちチャ
ネル長が小さくなればなるほど目立ってくる。このよう
な電極の重なりがあると、ゲイト電極と不純物領域間の
寄生容量が大きくなり、ＭＩＳＦＥＴの動作速度が低下
する。
【０００４】後者もやはり図１に示されるような典型的
なＬＤＤ型ＭＩＳＦＥＴでは問題となる。すなわち、図
１に示されていような不純物領域の形状では、ソースと
ドレインの間に電圧が加えられた場合に、電界が第２の
ソース領域の先端である点Ａと第２のドレイン領域の先
端の点Ｂに集中し、最も加速されたキャリヤーがこの２
点の間を走るのであるが、該点ＡおよびＢはゲイト絶縁
膜の直下にあるため、ゲイト絶縁膜が損傷を受けること
が少なくない。ゲイト絶縁膜は加速されたキャリヤーに
よる損傷によって、該絶縁膜が電荷捕獲中心となり、損
傷の程度のひどい場合にはゲイト電極によってチャネル
領域を通過するキャリヤーをコントロールすることが不
可能となる。特にゲイト絶縁膜はチャネル長にほぼ比例
して薄くする必要が生じ、チャネル長が０．５μｍ以下
の微細なＭＩＳＦＥＴにおいてはその厚さは数１０ｎｍ
という超薄膜であり、原子レベルの欠陥であってもＭＩ
ＳＦＥＴの特性に影響を及ぼす。
なＬＤＤ型ＭＩＳＦＥＴでは問題となる。すなわち、図
１に示されていような不純物領域の形状では、ソースと
ドレインの間に電圧が加えられた場合に、電界が第２の
ソース領域の先端である点Ａと第２のドレイン領域の先
端の点Ｂに集中し、最も加速されたキャリヤーがこの２
点の間を走るのであるが、該点ＡおよびＢはゲイト絶縁
膜の直下にあるため、ゲイト絶縁膜が損傷を受けること
が少なくない。ゲイト絶縁膜は加速されたキャリヤーに
よる損傷によって、該絶縁膜が電荷捕獲中心となり、損
傷の程度のひどい場合にはゲイト電極によってチャネル
領域を通過するキャリヤーをコントロールすることが不
可能となる。特にゲイト絶縁膜はチャネル長にほぼ比例
して薄くする必要が生じ、チャネル長が０．５μｍ以下
の微細なＭＩＳＦＥＴにおいてはその厚さは数１０ｎｍ
という超薄膜であり、原子レベルの欠陥であってもＭＩ
ＳＦＥＴの特性に影響を及ぼす。
【０００５】以上の問題点を解決するために考案された
ＬＤＤ型ＭＩＳＦＥＴを図２（ａ）に示す。図１と異な
り、第２のソース領域の先端の点Ａおよび第２のドレイ
ン領域の先端の点Ｂがゲイト絶縁膜から遠い位置にあ
り、したがって、この２点に電界が集中することによる
ゲイト絶縁膜の損傷が防げ、さらに図２（ａ）から明ら
かなように電極と不純物領域の重なりはあるものの、そ
の間にかなりの距離があるため、寄生容量は減少する。
ＬＤＤ型ＭＩＳＦＥＴを図２（ａ）に示す。図１と異な
り、第２のソース領域の先端の点Ａおよび第２のドレイ
ン領域の先端の点Ｂがゲイト絶縁膜から遠い位置にあ
り、したがって、この２点に電界が集中することによる
ゲイト絶縁膜の損傷が防げ、さらに図２（ａ）から明ら
かなように電極と不純物領域の重なりはあるものの、そ
の間にかなりの距離があるため、寄生容量は減少する。
【０００６】このような構造のＬＤＤ型ＭＩＳＦＥＴ
は、不純物イオンの打ち込みを斜めからおこなうことに
よって作製される。しかしながら、チャネル長が０．５
μｍ以下となると、作製上の困難によって、高い歩留ま
りを維持することができない。なぜならば、このような
構造を再現よく作製するには、イオン打ち込みの際の不
純物イオンの加速エネルギーを精度よく制御しなければ
ならず、また、エネルギーの揃ったイオン源を得る必要
がある。そうでなければ、斜めから入射したイオンが、
予想外に深く入ってしまい図２（ｂ）のように不純物領
域が融合していまうことになる。このようなことはチャ
ネル長が小さくなるにつれて顕著になる。
は、不純物イオンの打ち込みを斜めからおこなうことに
よって作製される。しかしながら、チャネル長が０．５
μｍ以下となると、作製上の困難によって、高い歩留ま
りを維持することができない。なぜならば、このような
構造を再現よく作製するには、イオン打ち込みの際の不
純物イオンの加速エネルギーを精度よく制御しなければ
ならず、また、エネルギーの揃ったイオン源を得る必要
がある。そうでなければ、斜めから入射したイオンが、
予想外に深く入ってしまい図２（ｂ）のように不純物領
域が融合していまうことになる。このようなことはチャ
ネル長が小さくなるにつれて顕著になる。
【０００７】結論として、従来のＬＤＤ型ＭＩＳＦＥＴ
（第２図に示される改良型も含む）は、チャネル長が
０．５μｍ以下、特に０．３μｍ以下の、いわゆるクウ
ォーターミクロンのＭＩＳＦＥＴに使用することは工業
的に困難である。
（第２図に示される改良型も含む）は、チャネル長が
０．５μｍ以下、特に０．３μｍ以下の、いわゆるクウ
ォーターミクロンのＭＩＳＦＥＴに使用することは工業
的に困難である。
【０００８】
【発明の解決しようとする課題】本発明は上述の如く、
従来の方法では著しく困難であった、極めて短いチャネ
ル長を有し、実用に耐えうるＭＩＳＦＥＴを提案し、か
つ、それを工業的に量産する方法を提案することを目的
とする。すなわち、０．５μｍ以下の短チャネルをもつ
ＭＩＳＦＥＴにおいて、先に指摘したゲイト絶縁膜の加
速されたキャリヤーよる損傷を可能な限り低減せしめる
構造を有し、また、ゲイト電極と不純物領域の重なりに
よる寄生容量を可能な限り低減せしめる構造を有するも
のを示す。さらに、該構造を有するＭＩＳＦＥＴを工業
的に量産する方法を示す。
従来の方法では著しく困難であった、極めて短いチャネ
ル長を有し、実用に耐えうるＭＩＳＦＥＴを提案し、か
つ、それを工業的に量産する方法を提案することを目的
とする。すなわち、０．５μｍ以下の短チャネルをもつ
ＭＩＳＦＥＴにおいて、先に指摘したゲイト絶縁膜の加
速されたキャリヤーよる損傷を可能な限り低減せしめる
構造を有し、また、ゲイト電極と不純物領域の重なりに
よる寄生容量を可能な限り低減せしめる構造を有するも
のを示す。さらに、該構造を有するＭＩＳＦＥＴを工業
的に量産する方法を示す。
【０００９】
【課題を解決するための手段】上記の問題点（すなわ
ち、ゲイト絶縁膜の損傷の低減と寄生容量の低減）を解
決するための本発明の技術思想は、図３に例示される。
すなわち、基本的には、同図に示されるように、半導体
基板の一部がテーブル状に突出し、かつ、その突出した
部分が、実質的にゲイト電極と同一の形状を有し、かつ
ゲイト電極と該突出部分が重なっていること、および、
基板中にソース、ドレインを構成する不純物領域とチャ
ネル領域の関係において、該チャネル領域の最も間隔の
狭い部分（点Ａ−点Ｂ）がゲイト絶縁膜に接していない
ことを特徴とする。特にチャネル領域の最も間隔の狭い
部分に関しては、該部分を基板面ａ−ｂと実質的に同じ
面もしくはそれよりも下に設けることによって、より大
きな効果を生じせしめることが可能である。
ち、ゲイト絶縁膜の損傷の低減と寄生容量の低減）を解
決するための本発明の技術思想は、図３に例示される。
すなわち、基本的には、同図に示されるように、半導体
基板の一部がテーブル状に突出し、かつ、その突出した
部分が、実質的にゲイト電極と同一の形状を有し、かつ
ゲイト電極と該突出部分が重なっていること、および、
基板中にソース、ドレインを構成する不純物領域とチャ
ネル領域の関係において、該チャネル領域の最も間隔の
狭い部分（点Ａ−点Ｂ）がゲイト絶縁膜に接していない
ことを特徴とする。特にチャネル領域の最も間隔の狭い
部分に関しては、該部分を基板面ａ−ｂと実質的に同じ
面もしくはそれよりも下に設けることによって、より大
きな効果を生じせしめることが可能である。
【００１０】図３に示される構造を有することによっ
て、ゲイト絶縁膜が電界集中によって加速されたキャリ
ヤーによる損傷から保護され、また、ゲイト電極と不純
物領域の重なりによる寄生容量が低減されることは容易
に推察される。
て、ゲイト絶縁膜が電界集中によって加速されたキャリ
ヤーによる損傷から保護され、また、ゲイト電極と不純
物領域の重なりによる寄生容量が低減されることは容易
に推察される。
【００１１】この基本構造を変形することによってより
大きな効果を生じせしめることが可能であり、例えば、
図４（ａ）に示される如く、不純物領域の突出部分にお
ける上面ＸおよびＹを、突出部分の上面に一致させる、
もしくは実質的に一致させることによって、チャネル領
域の反転層と不純物領域の接続を確実にすることができ
る。すなわち、図３に示される構造では、ゲイト電極の
下面の電圧が不十分な場合には、図４（Ｃ）に示される
ように、ゲイト電極に電圧がかけられることによって生
じる反転層と、ソース、ドレインの間の電気的な接続が
不十分な場合が発生する。しかしながら、図４（ａ）に
示される如き構造を有すれば、ゲイト電極下面の電圧が
不十分な場合においても、図４（ｂ）に示されるが如
く、確実に反転層とソース、ドレインの電気的な接続が
なされる。
大きな効果を生じせしめることが可能であり、例えば、
図４（ａ）に示される如く、不純物領域の突出部分にお
ける上面ＸおよびＹを、突出部分の上面に一致させる、
もしくは実質的に一致させることによって、チャネル領
域の反転層と不純物領域の接続を確実にすることができ
る。すなわち、図３に示される構造では、ゲイト電極の
下面の電圧が不十分な場合には、図４（Ｃ）に示される
ように、ゲイト電極に電圧がかけられることによって生
じる反転層と、ソース、ドレインの間の電気的な接続が
不十分な場合が発生する。しかしながら、図４（ａ）に
示される如き構造を有すれば、ゲイト電極下面の電圧が
不十分な場合においても、図４（ｂ）に示されるが如
く、確実に反転層とソース、ドレインの電気的な接続が
なされる。
【００１２】実際には厳密に不純物領域の上面Ｘ、Ｙを
突出部分の上面に一致させることは困難で、図４（ｄ）
に示されるように不純物領域の一部が突出部分の面には
みだし、ゲイト電極と不純物領域の重なりが生じる。し
かしながら、この場合においても従来の方法による場合
よりは重なりの面積は小さく、かつ、電界の最も高い点
Ａと点Ｂを結ぶ直線はゲイト絶縁膜から離れているため
ゲイト絶縁膜に加速されたキャリヤーによって欠陥が形
成されることは少ない。したがって、図４のように不純
物領域が突出部分の面に一部はみ出していても、従来の
ＭＩＳＦＥＴにくらべて長寿命、高速動作という点では
劣ることはない。
突出部分の上面に一致させることは困難で、図４（ｄ）
に示されるように不純物領域の一部が突出部分の面には
みだし、ゲイト電極と不純物領域の重なりが生じる。し
かしながら、この場合においても従来の方法による場合
よりは重なりの面積は小さく、かつ、電界の最も高い点
Ａと点Ｂを結ぶ直線はゲイト絶縁膜から離れているため
ゲイト絶縁膜に加速されたキャリヤーによって欠陥が形
成されることは少ない。したがって、図４のように不純
物領域が突出部分の面に一部はみ出していても、従来の
ＭＩＳＦＥＴにくらべて長寿命、高速動作という点では
劣ることはない。
【００１３】また、図３に示される本発明の基本構造も
しくは図４（ａ）に示される構造と従来技術のＬＤＤ構
造とを組み合わせて、図５に示される如き構造としても
よいことは言うまでもない。
しくは図４（ａ）に示される構造と従来技術のＬＤＤ構
造とを組み合わせて、図５に示される如き構造としても
よいことは言うまでもない。
【００１４】さらに図６ないし図８に示されるように、
突出部分以外の半導体基板が傾斜していても複数の段状
に形成されていても、それらは単なる設計事項の変更で
あり技術思想からして、本発明に含まれることは自明で
ある。
突出部分以外の半導体基板が傾斜していても複数の段状
に形成されていても、それらは単なる設計事項の変更で
あり技術思想からして、本発明に含まれることは自明で
ある。
【００１５】次に上述の構造を有するＭＩＳＦＥＴを作
製する方法について記述する。図９（ａ）に示されるよ
うに半導体基板９０１上に薄い絶縁膜９０２と半導体皮
膜もしくは金属皮膜９０３を積層する。絶縁膜９０２の
一部は後にゲイト絶縁膜として、また半導体皮膜もしく
は金属皮膜９０３の一部は後にゲイト電極として機能す
るため、それぞれの用途に応じた材料と厚さを選択しな
ければならない。典型的には、絶縁膜９０２の材料とし
ては、酸化珪素、窒化珪素、リンガラス、ボロンガラ
ス、酸化アルミニウム、ダイヤモンド、非晶質炭素、お
よびそれらの積層膜もしくは混合膜等が用いられ、その
厚さとしては典型的には、２ｎｍ〜１００ｎｍである。
また、半導体皮膜もしくは金属皮膜９０３の材料として
は、典型的には珪素、ゲルマニウム、砒化ガリウム等の
半導体材料、あるいはモリブテン、タングステン等の金
属、さらに珪化モリブテン、珪化タングステン等の珪化
物、炭化モリブテン、炭化タングステン等の炭化物が用
いられ、その典型的な厚さは１０ｎｍ〜１０μｍであ
る。半導体皮膜もしくは金属皮膜９０３の上にさらに異
種の金属皮膜や半導体皮膜を積層してもよい。
製する方法について記述する。図９（ａ）に示されるよ
うに半導体基板９０１上に薄い絶縁膜９０２と半導体皮
膜もしくは金属皮膜９０３を積層する。絶縁膜９０２の
一部は後にゲイト絶縁膜として、また半導体皮膜もしく
は金属皮膜９０３の一部は後にゲイト電極として機能す
るため、それぞれの用途に応じた材料と厚さを選択しな
ければならない。典型的には、絶縁膜９０２の材料とし
ては、酸化珪素、窒化珪素、リンガラス、ボロンガラ
ス、酸化アルミニウム、ダイヤモンド、非晶質炭素、お
よびそれらの積層膜もしくは混合膜等が用いられ、その
厚さとしては典型的には、２ｎｍ〜１００ｎｍである。
また、半導体皮膜もしくは金属皮膜９０３の材料として
は、典型的には珪素、ゲルマニウム、砒化ガリウム等の
半導体材料、あるいはモリブテン、タングステン等の金
属、さらに珪化モリブテン、珪化タングステン等の珪化
物、炭化モリブテン、炭化タングステン等の炭化物が用
いられ、その典型的な厚さは１０ｎｍ〜１０μｍであ
る。半導体皮膜もしくは金属皮膜９０３の上にさらに異
種の金属皮膜や半導体皮膜を積層してもよい。
【００１６】次に公知の異方性エッチング法によって、
ゲイト電極となるべき部分を残して半導体皮膜もしくは
金属皮膜９０３および絶縁膜９０２を除去し、さらに、
半導体基板９０１をも一部除去する。このときエッチン
グされる半導体基板９０１の深さは典型的には１０ｎｍ
〜１μｍであるが、この深さは後の不純物拡散の工程や
ＭＩＳＦＥＴ素子の大きさ等を考慮して決定されるべき
もので、必ずしもこの数値の間になければならないとい
うことはない。このエッチング工程は基板に対して垂直
に行われる必要がある。すなわち、エッチング工程によ
って残存した面は基板に対して垂直であることが必要で
ある。
ゲイト電極となるべき部分を残して半導体皮膜もしくは
金属皮膜９０３および絶縁膜９０２を除去し、さらに、
半導体基板９０１をも一部除去する。このときエッチン
グされる半導体基板９０１の深さは典型的には１０ｎｍ
〜１μｍであるが、この深さは後の不純物拡散の工程や
ＭＩＳＦＥＴ素子の大きさ等を考慮して決定されるべき
もので、必ずしもこの数値の間になければならないとい
うことはない。このエッチング工程は基板に対して垂直
に行われる必要がある。すなわち、エッチング工程によ
って残存した面は基板に対して垂直であることが必要で
ある。
【００１７】最後に、このようにして形成された基板お
よびゲイト電極に不純物元素のイオンを垂直に打ち込
む。この工程によって、先に述べた不純物イオンの散乱
等の理由により、図９（ｃ）に示される如き、不純物領
域９０４が形成される。
よびゲイト電極に不純物元素のイオンを垂直に打ち込
む。この工程によって、先に述べた不純物イオンの散乱
等の理由により、図９（ｃ）に示される如き、不純物領
域９０４が形成される。
【００１８】以上の工程によって、図３で示される本発
明の基本構造を得ることができる。この状態でさらに異
方性エッチングをおこない、さらに不純物イオンの打ち
込みをおこなって図９（ｄ）のような複雑な形状を有す
る不純物領域９０５を形成することも可能である。
明の基本構造を得ることができる。この状態でさらに異
方性エッチングをおこない、さらに不純物イオンの打ち
込みをおこなって図９（ｄ）のような複雑な形状を有す
る不純物領域９０５を形成することも可能である。
【００１９】以下に実施例を示し、より詳細に本発明を
説明する。
説明する。
【００２０】
【実施例１】本実施例のプロセスは図１０に図示されて
いる。ｐ型単結晶珪素基板（１００面、抵抗率１０Ω・
ｃｍ）１００１上に、減圧ＣＶＤ法によって、酸化珪素
膜（厚さ３０ｎｍ）１００２とその上に窒化珪素膜（厚
さ１００ｎｍ）１００３を形成する。さらにその上にフ
ォトレジスト１００４を塗布・露光したのち、公知のド
ライエッチング法によってフォトレジストの除去された
部分の窒化珪素膜およひその下の酸化珪素膜を選択的に
除去する。こうして図１０（ａ）を得る。
いる。ｐ型単結晶珪素基板（１００面、抵抗率１０Ω・
ｃｍ）１００１上に、減圧ＣＶＤ法によって、酸化珪素
膜（厚さ３０ｎｍ）１００２とその上に窒化珪素膜（厚
さ１００ｎｍ）１００３を形成する。さらにその上にフ
ォトレジスト１００４を塗布・露光したのち、公知のド
ライエッチング法によってフォトレジストの除去された
部分の窒化珪素膜およひその下の酸化珪素膜を選択的に
除去する。こうして図１０（ａ）を得る。
【００２１】次にフォトレジストをマスクとして基板１
００１上に選択的にホウ素イオンを打ち込む。このとき
のホウ素イオンのドーズ量は１平方ｃｍあたり約１０の
１３乗個である。その後、湿式酸化法によって窒化珪素
皮膜の除去された部分を酸化し、厚さ約８００ｎｍの厚
い酸化珪素膜１００５を形成する。またこのとき、先に
打ち込まれたホウ素イオンは基板中に拡散し、チャネル
ストッパー１００６を形成する。このようにして図１０
（ｂ）を得る。
００１上に選択的にホウ素イオンを打ち込む。このとき
のホウ素イオンのドーズ量は１平方ｃｍあたり約１０の
１３乗個である。その後、湿式酸化法によって窒化珪素
皮膜の除去された部分を酸化し、厚さ約８００ｎｍの厚
い酸化珪素膜１００５を形成する。またこのとき、先に
打ち込まれたホウ素イオンは基板中に拡散し、チャネル
ストッパー１００６を形成する。このようにして図１０
（ｂ）を得る。
【００２２】次に先に形成した酸化珪素膜１００２およ
び窒化珪素膜１００３を除去し、基板１００１の表面を
露出させ、この部分に乾式酸化法によって、酸化珪素膜
（厚さ１５ｎｍ）１００７を形成する。さらにこの酸化
珪素膜を通して、表面の浅い部分にホウソイオンを打ち
込む。このときのホウソイオンのドーズ量は１平方ｃｍ
あたり約１０の１２乗個である。このようにして図１０
（ｃ）を得る。
び窒化珪素膜１００３を除去し、基板１００１の表面を
露出させ、この部分に乾式酸化法によって、酸化珪素膜
（厚さ１５ｎｍ）１００７を形成する。さらにこの酸化
珪素膜を通して、表面の浅い部分にホウソイオンを打ち
込む。このときのホウソイオンのドーズ量は１平方ｃｍ
あたり約１０の１２乗個である。このようにして図１０
（ｃ）を得る。
【００２３】その後、公知の減圧ＣＶＤ法によって多結
晶珪素膜（厚さ３００ｎｍ）を堆積する。該多結晶珪素
膜は導電性を良くするためにリンを１立方ｃｍあたり１
０の２１乗個程度添加されている。さらにフォトレジス
トを塗布し、公知のリソグラフィー法および公知の異方
性エッチング法によって多結晶珪素膜および酸化珪素膜
１００７および基板１００１の一部を選択的に除去す
る。ここで異方性エッチングは、平行平板型反応槽にお
いて、一方の平板電極面上に基板を置き、被エッチング
面を露出し、四塩化炭素を含む水素ガス（圧力２００ｍ
Ｔｏｒｒ）を槽内に導入し、１３．５６ＭＨｚの高周波
電力を電極間に加えることによって槽内にプラズマを発
生させることによっておこなう。このとき、基板の置か
れた電極には負の電圧がかかることが必要である。この
ようにしてまず、多結晶珪素膜をエッチングする。多結
晶珪素膜がエッチングされた後、高周波電力を切り、槽
内のガスを排気し、新たに四フッカ炭素を含む水素ガス
（２００ｍＴｏｒｒ）を槽内に導入し、先に述べた方法
と同じ方法で酸化珪素膜１００７を選択的にエッチング
する。酸化珪素膜１００７のエッチングが終了した後、
槽内のガスを排気し、再び四塩化炭素を含む水素ガス
（圧力２００ｍＴｏｒｒ）を槽内に導入し、上述の方法
によって基板１００１を選択的にエッチングする。エッ
チングは深さ５０ｎｍまで進行した時点で終える。以上
の工程を経ることによって基板上にゲイト電極１００８
およびその下の突出した領域１００９を形成することが
できる。このときのゲイト電極の幅（チャネル長）は５
００ｎｍである。このようにして図１０（ｄ）を得る。
晶珪素膜（厚さ３００ｎｍ）を堆積する。該多結晶珪素
膜は導電性を良くするためにリンを１立方ｃｍあたり１
０の２１乗個程度添加されている。さらにフォトレジス
トを塗布し、公知のリソグラフィー法および公知の異方
性エッチング法によって多結晶珪素膜および酸化珪素膜
１００７および基板１００１の一部を選択的に除去す
る。ここで異方性エッチングは、平行平板型反応槽にお
いて、一方の平板電極面上に基板を置き、被エッチング
面を露出し、四塩化炭素を含む水素ガス（圧力２００ｍ
Ｔｏｒｒ）を槽内に導入し、１３．５６ＭＨｚの高周波
電力を電極間に加えることによって槽内にプラズマを発
生させることによっておこなう。このとき、基板の置か
れた電極には負の電圧がかかることが必要である。この
ようにしてまず、多結晶珪素膜をエッチングする。多結
晶珪素膜がエッチングされた後、高周波電力を切り、槽
内のガスを排気し、新たに四フッカ炭素を含む水素ガス
（２００ｍＴｏｒｒ）を槽内に導入し、先に述べた方法
と同じ方法で酸化珪素膜１００７を選択的にエッチング
する。酸化珪素膜１００７のエッチングが終了した後、
槽内のガスを排気し、再び四塩化炭素を含む水素ガス
（圧力２００ｍＴｏｒｒ）を槽内に導入し、上述の方法
によって基板１００１を選択的にエッチングする。エッ
チングは深さ５０ｎｍまで進行した時点で終える。以上
の工程を経ることによって基板上にゲイト電極１００８
およびその下の突出した領域１００９を形成することが
できる。このときのゲイト電極の幅（チャネル長）は５
００ｎｍである。このようにして図１０（ｄ）を得る。
【００２４】さらに砒素イオン（ドーズ量は１平方ｃｍ
あたり約１０の１６乗個）をゲイト電極１００８をマス
クとして基板上に打ち込み、摂氏１０００度で６０分ア
ニールし不純物を熱拡散させ、ソース１０１０およびド
レイン１０１１を形成する。これらの工程を経ることに
よってソースおよびドレインの一部はゲイト電極の下に
回り込み、本発明の特徴的な形状を呈する。その後、リ
ンガラス（ＰＳＧ）１０１２を厚さ約５００ｎｍ堆積す
る。最後に公知のエッチング技術によってＰＳＧに電極
形成用の穴を開け、アルミニウム膜を形成したのち、選
択的にこれを除去し、そース・ドレインの電極１０１３
および１０１４を形成する。このようにして図１０
（ｅ）を得る。
あたり約１０の１６乗個）をゲイト電極１００８をマス
クとして基板上に打ち込み、摂氏１０００度で６０分ア
ニールし不純物を熱拡散させ、ソース１０１０およびド
レイン１０１１を形成する。これらの工程を経ることに
よってソースおよびドレインの一部はゲイト電極の下に
回り込み、本発明の特徴的な形状を呈する。その後、リ
ンガラス（ＰＳＧ）１０１２を厚さ約５００ｎｍ堆積す
る。最後に公知のエッチング技術によってＰＳＧに電極
形成用の穴を開け、アルミニウム膜を形成したのち、選
択的にこれを除去し、そース・ドレインの電極１０１３
および１０１４を形成する。このようにして図１０
（ｅ）を得る。
【００２５】以上のようにして、本発明のＭＩＳＦＥＴ
が作製される。
が作製される。
【００２６】
【発明の効果】本発明によるＭＩＳＦＥＴは、従来のＬ
ＤＤ型ＭＩＳＦＥＴと同等もしくはそれを凌ぐ、高信頼
性と長寿命を有するＭＩＳＦＥＴであり、当然のことな
がら従来のＬＤＤ型でないＭＩＳＦＥＴよりも高信頼性
と長寿命を有する。また、実施例等の記述から明らかな
ように、その製法は従来のＬＤＤ型でないＭＩＳＦＥＴ
と同等であり、使用するマスクの枚数は基本的には同じ
である。以上のことから明らかなように本発明は工業上
有益な発明であると信ずる。
ＤＤ型ＭＩＳＦＥＴと同等もしくはそれを凌ぐ、高信頼
性と長寿命を有するＭＩＳＦＥＴであり、当然のことな
がら従来のＬＤＤ型でないＭＩＳＦＥＴよりも高信頼性
と長寿命を有する。また、実施例等の記述から明らかな
ように、その製法は従来のＬＤＤ型でないＭＩＳＦＥＴ
と同等であり、使用するマスクの枚数は基本的には同じ
である。以上のことから明らかなように本発明は工業上
有益な発明であると信ずる。
【図１】従来のＬＤＤ型ＭＩＳＦＥＴを示す。
【図２】従来のＬＤＤ型ＭＩＳＦＥＴで、図１に示され
るものを改良したものを示す。
るものを改良したものを示す。
【図３】本発明のＭＩＳＦＥＴの例を示す。
【図４】本発明のＭＩＳＦＥＴの応用例を示す。
【図５】本発明のＭＩＳＦＥＴの応用例を示す。
【図６】本発明のＭＩＳＦＥＴの応用例を示す。
【図７】本発明のＭＩＳＦＥＴの応用例を示す。
【図８】本発明のＭＩＳＦＥＴの例を示す。
【図９】本発明のＭＩＳＦＥＴの作製方法の例を示す。
【図１０】本発明のＭＩＳＦＥＴの作製方法の例を示
す。
す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−30873（ＪＰ，Ａ) 特開 平４−145627（ＪＰ，Ａ) 特開 平３−190140（ＪＰ，Ａ)
Claims (10)
- 【請求項１】 表面から突出している突出部を有する半
導体基板と、 ゲイト絶縁膜を介して、前記突出部上に設けられたゲイ
ト電極と、 前記半導体基板に形成されたＬＤＤ構造を有していない
ソース領域及びドレイン領域と、 前記ソース領域と前記ドレイン領域の間に形成され、前
記突出部を含むチャネル領域と、 を有する絶縁ゲイト型電界効果半導体装置であって、 前記チャネル領域は、前記ソース領域および前記ドレイ
ン領域と接しており、前記ソース領域と前記ドレイン領
域との間隔が最も狭くなる部分は、前記突出部と前記ゲ
イト絶縁膜との界面よりも下方にあることを特徴とする
絶縁ゲイト型電界効果半導体装置。 - 【請求項２】 請求項１において、前記ソース領域と前
記ドレイン領域とは、前記突出部において前記ゲイト絶
縁膜と接していることを特徴とする絶縁ゲイト型電界効
果半導体装置。 - 【請求項３】 請求項１又は請求項２において、前記基
板面内で前記ゲイト電極と前記突出部は同一の形状を有
し、前記ソース領域および前記ドレイン領域は、自己整
合的に形成されていることを特徴とする絶縁ゲイト型電
界効果半導体装置。 - 【請求項４】 請求項３において、前記突出部の側面
は、前記基板表面に対して垂直であることを特徴とする
絶縁ゲイト型電界効果半導体装置。 - 【請求項５】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜上に導電性皮膜を形成する工程と、 前記導電性皮膜および前記絶縁膜および前記半導体基板
を選択的に除去し、前記導電性皮膜でなるゲイト電極
と、前記絶縁膜でなるゲイト絶縁膜と、前記半導体基板
上に突出部とを形成する工程と、 前記ゲイト電極をマスクにして、前記半導体基板中に不
純物を打ち込んで、ＬＤＤ構造を有していないソース領
域およびドレイン領域を形成し、前記ソース領域と前記
ドレイン領域の間にチャネル領域を形成する工程と、 を有する絶縁ゲイト型電界効果半導体装置の作製方法で
あって、 前記チャネル領域は、前記ソース領域および前記ドレイ
ン領域と接しており、前記ソース領域と前記ドレイン領
域との間隔が最も狭くなる領域は、前記突出部と前記ゲ
イト絶縁膜との界面よりも下方にあることを特徴とする
絶縁ゲイト型電界効果半導体装置の作製方法。 - 【請求項６】 請求項５において、前記ソース領域と前
記ドレイン領域とは、前記突出部において前記ゲイト絶
縁膜と接していることを特徴とする絶縁ゲイト型電界効
果半導体装置の作製方法。 - 【請求項７】 請求項５において、前記半導体基板中に
不純物を打ち込む工程は、前記半導体基板に対して垂直
な方向から前記不純物を打ち込む工程であることを特徴
とする絶縁ゲイト型電界効果半導体装置の作製方法。 - 【請求項８】 請求項５において、前記不純物を打ち込
む工程後、前記ゲイト電極の側面に沿って前記半導体基
板を除去する工程と、該工程の後、前記ゲイト電極をマ
スクにして不純物を打ち込む工程とを有することを特徴
とする絶縁ゲイト型電界効果半導体装置の作製方法。 - 【請求項９】 半導体基板上に絶縁膜を形成する工程
と、 該絶縁膜上に導電性皮膜を形成する工程と、 前記導電性皮膜を選択的に、前記基板面に対して垂直な
方向に沿って除去して、前記導電性皮膜でなるゲイト電
極を形成する工程と、 前記ゲイト電極に沿って前記絶縁膜を選択的に除去し
て、前記絶縁膜からなるゲイト絶縁膜を形成して、前記
半導体基板を選択的に露出させる工程と、 前記ゲイト電極に沿って前記半導体基板を選択的に除去
して、前記半導体基板に突出部を形成する工程と、 前記ゲイト電極をマスクとして、露出された前記半導体
基板中に不純物を前記基板面に対して垂直な方向から打
ち込んで、ＬＤＤ構造を有していないソース領域および
ドレイン領域を形成し、前記ソース領域と前記ドレイン
領域との間にチャネル領域を形成する工程と、 を有する絶縁ゲイト型電界効果半導体装置の作製方法で
あって、 前記ゲイト絶縁膜及び前記ゲイト電極は、前記基板面内
で前記突出部と実質的に同一の形状を有し、 前記チャネル領域は、前記ソース領域および前記ドレイ
ン領域とそれぞれ接しており、前記ソース領域と前記ド
レイン領域との間隔が最も狭くなる領域は、前記突出部
と前記ゲイト絶縁膜との界面よりも下方にあることを特
徴とする絶縁ゲイト型電界効果半導体装置の作製方法。 - 【請求項１０】 請求項９において、前記ソース領域と
前記ドレイン領域とは、前記突出部において前記ゲイト
絶縁膜と接していることを特徴とする絶縁ゲイト型電界
効果半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069560A JP2881267B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置およびその作製方法 |
| US08/416,473 US5523605A (en) | 1991-01-11 | 1995-04-04 | Semiconductor device and method for forming the same |
| US08/609,477 US5780345A (en) | 1991-01-11 | 1996-03-01 | Semiconductor device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069560A JP2881267B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198796A JPH05198796A (ja) | 1993-08-06 |
| JP2881267B2 true JP2881267B2 (ja) | 1999-04-12 |
Family
ID=13406263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3069560A Expired - Lifetime JP2881267B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5523605A (ja) |
| JP (1) | JP2881267B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979840B1 (en) * | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US6683350B1 (en) * | 1993-02-05 | 2004-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the same |
| JP3318384B2 (ja) * | 1993-02-05 | 2002-08-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその作製方法 |
| JPH09321239A (ja) * | 1996-05-30 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US7064050B2 (en) * | 2003-11-28 | 2006-06-20 | International Business Machines Corporation | Metal carbide gate structure and method of fabrication |
| WO2007119265A1 (ja) * | 2006-03-20 | 2007-10-25 | Fujitsu Limited | 応力印加半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095251A (en) * | 1976-08-19 | 1978-06-13 | International Business Machines Corporation | Field effect transistors and fabrication of integrated circuits containing the transistors |
| JPS5530873A (en) * | 1978-08-28 | 1980-03-04 | Fujitsu Ltd | High withstand field-effect transistor of mis type |
| JPS61292358A (ja) * | 1985-06-19 | 1986-12-23 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタの製造方法 |
| CA1216962A (en) * | 1985-06-28 | 1987-01-20 | Hussein M. Naguib | Mos device processing |
| JP2787297B2 (ja) * | 1987-02-20 | 1998-08-13 | 株式会社ニコン | レンズ鏡筒 |
| JPS6464262A (en) * | 1987-09-03 | 1989-03-10 | Victor Company Of Japan | Mos transistor |
| FR2625608B1 (fr) * | 1988-01-04 | 1990-06-15 | Sgs Thomson Microelectronics | Procede de fabrication d'un circuit integre comprenant des elements a deux niveaux de grille |
| JP2506962B2 (ja) * | 1988-07-26 | 1996-06-12 | 松下電器産業株式会社 | 半導体装置 |
| JPH02228071A (ja) * | 1989-02-28 | 1990-09-11 | Nec Corp | Ｐチャネル型電界郊果トランジスタを含む半導体装置 |
| US4956691A (en) * | 1989-03-24 | 1990-09-11 | Delco Electronics Corporation | NMOS driver circuit for CMOS circuitry |
| EP0417457A3 (en) * | 1989-08-11 | 1991-07-03 | Seiko Instruments Inc. | Method of producing field effect transistor |
| JPH03190140A (ja) * | 1989-12-19 | 1991-08-20 | Nec Corp | Ｍｏｓトランジスタとその製造方法 |
| JPH04145627A (ja) * | 1990-10-08 | 1992-05-19 | Nec Corp | 半導体集積回路装置及びその製造方法 |
-
1991
- 1991-01-11 JP JP3069560A patent/JP2881267B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-04 US US08/416,473 patent/US5523605A/en not_active Expired - Lifetime
-
1996
- 1996-03-01 US US08/609,477 patent/US5780345A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198796A (ja) | 1993-08-06 |
| US5780345A (en) | 1998-07-14 |
| US5523605A (en) | 1996-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049492B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| US5682052A (en) | Method for forming isolated intra-polycrystalline silicon structure | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JPH0864818A (ja) | 半導体素子の製造方法 | |
| JPH10209445A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP2881267B2 (ja) | 半導体装置およびその作製方法 | |
| KR100272528B1 (ko) | 반도체소자 및 이의 제조방법 | |
| JP2657588B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| US6358798B1 (en) | Method for forming gate electrode by damascene process | |
| JP3158704B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR100252858B1 (ko) | 반도체소자 및 이의 제조방법 | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| KR950009796B1 (ko) | 절연게이트형 전계효과 트랜지스터 및 그의 형성방법 | |
| JPH0778979A (ja) | 半導体装置の製造方法 | |
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100323447B1 (ko) | 모스전계효과트랜지스터의제조방법 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100855283B1 (ko) | 캐패시터 형성 방법 | |
| KR100323445B1 (ko) | 모스전계효과트랜지스터의제조방법 | |
| JPH0964343A (ja) | 半導体装置の製造方法 | |
| KR19980057095A (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| KR19980066763A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |