JPS61198764A - 半導体装置の配線形成法 - Google Patents

半導体装置の配線形成法

Info

Publication number
JPS61198764A
JPS61198764A JP3954985A JP3954985A JPS61198764A JP S61198764 A JPS61198764 A JP S61198764A JP 3954985 A JP3954985 A JP 3954985A JP 3954985 A JP3954985 A JP 3954985A JP S61198764 A JPS61198764 A JP S61198764A
Authority
JP
Japan
Prior art keywords
layer
phosphorus
polysilicon layer
silicide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3954985A
Other languages
English (en)
Inventor
Takashi Ogata
尾形 隆志
Katsuhiko Ishida
勝彦 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP3954985A priority Critical patent/JPS61198764A/ja
Publication of JPS61198764A publication Critical patent/JPS61198764A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の配線形成法に関し、特にポリ
シリコン及びシリサイドの積層からなる配線層を形成す
る方法の改良に関するものであるう〔発明の概要〕 この発明は、非酸化性雰囲気中で基板上にポリシリコン
層及びシリサイド層を順次に積層状に形成した後熱処理
を行なうことにより、該熱処理の際にシリサイド−ポリ
シリコン界面で全面的に均一に反応が進行するようにし
たものである。この発明によれば、シリサイド−ポリシ
リコン界面で局部的に異常反応が生ずることがないので
、基板表面に存在するゲート絶縁膜やPN接合等の耐圧
劣化ン未然に防止することができるう 〔従来の技術〕 従来、MO8型LSI等の製造においては、いわゆるシ
リコンゲートプロセスが広く利用されているうこのシリ
コンゲートプロセスにあっては、MO8型トランジスタ
のゲート電極及びその他の配線層χポリシリコンで形成
するが、配線抵抗を減らすためにポリシリコン上にシリ
ティド(例えばMoSi2、W S + 2等の高融点
金楓−シリコン化合物)を積層することが知られている
。そして、配線抵抗ケ一層減らすために、リン添加のポ
リシリコン層を形成した後、その上にシリサイド層を被
着してから熱処理2行なうことによりポリシリコン層中
のリンをシリサイド層中に拡散させて抵抗率を低減する
ことも知られている(例えば、IEEE  TRANS
ACTIONS  ON  ELECTRON  DE
VICES、VOL、ED−31,NO,10゜198
4年lO月、第1432〜1439頁参照)。
しかしながら、この方法によると、リン添加ポリシリコ
ン層の表面に自然酸化膜が生ずるため、熱処理の際に、
ポリシリコン−シリサイド界面で局部的に異常反応が起
り、ゲート絶縁膜等の耐圧劣化を招く不都合があった。
このような不都合ケなくすため、リンを添加しないポリ
シリコン層を形成した後、その上にシリサイド層を被着
してからリンをイオン注入し、しかる後熱処理乞行なう
方法が提案てれている(前掲の文献癖照)。
〔発明が解決しようとする問題点〕
上記したイオン注入を用いる方法によると、(1)ポリ
シリコン層のリン濃度tあまり大きくできず、抵抗率の
低減範囲も自から制限されること、(2)イオン注入に
よってゲート絶縁膜に損傷を与えることがあり、特にゲ
ート絶縁膜が薄いと、その下のチャンネル領域までイオ
ン注入の影響ン受けること、 などの問題点があったつ 〔問題点を解決するための手段〕 この発明は、上記した問題点を解決するためになされた
ものであって、非酸化性雰囲気中で基板上にポリシリコ
ン層及びシリティド層を順次に積層状に形成した後熱処
理を行なってシリサイド層をポリシリコン層と反応させ
るようにしたこと馨特徴とするものである。
すなわち、この発明の配線形成法乞要約すると、次のT
l)又は(2)の通りである。
(1)基板上にリン添加ポリシリコン層を形成した後、
非酸化性雰囲気中でリン添加ポリシリコン層に重ねて他
のポリシリコン層及びシリサイド層を順次に積層状に形
成するつ次に、熱処理によりシリサイド層をその直下の
ポリシリコン層と反応させると共にリン添加ポリシリコ
ン層からシリサイド層にリンを拡散式せるつこの後、リ
ンが拡散されたシリサイド層及びリン添加ポリシリコン
層を含む積層を所望の配線パターンにしたがってパター
ニングする。なお、リン添加ポリシリコン層上に他のポ
リシリコン層を形成する際、このポリシリコン層中にリ
ンを添加するようにしてもよい。
(2)非酸化性雰囲気中で基板上にリン添加ポリシリコ
ン層及びシリサイド層ヲ順次に積層状に形成する。次に
、熱処理によりシリサイド層’YIJン添加ポリシリコ
ン層の上層部と反応させると共にリン添加ポリシリコン
層からシリサイド層にリンを拡散させる。この後、リン
≠拡散妊れたシリサイド層とリン添加ポリシリコン層の
下層部とを含む積層を所望の配線パターンにしたがって
パターニングする。
〔作用〕
上記した(1)又は(2)の配線形成法によると、非酸
化性雰囲気中でポリシリコン層及びシリサイド層を順次
に形成するので、ポリシリコン層の表面に自然酸化膜が
生成されることがなく、熱処理の際にはポリシリコン−
シリサイド界面で全面的に均一に反応が進行する。すな
わち、ポリシリコン−シリサイド界面では、従来のよう
に局部的に異常反応が生ずることがないので、基板上に
ゲート絶縁膜やPN接合等が存在しても、これらの耐圧
等の特性が異常反応によって害されるといった事態は生
じない。
また、リン添加ポリシリコン層からシリサイド層にリン
を拡散させるので、ポリシリコン層中のリン濃度に応じ
てシリサイド層の抵抗率を低減させることができ、イオ
ン注入の場合より大きな抵抗率低減効果が得られる。特
に、上記(1)の方法において、シリサイド層直下のポ
リシリコン層にもリン乞添加しておくと、シリサイド層
の抵抗率を一層低減することができる。
なお、上記(2)の方法は、ポリシリコン層形成が1回
で済むので、上記+1)の方法よりも工程的に簡単であ
・る。
〔実施例〕
第1図乃至第5図は、この発明の一実施例による一連の
配線形成工程を示すもので、各々の図番に対応する工程
fil〜(5)を+11次に説明する。
+1)例えばシリコン(Si)からなる半導体基板10
0表面に選択酸化法等によりフィールド絶縁膜12をが
択的に形成した後、基板表面の一部χ酸化するなどして
薄い(数10nm)  ゲート絶縁膜12Gを形成する
。このゲート絶縁膜12Gは、例えばMO8型トランジ
スタのゲート絶縁膜として作用するものである。
次に、CvD(ケミカル・R−パー−デポジション〉法
等圧より基板上面全面にリン添加の第1のポリシリコン
層14ヲ形成する。このようにして形成された第1のポ
リシリコン層14は、リン濃度が高いと、大気に触れる
だけで容易に表面に自然酸化膜が形成場れるものである
(2)次に、スパッタリング法等により非酸化性雰囲気
中で第1のポリシリコン層14の上に第2のポリシリコ
ン#16を被着する。この場合、第2のポリシリコン層
16の厚さは、後述の熱処理工程でシリサイドと反応さ
せるに必要な分だけあればよい。
(3)上記12)の工程にひきつづいて基板10ヲ非酸
化性雰囲気内に保持した状態で(好ましくは同一のスパ
ッタリング装置内で)、第2のポリシリコン層16の上
にMoSi2、W S i 2等のシリサイド層18を
被着する。この場合、第2のポリシリコン層16は、リ
ン乞含まず、しかも酸化性雰囲気に触れないので、表面
に自然酸化膜が形成されることがなく、シリサイド層1
8は第2のポリシリコン層16の表面と密に結合する。
(4)次に、基板10乞熱処理炉VC入れ、例えば10
00’C,30分の熱処理を行なう。この場合、シリサ
イド層18と第2のポリシリコン層16との界面では、
自然酸化膜が介在しないので全面的に均一に反応が進行
すると共に、第1のポリシリコン層14からシリサイド
層18にはリンが拡散てれ、この結果として、抵抗率が
低減されたリン添加シリサイド層18Aが得られる。
(5)この後、リン添加シリナイド層18A及びリン添
加ポリシリコ2層14ケ含む積層をドライエツチング等
により所望の配線パターンにしたがってパターニングす
る。この結果、ポリシリコン及びシリサイドの積層から
なる抵抗率の小さい配線層団が得られる。
第6図は、第5図に対応する工程における配線層加と基
板表面とのコンタクト部の一例を示すものであり、配線
層加は、N型基板10とPNN接合影形成るP型領域ρ
にオーミック接触しているうこの発明によれば、基板上
に第5図に示すように薄いゲート絶縁M12Gが存在し
たり、第6図に示すようにPN接合が存在したりしても
、第4図の熱処理の際に局部的な異常反応が生じないの
で、ゲート絶縁膜、PN接合等の耐圧劣化を招くことは
なくなる。
なお、第2図の工程において、ポリシリコン層164形
成する際、それにりンン添加してもよく、このようにす
ると、シリサイド層18Aの抵抗率ン一層低減すること
ができる。
〔他の実施例〕
上記実施例では、リン添加ポリシリコン層14ヲ形成し
た後、リン添加なし又はリン添加ありのポリシリコン層
16を形成するようにしたが、これは、リン添加ポリシ
リコン層の形成Ijr:1回だけで済ませるようにして
もよい。
すなわち、第1図の工程において、非酸化性雰囲気中で
リン添加のポリシリコン層14ya−熱処理の際の反応
に必要な分も見込んで比較的厚く形成した後、ひきつづ
いてシリサイド層18y!−被着する。
そして、第4図の熱処理工程では、シリサイド層18と
ポリシリコン層14の上層部と馨反応させ、ポリシリコ
ン層14の下層部を残存はせるようにする。
この場合、シリサイド−ポリシリコン界面で全面的に均
一に反応が進行すること及びポリシリコン層14のリン
がシリサイド層18Aに拡散してその抵抗率χ低減させ
ることは前述の実施例の場合と同様である。
この後、シリサイド層18Aとポリシリコン層14の下
層部とを含む積層に対して前述の実施例と同様にしてパ
ターニングン行なえば、第5図及び第6図に示したのと
同様の配線構造が得られる。
〔発明の効果〕
以上のように、この発明によれば、非酸化性雰囲気中で
基板上にポリシリコン層及びシリサイド層を順次に積層
状に形成した後、熱処理?行なってシリサイド層Zポリ
シリコン層と反応させるようにしたので、シリサイド−
ポリシリコン界面では全面的に均一に反応が進行するよ
うになり、基板表面にゲート酸化膜やPN接合等が存在
してもこれらの電気的特性が害されるのを未然に防止し
うる効果がある。
また、ポリシリコン層にリンを添加してから熱処理ケ行
なうので、シリサイド層の抵抗率ン大幅に低減しうる効
果もある。
嘔らに、イオン注入を用いないので、ゲート絶縁膜や基
板表面が損傷ケ受けない利点もある。
図面の(資)率な説明 第1図乃至第5図は、この発明の一実施例に′よる一連
の配線形成工程ン示す基板断面図、第6図は、第5図に
対応する工程における配線層と基板表面とのコンタクト
部ン示す基板断面図である。
10・・・半導体基板、12・・・フィールド絶縁膜、
12G・・・ゲート絶縁膜、14 、16・・・ポリシ
リコン層、18・・・シリサイド層、18A・・・リン
添加シリサイド層、加・・・配線層、ρ・・・P副領域

Claims (1)

  1. 【特許請求の範囲】 1、(a)基板上にリン添加ポリシリコン層を形成する
    工程と、 (b)非酸化性雰囲気中で前記リン添加ポリシリコン層
    に重ねて他のポリシリコン層及びシリサイド層を順次に
    積層状に形成する工程と、 (c)熱処理により前記シリサイド層を前記他のポリシ
    リコン層と反応させると共に前記リン添加ポリシリコン
    層から前記シリサイド層にリンを拡散させる工程と、 (d)リンが拡散されたシリサイド層及び前記リン添加
    ポリシリコン層を含む積層を所望の配線パターンにした
    がつてパターニングする工程とを含む半導体装置の配線
    形成法。 2、特許請求の範囲第1項に記載の半導体装置の配線形
    成法において、前記他のポリシリコン層を形成する際、
    該ポリシリコン層中にリンを添加することを特徴とする
    半導体装置の配線形成法。 3、(a)非酸化性雰囲気中で基板上にリン添加ポリシ
    リコン層及びシリサイド層を順次に積層状に形成する工
    程と、 (b)熱処理により前記シリサイド層を前記リン添加ポ
    リシリコン層の上層部と反応させると共に前記リン添加
    ポリシリコン層から前記シリサイド層にリンを拡散させ
    る工程と、 (c)リンが拡散されたシリサイド層と前記リン添加ポ
    リシリコン層の下層部とを含む積層を所望の配線パター
    ンにしたがつてパターニングする工程と を含む半導体装置の配線形成法。
JP3954985A 1985-02-28 1985-02-28 半導体装置の配線形成法 Pending JPS61198764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3954985A JPS61198764A (ja) 1985-02-28 1985-02-28 半導体装置の配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3954985A JPS61198764A (ja) 1985-02-28 1985-02-28 半導体装置の配線形成法

Publications (1)

Publication Number Publication Date
JPS61198764A true JPS61198764A (ja) 1986-09-03

Family

ID=12556135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3954985A Pending JPS61198764A (ja) 1985-02-28 1985-02-28 半導体装置の配線形成法

Country Status (1)

Country Link
JP (1) JPS61198764A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching

Similar Documents

Publication Publication Date Title
US4045250A (en) Method of making a semiconductor device
JPH07118504B2 (ja) 半導体デバイスの製造法
JP2007250734A (ja) シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
JPH02100326A (ja) 高耐圧mos型半導体装置の製造方法
JP3290776B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP3297784B2 (ja) 拡散層抵抗の形成方法
JPS63305546A (ja) 半導体集積回路装置の製造方法
JPS61198764A (ja) 半導体装置の配線形成法
JPS5817673A (ja) 電界効果トランジスタ
JPH0831931A (ja) 半導体装置およびその製造方法
JPH1064898A (ja) 半導体装置の製造方法
JPH04154162A (ja) Mos型半導体装置の製造方法
JPH0766408A (ja) 半導体装置の製造方法
JP2666565B2 (ja) 半導体装置の製造方法
JPH03116968A (ja) 半導体装置の製造方法
JP2710410B2 (ja) Mos半導体装置の製造方法
JPS63281424A (ja) ポリサイド電極の形成方法
JPH05102069A (ja) 半導体素子の製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPS61239671A (ja) 半導体記憶装置の製造方法
JPS61166154A (ja) Mis型半導体装置の製造方法
JPS62131538A (ja) 半導体装置の製造方法
JPS63274160A (ja) 半導体装置の製造方法
JPS60195972A (ja) 半導体装置の製造方法
JPS62130523A (ja) 半導体装置の製造方法