JPH07118504B2 - 半導体デバイスの製造法 - Google Patents

半導体デバイスの製造法

Info

Publication number
JPH07118504B2
JPH07118504B2 JP61135111A JP13511186A JPH07118504B2 JP H07118504 B2 JPH07118504 B2 JP H07118504B2 JP 61135111 A JP61135111 A JP 61135111A JP 13511186 A JP13511186 A JP 13511186A JP H07118504 B2 JPH07118504 B2 JP H07118504B2
Authority
JP
Japan
Prior art keywords
oxidation
heat treatment
semiconductor device
manufacturing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61135111A
Other languages
English (en)
Other versions
JPS61289644A (ja
Inventor
ジョゼフ・ジャーン・ジュール・バスティアン
マルクス・アルフォンス・スプロケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS61289644A publication Critical patent/JPS61289644A/ja
Publication of JPH07118504B2 publication Critical patent/JPH07118504B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体デバイスの製造法に関し、この方法にお
いては、酸化マスクをシリコンスライスの表面上に局部
的に設け、その後順次に、酸化マスクの側方に隣接する
スライス表面層にドーピング剤の原子を付与し、該スラ
イスを第一次酸化熱処理に付して、酸化マスクで被覆さ
れていないスライス部分の酸化によりフィールド酸化物
の層を形成するとともに、ドーピング剤の原子の拡散に
よりフィールド酸化物の下部に位置するチャネルストッ
パ領域を形成し、次いで酸化マスクをエッチング除去
し、スライスを第二次酸化熱処理に付して、フィールド
酸化物の間に位置するゲート酸化物の層を形成する。
かゝる方法は、数多くのMOSトランジスタ、例えば電子
メモリを有する半導体デバイスの製造に対して特に好適
である。
米国特許第4,268,321号は、序文に述べた種類の方法を
開示しており、その方法においては第一次酸化熱処理を
約1,000℃の温度で行なう。その場合、酸化マスクは酸
化珪素の応力緩和底部層と窒化珪素の酸化妨害層とより
なる。チャネル領域が、チャネルストッパ領域を有する
フィールド酸化物間に囲まれ、且つ幅が１μｍ以下のMO
Sトランジスタを含んでなる半導体デバイスの公知の製
造法の使用には問題が生ずる。横方向の酸化と拡散との
ために、フィールド酸化物層とチャネルストッパ領域と
は酸化マスクの下方まで広がり、酸化マスクの幅とチャ
ネル領域の幅とは互いに可成り大きなずれがある。公知
の方法においては、酸化熱処理を1000℃で行ない、厚さ
が約0.4μｍのフィールド酸化物層を形成するときは、
横方向酸化は約0.6μｍであり横方向拡散長は約0.8μｍ
である。従って、幅が１μｍのチャネル領域を取得する
ためには、出発部材を幅約2.6μｍの酸化マスクとすべ
きである。この問題点の他にも更に、第一次酸化熱処理
の間に、酸化マスクの縁に沿って、シリコンと、酸化マ
スクの酸化珪素応力緩和底部層との間の遷移帯に窒化物
が形成される：すなわちこゝに所謂、ホワイトリボンが
形成されるという問題が生ずる。前記の小型MOSトラン
ジスタについて必要とされるような、厚さ約25nmという
非常に薄いゲート酸化物を形成する場合に：この窒化物
は頗る邪魔になる。
本発明は特に、MOSトランジスタを含む半導体デバイス
を製造することができる方法にあって、幅が１μｍ以下
のチャネル領域を得るために、幅がそれから実質的に相
違しない酸化マスクを使用することができ、且つまた
「ホワイトリボン窒化物」の妨害作用なしに極めて薄い
ゲート酸化物を与えることが可能な方法を提供すること
を目的とする。
本発明によれば、序節で述べた方法は、本目的のため
に、酸化マスクをエッチング除去後、スライスを更にエ
ッチング処理に付して、形成したフィールド酸化物層の
一部分をもエッチング除去し、この層を更に薄く且つ幅
方向に縮小すること、および第一次酸化熱処理を、チャ
ネルストッパ領域が形成される温度で行ない、該チャネ
ルストッパ領域を、エッチング処理で寸法が減少したフ
ィールド酸化物層と実質的に同等な距離に亘って横方向
に拡げることを特徴とする。
第一次酸化熱処理の間に形成したフィールド酸化物層は
厚さが端縁に向かって減少しているで、フィールド酸化
物層は、次のエッチング処理の間に、更に薄くなるのみ
ならず、また更に小さくなる。第一次熱処理は比較的低
温で実施され、その温度では、公知方法による手順とは
対蹠的に、横方向酸化が横方向拡散よりも大である。こ
の場合、横方向酸化は公知方法におけるよりも大である
が、これに反して横方向拡散は公知方法におけるものよ
り小である。本発明方法をもって、上記デバイスと匹敵
し得る半導体デバイスを製造することができ、該デバイ
スにおいては幅が約１μｍのチャネル領域を形成するの
に、酸化珪素底部層と幅が僅かに、1.8μｍの窒化珪素
上部層とよりなる酸化マスクしか必要としないことが確
認されたのはまさしく驚異である。
厚さが0.4μｍのフィールド酸化物層を公知方法で取得
するためには、酸化マスクをエッチング除去する工程中
に実際上少なくとも0.1μｍの酸化物層が失われるの
で、第一次酸化熱処理の際に厚さが約0.5μｍの酸化物
層を成長させなければならないことが実験の結果判明し
た。公知方法におけるように、1000℃の温度で0.5μｍ
の酸化物を形成する場合は、酸化珪素の底部層と窒化珪
素の上部層とよりなる酸化マスクを使用すると、約0.8
μｍの横方向拡散と約0.6μｍの横方向酸化とが生起す
る。本発明方法では、例えば、先ず厚さが約0.6μｍの
酸化物層を約900℃で成長させる。上述の場合と同じ酸
化マスクを使用すれば、約0.8μｍの横方向酸化が生起
する。引続いて酸化マスクをエッチング除去する工程の
間およびその後のエッチング処理の間に、厚さ約0.4μ
ｍのフィールド酸化物層を残す程度までにこのフィール
ド酸化物層は除去される。この層は酸化マスクの端縁が
存在していた範囲を超えて0.4μｍしか延びていないの
で、0.4μｍの見掛けの横方向酸化が残る。横方向拡散
もまた0.4μｍである。約１μｍのチャネル領域を取得
するためには、公知方法では幅が2.6μｍの酸化マスク
を必要とするのに対し、本発明方法では幅1.8μｍの酸
化マスクを必要とする。
第一次酸化熱処理の間にシリコンと酸化マスクとの間の
界面に形成された窒化珪素もまたその後のエッチング処
理によって除去される。その結果、ゲート酸化物の形成
の際にこの窒化物に起因すべき問題点は解消する。
本発明によれば、第一次酸化熱処理の間に形成されたフ
ィールド酸化物層は、好ましくは、厚さがそのもとの厚
さの50〜70％であるフィールド酸化物層を残す程度迄に
エッチング除去される。かくして、それ以上の加工工程
を追加する必要なしに、可成り平坦な構造物が取得され
る。
スライスを第一次および第二次酸化熱処理の中間では付
加的な酸化熱処理に付し、その場合に形成された酸化珪
素を再度エッチング除去する後続のエッチング処理に付
すならば、ゲート酸化物を形成する際に、第一次熱処理
中に酸化マスクとシリコンとの間の界面に形成された窒
化珪素に関する問題は回避される。
本発明の酸化マスクは、好ましくは、シリコンオキシナ
イトライドの底部層と窒化珪素の上部層とよりなる。か
ゝるマスクとすれば、幅が1.2μｍ足らずの酸化マスク
を用いて約１μｍのチャネル領域を取得することができ
る。第一次熱処理を825乃至875℃の温度で実施するなら
ば、酸化マスクの幅は１μｍのさえすることができる。
添付図面および二三の態様を参照し、本発明を実施例に
よって以下更に詳述する。
図面において、第１〜５図はMOSトランジスタ製造の相
次ぐ工程を示す。多数のかゝるトランジスタは、例えば
電子メモリに使用される。図はシリコンスライス１の表
面領域２を示しており、このスライスは例えば、ドーピ
ング濃度が約1015原子/cm3のｐ−導電型である。酸化マ
スク７はシリコンスライス１の表面３上に局部的に設け
られる。この目的のために、表面３には熱酸化で常法に
より、厚さが約40nmの酸化珪素４を設け、次いで低圧化
学蒸着法（LPCVDプロセス）で常法により約100nm厚さの
窒化珪素層５をもって被覆する。続いて、フォトラッカ
ーのトラック６を常法により設け、その後酸化珪素層４
と窒化珪素層５の露出部分をエッチング除去する。かく
して所望の酸化マスク７が形成される。次いで、スライ
ス１を酸素含有気体中、約950℃で熱酸化処理に付し
て、約25nm厚さの酸化珪素層８を形成する。それからス
ライス１を、エネルギが約16keVのB+イオンをもってイ
オン注入に付し、約３×1013イオン/cm2を注入する。か
くして、酸化マスク７の側方に隣接する表面層９にドー
ピング剤の原子を付与する。
こゝでスライス１を第一次酸化熱処理に付し、酸化マス
ク７で被覆されていないスライス部分の酸化によってフ
ィールド酸化物層10を形成し、また表面層９の中のドー
ピング剤原子の拡散によってチャネルストッパ領域12を
フィールド酸化物10の下に形成する。続いて、スライス
をエッチング処理に付して酸化マスク７を除去する一
方、スライスを常法により酸素含有気体中、約950℃で
第二次酸化熱処理に付し、フィールド酸化物10に囲まれ
且つ厚さが約30nmのゲート酸化物層13を形成する。
本発明によれば、酸化マスク７をエッチング除去した後
にスライス１を更にエチング処理に付し形成されたフィ
ールド酸化物層10の一部もエッチング除去して、この層
を横方向において更に薄く且つ狭小となす。この後のエ
ッチング処理後に達成される状況を第４図に示す。本発
明によれば、エッチング処理によって縮小したフィール
ド酸化物層11と実際上同距離に亘って横方向に延びるチ
ャネルストッパ領域12が形成される温度で、第一次熱処
理を更に実施する。この具体例においては、約0.6μｍ
厚さのフィールド酸化物層10が約900℃の温度で成長す
る。矢印14で表示した約0.8μｍの横方向酸化、および
矢印15で表示した約0.4μｍの横方向拡散がこの場合に
生起する。フィールド酸化物層10は、厚さが約0.4μｍ
のフィールド酸化物層11を残す程度にまで除去される。
この層11は酸化マスク７の端縁が在った区域を超えて僅
か0.4μｍしか延びていないので、矢印16で表示した0.4
μｍの見掛けの横方向酸化が残る。従って本発明方法の
この態様において約１μｍのチャネル領域17を得るため
には、酸化マスク７の幅は、約1.8μｍであるを要す
る。フィールド酸化物11とチャネルストッパ12とは共に
酸化マスク７の下部で0.4μｍ延びているから、0.8μｍ
の量を所期の１μｍに加算しなければならない。チャネ
ル領域は僅かに彎曲した表面を有するが、実際上これは
全く差支えない。
本発明によれば、好ましくは、第一次酸化熱処理の間に
形成されたフィールド酸化物層10は、厚さがその元の厚
さの50〜70％であるフィールド酸化物層11を残す程度に
までエッチング除去される。具体例におけるこの比率は
約67％であった。かくして、他の加工工程の追加を要す
ることなく、可成り平坦な構造物が得られる。
第６〜11図はMOSトランジスタを製造する相次ぐ工程を
示すもので、若干の点で上述の方法と相達する。
この態様における酸化マスク７は、約40μｍの厚さのシ
リコンオキシナイトライド底部層24と約100nm厚さの窒
化珪素上部層25とよりなる。この具体例では、約0.6μ
ｍ厚さのフィールド酸化物層30が825〜875℃の温度で形
成される。矢印34で表示した約0.3μｍの横方向酸化と
実際上無視し得る横方向拡散とがこの場合に生起する。
その後のエッチング処理によってフィールド酸化物層30
を更に薄いフィールド酸化物層31に減らした後は、見掛
けの横方向酸化もまた実際上無視し得る。この具体例で
使用した種類の酸化マスク７では、幅1.2μｍ足らずの
酸化マスクを用いてチャネル領域17を取得することがで
きる。
第一次熱処理と第二次熱処理との間で、スライス１を付
加的な酸化熱処理に付して、厚さ約25nmの酸化物層20を
形成し、次いでそれを再びエッチング除去する（第９図
および第10図参照）。この工程によって、フィールド酸
化物層31の間のチャネル領域17の表面は更に清浄化さ
れ、その結果として「ホワイトリボン窒化物」によって
生ずべき問題は回避される。
第一次酸化熱処理は酸素，窒素および水素を含有する乾
燥気体混合物中で実施する。かくして、フィールド酸化
物層11,31を大気圧下、約12時間で形成することができ
る。シリコンオキシナイトライド層24は好ましくはシラ
ン，笑気およびアンモニアからLPCVDプロセスによって
蒸着する。これは好ましくは層24の屈折率が1.6〜1.8と
なるように行なう。かゝる酸化マスク７を使用すれば、
幅が約１μｍと実質的に変わらない酸化マスク７を使用
しながら、約１μｍ幅のチャネル領域17を取得すること
ができる。
ゲート酸化物20とフィールド酸化物31との間の遷移は、
ゲート酸化物13とフィールド酸化物11との間の遷移（第
４図参照）よりも遥かに急激であるが、この遷移は、MO
Sトランジスタを製造する爾后の方法に際して支障を来
たさない程度のものである。
MOSトランジスタ製造の爾后の手順を、第12（ａおよび
ｂ）図乃至第15（ａおよびｂ）図を参照して説明する。
これらの図のａとｂとは各時点での同一製造状態を表わ
すが、２つの直交断面で示してある。
ゲート酸化物層13を設けた後に、25keVのエネルギでB+
イオンを以って、チャネル領域に５×1011原子/cm2の濃
度まで閾値修正注入を行ない、そこでLPCVDプロセスで
常法によって、スライスを約450nm厚さの多結晶珪素層3
5により被覆し、その約50nm厚さの上部層36を熱的に酸
化する。その上にフォトラッカーマスク37を設けた後、
層35と36の露出部分をエッチング除去する。
次いで、スライスをエネル50keVでAsイオンのイオン注
入に付し、ドーピング濃度が約１×1013原子/cm3の表面
領域を形成する。続いて、化学蒸着法（CVDプロセス）
で常法により、スライスを約300nm厚さの酸化珪素層38
で被覆し、異方性プロズマエッチング処理に付して、ス
ペーサ39を酸化珪素層38から形成する。エネルギ約40ke
VでのAsイオンによる引続くイオン注入の間に、ドーピ
ング濃度約５×1015原子/cm2の表面領域40が次いで形成
される。
最後に、常法によって、約300nm厚さの酸化珪素層41を
設ける。窓42をその中にエッチングした後、領域40をア
ルミニウム導体43および44と接触させることができる。
【図面の簡単な説明】
第１〜５図は本発明方法によりMOSトランジスタを製造
する相次ぐ工程を示し、 第６〜11図は、第１〜５図に示した工程と二三の相異点
があるが、本発明方法によりMOSトランジスタを製造す
る相次ぐ工程を示し、また、 第12（ａおよびｂ）図〜第15（ａおよびｂ）図はMOSト
ランジスタを製造する最終工程を示す。 １……シリコンスライス、３……表面 4,8,38,41……酸化珪素層、 ５……窒化珪素層、７……酸化マスク 10,11,30,31……フィールド酸化物層 12……チャネルストッパ領域 13……ゲート酸化物層、17……チャネル領域 37……フォトラッカーマスク
フロントページの続き (56)参考文献 特開 昭59−84436（ＪＰ，Ａ) 特開 昭59−171138（ＪＰ，Ａ) 特開 昭58−21842（ＪＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】酸化マスク（７）をシリコンスライス
    （１）の表面（３）上に局部的に設ける第１工程、シリ
    コンスライスの非マスク部分（９）にドーピング剤の原
    子を付与する第２工程、第一次酸化熱処理を施して、横
    方向酸化部分（14）を有するフィールド酸化物層（10;3
    0）および横方向拡散部分（15）を有するチャネルスト
    ッパ領域（12;32）を形成する第３工程、酸化マスクを
    エッチング除去する第４工程、および第二次酸化処理を
    施して、ゲート酸化物層を形成する第５工程、 を順次行うことよりなる半導体デバイスの製造法におい
    て、 上記第３工程の第一次酸化熱処理を横方向酸化部分が横
    方向拡散部分よりも大きくなるような温度で行い、且つ
    上記第４工程の後に更にエッチング処理を行って、横方
    向酸化部分（14）が横方向拡散部分と同程度の横方向大
    きさ部分（16）となる迄シリコン酸化物を除去すること
    を特徴とする半導体デバイスの製造法。
  2. 【請求項２】第一次酸化熱処理の間に形成されたフィー
    ルド酸化物層を、厚さがその元の厚さの50〜70％である
    フィールド酸化物層を残す程度にまでエッチング除去す
    る特許請求の範囲第１項記載の半導体デバイスの製造
    法。
  3. 【請求項３】スライスを第一次酸化熱処理と第二酸化熱
    処理との間で付加的な酸化熱処理に付し、その場合に形
    成された酸化珪素を再度エッチング除去する後続のエッ
    チング処理に付す特許請求の範囲第１項または第２項記
    載の半導体デバイスの製造法。
  4. 【請求項４】酸化マスクが窒化珪素上部層により被覆さ
    れたシリコンオキシナイトライドの底部層から形成され
    る特許請求の範囲第１項，第２項または第３項記載の半
    導体デバイスの製造法。
  5. 【請求項５】第一次酸化熱処理を825〜875℃の温度で行
    なう特許請求の範囲第４項記載の半導体デバイスの製造
    法。
  6. 【請求項６】第一次酸化熱処理を酸素，窒素および水素
    含有の乾燥気体混合物中で行なう特許請求の範囲第５項
    記載の半導体デバイスの製造法。
  7. 【請求項７】シリコンオキシナイトライドの層をシラ
    ン，笑気およびアンモニアから低圧化学蒸着法によって
    蒸着させる特許請求の範囲第４項記載の半導体デバイス
    の製造法。
  8. 【請求項８】低圧化学蒸着法を、シリコンオキシナイト
    ライドの屈折率が1.6〜1.8となるように行なう特許請求
    の範囲第７項記載の半導体デバイスの製造法。
JP61135111A 1985-06-14 1986-06-12 半導体デバイスの製造法 Expired - Lifetime JPH07118504B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8501720A NL8501720A (nl) 1985-06-14 1985-06-14 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
NL8501720 1985-06-14

Publications (2)

Publication Number Publication Date
JPS61289644A JPS61289644A (ja) 1986-12-19
JPH07118504B2 true JPH07118504B2 (ja) 1995-12-18

Family

ID=19846146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61135111A Expired - Lifetime JPH07118504B2 (ja) 1985-06-14 1986-06-12 半導体デバイスの製造法

Country Status (8)

Country Link
US (1) US4743566A (ja)
EP (1) EP0208356B1 (ja)
JP (1) JPH07118504B2 (ja)
KR (1) KR950001151B1 (ja)
CA (1) CA1269593A (ja)
DE (1) DE3668396D1 (ja)
IE (1) IE57557B1 (ja)
NL (1) NL8501720A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8603111A (nl) * 1986-12-08 1988-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
US4983537A (en) * 1986-12-29 1991-01-08 General Electric Company Method of making a buried oxide field isolation structure
JP2545527B2 (ja) * 1987-01-23 1996-10-23 沖電気工業株式会社 半導体装置
NL8700541A (nl) * 1987-03-06 1988-10-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden.
JP2573218B2 (ja) * 1987-04-17 1997-01-22 シチズン時計株式会社 不揮発性記憶素子の製造方法
US4942449A (en) * 1988-03-28 1990-07-17 General Electric Company Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips
NL8800903A (nl) * 1988-04-08 1989-11-01 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden.
GB2238658B (en) * 1989-11-23 1993-02-17 Stc Plc Improvements in integrated circuits
US5049520A (en) * 1990-06-06 1991-09-17 Micron Technology, Inc. Method of partially eliminating the bird's beak effect without adding any process steps
JPH04247663A (ja) * 1991-02-04 1992-09-03 Mitsubishi Electric Corp 電界効果素子およびその製造方法
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
US5134089A (en) * 1991-09-30 1992-07-28 Motorola, Inc. MOS transistor isolation method
US5348910A (en) * 1991-12-24 1994-09-20 Seiko Epson Corporation Method of manufacturing a semiconductor device and the product thereby
US5254495A (en) * 1993-05-07 1993-10-19 United Microelectronics Corporation Salicide recessed local oxidation of silicon
JP2626513B2 (ja) * 1993-10-07 1997-07-02 日本電気株式会社 半導体装置の製造方法
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
US5374585A (en) * 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
GB2291261B (en) * 1994-07-06 1999-03-24 Hyundai Electronics Ind Method of forming a field oxide film in a semiconductor device
FR2734403B1 (fr) 1995-05-19 1997-08-01 Sgs Thomson Microelectronics Isolement plan dans des circuits integres
KR100197656B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 에스.오.아이.소자의 제조방법
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US5672538A (en) * 1995-12-04 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd Modified locus isolation process in which surface topology of the locos oxide is smoothed
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US5714414A (en) * 1996-08-19 1998-02-03 Micron Technology, Inc. Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US5962914A (en) * 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6531364B1 (en) 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
JPS5821842A (ja) * 1981-07-30 1983-02-08 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 分離領域の形成方法
US4574465A (en) * 1982-04-13 1986-03-11 Texas Instruments Incorporated Differing field oxide thicknesses in dynamic memory device
JPS5984436A (ja) * 1982-11-04 1984-05-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
JPS59171138A (ja) * 1983-03-17 1984-09-27 Nec Corp 半導体装置の製造方法
JPS60106142A (ja) * 1983-11-15 1985-06-11 Nec Corp 半導体素子の製造方法
JPS60128635A (ja) * 1983-12-15 1985-07-09 Toshiba Corp 素子分離領域の形成方法
US4569117A (en) * 1984-05-09 1986-02-11 Texas Instruments Incorporated Method of making integrated circuit with reduced narrow-width effect
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
US4577394A (en) * 1984-10-01 1986-03-25 National Semiconductor Corporation Reduction of field oxide encroachment in MOS fabrication
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing

Also Published As

Publication number Publication date
IE861550L (en) 1986-12-14
IE57557B1 (en) 1992-12-16
NL8501720A (nl) 1987-01-02
KR870000767A (ko) 1987-02-20
EP0208356A1 (en) 1987-01-14
EP0208356B1 (en) 1990-01-17
JPS61289644A (ja) 1986-12-19
KR950001151B1 (ko) 1995-02-11
CA1269593A (en) 1990-05-29
US4743566A (en) 1988-05-10
DE3668396D1 (de) 1990-02-22

Similar Documents

Publication Publication Date Title
JPH07118504B2 (ja) 半導体デバイスの製造法
US4313782A (en) Method of manufacturing submicron channel transistors
JPH04123439A (ja) 半導体装置の製造方法
JPS63155750A (ja) 半導体装置の製造方法
JPH0214782B2 (ja)
JPH05206116A (ja) Ｍｏｓトランジスタ絶縁方法
US5422300A (en) Method for forming electrical isolation in an integrated circuit
JPH0831520B2 (ja) 埋込酸化物層が局所的に設けられたシリコン体を有する半導体装置の製造方法
KR940011478B1 (ko) 반도체 장치의 제조방법
GB2302758A (en) Semiconductor device and method of manufacture
JPS62291176A (ja) 半導体装置の製造方法
JP3436315B2 (ja) Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JPS5923476B2 (ja) 半導体装置の製造方法
US4271423A (en) V-groove semiconductor device with buried channel stop
JPH0640549B2 (ja) Ｍｏｓ半導体装置の製造方法
JP2666565B2 (ja) 半導体装置の製造方法
JPS6123363A (ja) 半導体装置およびその製造方法
JPS5836505B2 (ja) 半導体記憶装置の製造方法
JPH0230124A (ja) 半導体装置の製造方法
JPH027558A (ja) 半導体装置およびその製造方法
JPS62131538A (ja) 半導体装置の製造方法
JPH09129876A (ja) 半導体装置の製造方法
JPH0217931B2 (ja)
JPS60128635A (ja) 素子分離領域の形成方法
JPH0148652B2 (ja)