NL8800903A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. Download PDFInfo
- Publication number
- NL8800903A NL8800903A NL8800903A NL8800903A NL8800903A NL 8800903 A NL8800903 A NL 8800903A NL 8800903 A NL8800903 A NL 8800903A NL 8800903 A NL8800903 A NL 8800903A NL 8800903 A NL8800903 A NL 8800903A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- substrate
- silicon
- oxidation
- mask
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 74
- 238000000034 method Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229920001296 polysiloxane Polymers 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 230000003647 oxidation Effects 0.000 claims description 41
- 238000007254 oxidation reaction Methods 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 230000000873 masking effect Effects 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000007853 buffer solution Substances 0.000 claims description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 3
- 229910020286 SiOxNy Inorganic materials 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 13
- 239000007789 gas Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229940117975 chromium trioxide Drugs 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N chromium trioxide Inorganic materials O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- GAMDZJFZMJECOS-UHFFFAOYSA-N chromium(6+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Cr+6] GAMDZJFZMJECOS-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
* * PHN 12.518 1 N.V. Philips’ Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het vervaardigen van een halfgeleiderinrlchting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebie-den.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden voor onderlinge isolatie van in het substraat te vormen halfgeleiderelementen, waarbij in 5 een zich over een oppervlak van het substraat uitstrekkende laag silici-umoxynitride (SiOxNy) en een hierop liggende laag siliciumnitride (813¾) een masker wordt gevormd, waarna onder maskering van dit masker eerst verdiepingen in het substraat worden .aangebracht waarin vervolgens door oxydatie de veldoxide-gebieden worden gevormd.
10 Een dergelijke werkwijze is in het bijzonder geschikt voor het vervaardigen van halfgeleiderinrichtingen met een zodanig vlakke topografie dat de bedradingssporen voor het aansluiten en onderling verbinden van de in het siliciumsubstraat te vormen halfgeleiderelementen, waaronder transistoren en diodes, relatief eenvoudig op een nagenoeg 15 vlak oppervlak kunnen worden aangebracht.
Uit de Europese octrooiaanvrage EP-A-0.071.203 is een werkwijze van de in de aanhef genoemde soort bekend, waarbij de verdiepingen in het substraat door nat etsen met een oplossing van chroomtrioxide en wa-terstoffluoride worden aangebracht.
20 Bij het op een dergelijke wijze isotroop etsen van het sub straat wordt op de daartoe, door openingen van het masker bestemde gebieden van het substraat niet alleen in de richting loodrecht op het oppervlak hiervan maar ook in laterale richting, d.w.z. voorbij de randen van de openingen in de door het masker bedekte gebieden van het sub-25 straat, silicium wegge'étst. De aldus gevormde verdiepingen strekken zich derhalve ook uit in de met het masker bedekte "aktieve" gebieden van het substraat waar de halfgeleiderelementen worden aangebracht. Na de vervolgens onder maskering van het masker uit te voeren oxydatie zullen als gevolg van laterale groei van siliciumoxide de uiteindelijk gevormde 30 veldoxide-gebieden zich in ongewenste mate in deze aktieve gebieden uitstrekken.
.8600903
V
f * PHN 12.518 2
Ter illustratie, voor het volgens deze bekende werkwijze vormen van verzonken veldoxide-gebieden met een in de richting loodrecht op het substraatoppervlak gemeten dikte van ca. 400 nm, hetgeen een in de sub-micron-halfgeleidertechnologie gebruikelijke afmeting is, worden eerst 5 ca. 200 nm diepe verdiepingen in het substraat geëtst en worden vervolgens in deze verdiepingen door oxydatie de verzonken veldoxide- gebieden gevormd. Omdat siliciumoxide in vergelijking tot silicium een nagenoeg tweemaal zo groot soortelijk volume heeft, zullen de uiteindelijk gevormde veldoxide-gebieden zich over een afstand van ca. 200 nm dieper in 10 het substraat uitstrekken dan de hierin gevormde verdiepingen.
Als gevolg van de isotrope ets wordt echter ook over een afstand vergelijkbaar met de diepte van de te vormen verdiepingen voorbij de rand van de openingen van het masker silicium verwijderd. Door de laterale groei van siliciumoxide zullen de uiteindelijk gevormde veld-15 oxide-gebieden zich over een afstand van meer dan 300 nm voorbij de rand van de openingen van het masker in de aktieve gebieden van het substraat uitstrekken. Dit verschijnsel wordt ook wel ondergroei genoemd.
Een ondergroei van deze grootte orde benadert de in de submi-cron-halfgeleidertechnologie gebruikelijke afmetingen van de actieve ge-20 bieden hetgeen betekent dat, gezien het oppervlakteverlies als gevolg van de relatief sterke ondergroei, de bekende werkwijze op zich ongeschikt is voor toepassing in de submicron-halfgeleidertechnologie. Omdat het verder in de praktijk zeer moeilijk is om een plak over een zijn gehele oppervlak overal even diep te etsen, zal er in het ontwerp van het 25 masker een ongewenste marge ten aanzien van de afmetingen van de aktieve gebieden van het substraat moeten worden ingecalculeerd. Onder meer hierdoor wordt de integratiedichtheid van de halfgeleiderinrichting beperkt. Het in de etsoplossing toegepaste chroom heeft voorts een ongunstige invloed op de kwaliteit van de uiteindelijke halfgeleiderinrich-30 ting.
Aan de uitvinding ligt nu de opgave ten grondslag om een werkwijze van de in de aanhef genoemde soort aan te geven met een ten opzichte van de bekende werkwijze geringere ondergroei en zonder de noodzaak voor toepassing van etsoplossingen welke de kwaliteit van de half-35 geleider inrichting nadelig beïnvloeden.
Met de werkwijze volgens de uitvinding wordt dit daardoor bereikt, dat de verdiepingen in het substraat worden aangebracht door onder maskering van het masker een eerste oxydatie uit te voeren en door .8800903 ΡΗΝ 12.518 3 Η vervolgens het aldus gevormde siliciumoxide weg te etsen.
Gebleken is dat er onder toepassing van de werkwijze volgens de uitvinding een aanzienlijk geringere ondergroei van de veldoxide- gebieden optreedt dan bij de bekende werkwijze.
5 Ter illustratie, voor het vormen van ca. 400 nm diepe verzonken veldoxide-gebieden wordt er onder toepassing van de werkwijze volgens de uitvinding een eerste laag siliciumoxide met een dikte van ca. 400 nm gevormd, welke zich over een diepte van ca. 200 nm in het substraat uitstrekt. Vervolgens wordt het geheel voor het verwijderen van het sili-10 eiumoxide aan een droge etsbehandeling onderworpen, waarna in de aldus gevormde ca. 200 nm diepe verdiepingen de uiteindelijke verzonken veldoxide-gebieden worden gevormd.
Als gevolg van het toegepaste masker van siliciumoxynitride en siliciumnitride is de laterale oxidegroei in de eerste oxydatiestap re-15 latief gering, ca. 50 nm. Door deze relatief geringe ondergroei biedt het masker ook tijdens de tweede oxydatiestap een dusdanig afschermende werking dat de gevormde veldoxide-gebieden zich in dit voorbeeld uiteindelijk over een afstand van ca. 150 nm, gemeten vanaf de rand van de openingen van het masker, in de aktieve gebieden van het substraat uit-20 strekken. In vergelijking tot de bekende werkwijze wordt de laterale oxidegroei met de werkwijze volgens de uitvinding met ten minste een factor twee gereduceerd.
Een verder voordeel van de uitvinding ligt in het feit dat de oxydatie zeer homogeen over het substraatoppervlak verloopt en dat het 25 gevormde siliciumoxide selectief ten opzichte van het silicium kan worden geëtst. Dit betekent een relatief tijdonafhankelijk proces waarbij, in tegenstelling tot het etsen van silicium zoals in de bekende werkwijze, meer homogene en nauwkeurige verdiepingen kunnen worden gevormd.
Doordat voor het etsen van siliciumoxide geen chroomoplossing hoeft te 30 worden gebruikt, zal de uiteindelijke halfgeleiderinrichting van relatief betere kwaliteit zijn dan een halfgeleiderinrichting vervaardigd onder toepassing van de bekende werkwijze.
Opgemerkt wordt dat het vormen van veldoxide-gebieden met behulp van twee oxydatiestappen op zichzelf bekend is uit bijv. de Japanse 35 octrooiaanvrage 56/43744 (A). De oxydatiestappen worden hierin met een masker bestaande uit een eerste, direkt op het oppervlak van het substraat aansluitende laag van siliciumoxide en een daarop liggende tweede laag van siliciumnitride uitgevoerd. Bij het vormen van bijvoorbeeld 400 ,8800903 PHN 12.518 4 nm dikke verzonken veldoxide-gebieden, via ca. 200 nm diepe verdiepingen, onder maskering van het overeenkomstig de werkwijze volgens deze Japanse octrooiaanvrage voorgestelde masker treedt er gedurende beide oxydatiestappen een laterale oxidegroei van ca. 400 nm op, zodat de uit-5 eindelijk gevormde veldoxide-gebieden zich over een afstand van ca. 800 nm voorbij de rand van de openingen van het masker tot in de aktieve gebieden van het substraat uitstrekken. Afwijkend van de werkwijze volgens de uitvinding kan met het, in twee oxydatiestappen vormen van verzonken veldoxide-gebieden overeenkomstig de genoemde Japanse octrooiaanvrage in 10 het geheel niet de gewenste reductie van de laterale oxidegroei worden bereikt.
Overeenkomstig de voorkeursuitvoeringsvorm van de werkwijze volgens de uitvinding wordt het masker als een 30 tot 60 nm dikke laag siliciumoxinitride en een 50 tot 200 nm dikke laag siliciumnitride aan-15 gebracht. Deze laagdikten beschermen het substraat voldoende tegen ongewenste oxydatie of etsing, alsmede tegen kristalfouten als gevolg van op het substraatoppervlak, door de daarop aangebrachte lagen, uitgeoefende mechanische spanningen tijdens de diverse vervaardigingsstappen van de halfgeleiderinrichting. De uitsparingen in het masker kunnen op bekende 20 wijze, bijvoorbeeld met behulp van fotolithografische technieken worden gevormd.
Omdat de halfgeleiderplak voor het daarin aanbrengen van de diverse halfgeleiderelementen nadat de veldoxidegebieden zijn gevormd in het algemeen aan meerdere vervaardigingsstappen wordt onderworpen, waar-25 bij onder andere ook siliciumoxide wordt geëtst, kan in de praktijk de dikte van de veldoxidegebieden met ca. 100 nm afnemen.
Door echter de gevormde veldoxidegebieden over een bepaalde afstand boven het substraat te laten uitsteken wordt na het aanbrengen van de halfgeleiderelementen een structuur met een nagenoeg vlakke topo-30 grafie verkregen waarop, zoals in de inleiding genoemd, op relatief eenvoudige wijze de bedradingssporen van de halfgeleiderinrichting kunnen worden aangebracht.
Een verdere uitvoeringsvorm van de werkwijze volgens de uitvinding heeft daartoe het kenmerk, dat met de eerste oxydatie een laag 35 siliciumoxide wordt gevormd met een dikte kleiner dan de dikte van de laag siliciumoxide die met de oxydatie voor het vormen van de veldoxide-gebieden wordt gevormd.
Opnieuw onder de aanname dat er gedeeltelijk verzonken veld- .8800903 5 PHN 12.518 5 oxide-gebieden dienen te worden gevormd welke zich over een diepte van ca. 400 nm in het siliciumsubstraat uitstrekken en bovendien ook nog ca.
100 nm boven het substraatoppervlak uitsteken, wordt overeenkomstig de verdere werkwijze volgens de uitvinding een eerste oxidelaag met een 5 dikte van ca. 300 nm gevormd en na het etsen een verdere oxidelaag van ca. 500 nm. Dit in tegenstelling tot het voorgaande, waarbij twee oxyda-tiestappen van elk ca. 400 nm werden uitgevoerd.
Omdat de, met de eerste oxydatie gevormde oxidelaag zich nu over een geringere diepte in het substraat uitstrekt, zal ook de la-10 terale groei hiervan minder zijn zodat de na het etsen gevormde verdiepingen zich minder voorbij de randen van de openingen van het masker uitstrekken dan bij een eerste oxidelaag van ca. 400 nm dikte. Dit betekent dat het masker bij de oxydatiestap voor het vormen van de veld-oxide-gebieden een relatief betere bescherming biedt, zodat de uit-15 eindelijke laterale oxidegroei in dit voorbeeld minder dan ca. 100 nm bedraagt.
Een nog verdere uitvoeringsvorm van de werkwijze volgens de uitvinding heeft het kenmerk, dat met de eerste oxydatie een 150 tot 600 nm dikke laag siliciumoxide en met de oxydatie voor het vormen van de 20 veldoxide-gebieden een 200 tot 800 nm dikke laag siliciumoxide wordt gevormd. De oxidelagen kunnen worden gevormd door het siliciumsubstraat in een verwarmde omgeving aan een gasmengsel met zuurstof en water te onderwerpen.
Een weer verdere uitvoeringsvorm van de werkwijze volgens de 25 uitvinding heeft het kenmerk, dat de met de eerste oxydatie gevormde laag siliciumoxide in een bufferoplossing van éên deel waterstoffluoride (HF) op zevan delen ammoniumfluoride (NH4F) isotroop wordt weggeëtst.
Deze oplossing heeft en zodanige etsselectiviteit dat het siliciumoxide circa zesmaal sneller dan het siliciumoxynitride wordt geëtst.
30 De laterale oxidegroei kan volgens een nog weer verdere uit voeringsvorm van de werkwijze volgens de uitvinding daardoor nog verder worden gereduceerd, dat voorafgaand aan het uitvoeren van de eerste oxydatie een verdere laag siliciumoxynitride (SiOxNy) op het masker wordt aangebracht, waarna deze verdere laag siliciumoxynitride zodanig 35 anisotroop wordt geëtst, dat de randen van de openingen van het masker welke de gebieden van het substraat begrenzen waar de verdiepingen worden aangebracht, met delen van deze verdere laag siliciumoxynitride bedekt blijven.
8800903 PHN 12.518 6
Met deze volgens de uitvinding gevormde delen, in de Engelstalige vakliteratuur ook wel "spacers" genoemd, wordt althans bereikt dat er geen of nagenoeg geen oxiderende deeltjes via de op het substraat aansluitende randgebieden van de openingen van het masker tot in de ak-5 tieve gebieden kunnen doordringen.
Het uiteindelijke maatverlies als gevolg van laterale oxide-groei in de aktieve gebieden van het siliciumsubstraat ten opzichte van de afmetingen van het oxydatiemasker is onder toepassing van de spacers minder dan 50 nm. Een dergelijke nauwkeurige maatvoering maakt het onder 10 meer mogelijk om de integratiedichtheid van het substraat nog verder te verhogen.
Door de verdere laag siliciumoxynitride met een dikte van 40 tot 60 nm aan te brengen kan een voldoende bedekking van de randen van de openingen van het masker worden bereikt. Het gebruik van silicium-15 oxynitride heeft het voordeel dat het mechanische spanningen goed kan opnemen en dat de achterblijvende delen hiervan bij het etsen van het siliciumoxide in afmeting afnemen. Dit heeft verder het voordeel dat tijdens de oxydatiestap voor het vormen van de veldoxide-gebieden de openingen van het masker zodanig van afmeting zijn dat het oxyderende 20 gasmengsel relatief gemakkelijk tot het silicium kan doordringen.
De uitvinding wordt in het navolgende toegelicht met een uitvoer ingsvoorbeeld aan de hand van de tekening. Hierin tonen:
Figuur 1 t/m 5 schematisch, niet op schaal, doorsnedes van een halfgeleidersubstraat tijdens de diverse vervaardigingsstappen overeen-25 komstig de werkwijze volgens de uitvinding, en
Figuur 6 tot en met 10 schematisch, niet op schaal, doorsnedes van een halfgeleidersubstraat tijdens de diverse vervaardigingsstappen overeenkomstig de werkwijze volgens de uitvinding waarbij in de openingen van het masker randbedekkingen worden gevormd.
30 Figuur 1 toont een siliciumsubstraat 1 op een oppervlak waar van zich een laag'2 van siliciumoxynitride (Si0xNy) uitstrekt, waarop een laag 3 van siliciumnitride (S13N4) is aangebracht.
De laag 3 van siliciumnitride kan bijvoorbeeld onder toepassing van gebruikelijke lage-drukdampneerslagtechnieken worden aangebracht. De laag 35 2 van siliciumoxynitride, welke met de chemische formule Si0xNy wordt aangeduid, kan bijvoorbeeld door gelijktijdige neerslag van siliciumnitride en siliciumoxide worden gevormd. Een dergelijke laag kan als een zuurstofhoudende siliciumnitridelaag worden beschouwd. Bij voorkeur ,8800903 PHN 12.518 7 is de verhouding x : y kleiner dan 0,5 waarbij de beschermde werking bij het oxideren van het siliciumsubstraat vergelijkbaar is met die van een laag siliciumnitride van gelijke dikte.
De dikte van de laag 3 van siliciumnitride dient zodanig te 5 worden gekozen dat het onderliggende oppervlak van het substraat l tegen ongewenste oxydatie wordt beschermd. Voor het uitvoeren van de werkwijze volgens de uitvinding is een laagdikte in de grootte-orde van 50 tot 200 nm voldoende. De laag 2 van siliciumoxynitride moet voldoende dik zijn om het substraat 1 te beschermen tegen ongewenste mechanische spanningen 10 veroorzaakt door de laag 3 van siliciumnitride. Overeenkomstig de uitvinding is een dikte van ca. 30 tot 60 nm hiertoe voldoende.
Op de laag 3 van siliciumnitride wordt vervolgens op in de praktijk bekende wijze, bijvoorbeeld door middel van fotolithografische technieken, een patroon 4 van fotolak opgebracht voor het vormen van het 15 masker door het plaatselijk tot op het substraatoppervlak wegetsen van de laag 3 van siliciumnitride en de laag 2 van siliciumoxynitride. Het etsen kan op zich bekende wijze bijvoorbeeld met een fluorhoudend plasma worden uitgevoerd. Nadat het etsen is voltooid, wordt de laag 4 van fotolak op een in de praktijk bekende wijze verwijderd, zodat bijvoorbeeld 20 de in Figuur 2 getoonde structuur resulteert.
Nadat het masker is gevormd worden volgens de uitvinding de blootliggende delen van het substraatoppervlak aan een eerste oxydatie-behandeling onderworpen door bijvoorbeeld de halfgeleiderplak in een quartzbuis tot 900-1100°C te verwarmen en over de halfgeleiderplak een 25 gasmengsel bestaande uit waterstof en een overmaat aan zuurstof te leiden. Als gevolg van de relatief hoge temperatuur wordt daarbij water gevormd, hetgeen resulteert in een gasmengsel met zuurstof en water waarmee het silicium wordt geoxideerd.
Onder de aanname dat er verzonken oxidelagen dienen te worden 30 gevormd welke zich over een diepte van ca. 400 nm in het substraat uitstrekken, wordt overeenkomstig de werkwijze volgens de uitvinding een eerste oxidelaag 5 gevormd, met een dikte van ca. 400 nm, zoals getoond in Figuur 3. Het siliciumoxide strekt zich als gevolg van zijn ca. tweemaal groter soortelijk volume dan het silicium voor nagenoeg de helft 35 van zijn dikte in het substraat en voor de andere helft boven het substraatoppervlak uit. Door de relatief geringe indringdiepte van deze eerste oxidelaag 5 in het substraat blijft mede onder toepassing van het masker van siliciumoxynitride en siliciumnitride de laterale groei van ,9800903 t
A
PHN 12.518 8 deze oxldelaag in de door het masker afgeschermde aktieve gebieden 8 van het substraat beperkt tot ca. 50 nm, gemeten vanaf de rand van de ope-ningen van het masker.
De aldus gevormde eerste oxidelaag 5 wordt overeenkomstig de 5 uitvinding vervolgens aan een isotrope etsbehandeling onderworpen, bij voorkeur met behulp van een bufferoplossing van één deel waterstoffluo-ride (HF) op zeven delen ammoniumfluoride (NH4F). Deze bufferoplossing heeft een zodanige etsselectiviteit dat het siliciumoxide ca. zesmaal sneller wordt weggeëtst dan het siliciumoxynitride.
10 Nadat de eerste oxidelaag 5 is weggeëtst ontstaat een struc tuur zoals getoond in Figuur 4, waarbij op de plaats van de oxidelaag 5 een ca. 200 nm diepe verdieping 6 in het substraat is gevormd. Door het isotroop etsen van de eerste oxidelaag 5 wordt een verdieping zonder scherpe hoeken of kanten verkregen, hetgeen van voordeel is met betrek-15 king tot de mechanische eigenschappen van de halfgeleiderinrichting als geheel.
Doordat het etsen van siliciumoxide een in de praktijk goed te controleren proces is worden volgens de uitvinding verdiepingen gevormd die zich slechts over een afstand van ca. 50 nm in de actieve gebieden 20 van het substraat uitstrekken. Omdat het silicium door het etsen van het siliciumoxide praktisch niet wordt aangetast, zal de kwaliteit van de uiteindelijk gevormde halfgeleiderinrichting beter zijn dan die van een halfgeleiderinrichting verkregen onder toepassing van de bekende werkwijze waarbij met een oplossing van chroom wordt geëtst.
25 Nadat de volgens de werkwijze van de uitvinding gevormde ver diepingen in het substraat zijn aangebracht, wordt het geheel met behulp van het genoemde oxyderende gasmengsel aan een tweede oxidatiebehande-ling onderworpen, waarbij de gedeeltelijk verzonken veldoxide-gebieden 7 met een totale dikte van ca. 400 nm worden gevormd, zoals getoond in Fi-30 guur 5. De laterale oxidegroei van deze veldoxide-gebieden 7 in de door het masker afgeschermde aktieve gebieden 8 bedraagt hierbij minder dan 150 nm.
De dikte van de veldoxide-gebieden wordt bepaald door de vereiste elektrische isolatie tussen de actieve gebieden van het substraat. 35 Het zal duidelijk zijn dat in de praktijk ook andere laagdikten kunnen voorkomen. In het algemeen zal in de eerste oxidatiestap een 150 tot 600 nm dikke laag siliciumoxide en met de oxidatiestap voor het vormen van de veldoxide-gebieden een 200 tot 800 nm dikke laag siliciumoxide worden .8800903 PHN 12.518 9 aangebracht.
Nadat de veldoxide-gebieden 7 zijn gevormd zal in het algemeen het masker van siliciumoxinitride en siliciumnitride op in de praktijk bekende wijze worden verwijderd, waarna in de aktieve gebieden 8 de af-5 zonderlijke halfgeleiderelementen zoals transistoren, diodes enz. worden gevormd. Omdat hierbij in het algemeen meerdere oxidatie- en etsstappen worden uitgevoerd, zullen de gevormde veldoxide-gebieden 7 in het algemeen nog ca. 100 nm in dikte afnemen. In de praktijk is het daarom voordelig om veldoxide-gebiden te vormen welke zich ca. 100 nm boven het 10 substraatoppervlak uitstrekken. Het boven het substraatoppervlak uitstekende veldoxide zal aan het einde van de vervaardigingsstappen zijn verwijderd, zodat er verzonken veldoxide-gebieden resulteren met een nagenoeg vlakke topografie waardoor het aanbrengen van de elektrische bedra-dingssporen voor het aansluiten of onderling verbinden van de afzonder-15 lijke halfgeleiderelementen relatief eenvoudig kan worden uitgevoerd.
Overeenkomstig een verder uitvoeringsvorm van de werkwijze volgens de uitvinding wordt hiertoe de eerste laag siliciumoxide gevormd met een dikte kleiner dan de dikte van de uiteindelijke veldoxide-gebieden. Onder de aanname dat er gedeeltelijk verzonken oxidelagen die-20 nen te worden aangebracht welke zich weer over een diepte van ca. 400 nm in het substraat en bovendien over een afstand van ca. 100 nm boven het substraatoppervlak uitstrekken, wordt nu een eerste oxidelaag met een dikte van ca. 300 nm gevormd» Na het etsen resulteert dit in ca. 150 nm diepe, door het masker bepaalde verdiepingen in het siliciumsubstraat. 25 Vervolgens wordt in de volgende oxydatiestap een ca. 500 nm dikke oxidelaag aangebracht, welke zich over een afstand van ca. 400 nm in het substraat en over ca. 100 nm boven het substraatoppervlak uitstrekt. (Niet getoond). Het verrassende van deze uitvoeringsvorm van de werkwijze volgens de uitvinding ligt in het feit dat met de eerste oxydatie nu 30 slechts een ca, 300 nm dikke oxidelaag hoeft te worden gevormd, in tegenstelling tot de ca. 400 nm dikke eerste oxidelaag zoals beschreven aan de hand van de figuren 1-5. Dit betekent dat er minder diepe verdiepingen in het siliciumsubstraat hoeven te worden geëtst, waardoor de uiteindelijke laterale oxidegroei minder dan 100 nm bedraagt.
35 In aanvulling op de in het voorgaande beschreven werkwijze- stappen kan overeenkomstig een verdere uitvoeringsvorm van de uitvinding een nog verdere reductie van de laterale oxidegroei worden bewerkstelligd door de randen van de openingen van het masker met de in de inlei- .8800303 » * PHN 12.518 10 ding reeds genoemde spacers te bedekken, alvorens de eerste oxydatiestap voor het volgens de uitvinding vormen van de verdiepingen in het substraat wordt uitgevoerd.
Overeenkomstig de uitvinding wordt voor het vormen van deze 5 spacers het masker met een verdere laag siciliumoxynitride bedekt, zoals getoond in Figuur 6, welke verdere laag met behulp van een fluorhoudend plasma zodanig selectief wordt geetst, dat de zijwanden 10 van de ope-ningen van het masker met delen 11 (spacers) van deze verdere laag 9 van siliciumoxynitride bedekt blijven, zoals getoond in Figuur 7.
10 De afmetingen van de spacers 11 nabij het substraatoppervlak dienen zodanig te zijn, dat de ondergroei van de volgens de uitvinding weer te vormen eerste oxidelaag 5 beperkt blijft tot onder deze spacers 11, zoals geïllustreerd in Figuur 8. De dikte van deze verdere laag 9 van siliciumoxynitride kan volgens de uitvinding beperkt blijven tot ca.
15 40 tot 60 nm.
Door het overeenkomstig de werkwijze volgens de uitvinding vervolgens etsen van de eerste oxidelaag 5 voor het vormen van de verdiepingen 6 zullen ook de afmetingen van de spacers 11 afnemen, bijvoorbeeld zoals getoond in Figuur 9.
20 In de volgende tweede oxydatiebehandeling worden vervolgens de uiteindelijke veldoxide-gebieden 7 gevormd, zoals getoond in Figuur 10.
Door de verkleinde afmetingen van de spacers 11 zijn de in het substraat 1 gevormde verdiepingen 6 goed bereikbaar voor het oxyderende gasmengsel waarmee de verzonken veldoxide-gebieden 7 worden gevormd. De uiteinde-25 lijk gevormde veldoxide-gebieden vertonen nu een ondergroei in de aktie-ve gebieden 8 van minder dan 50 nm. Door deze geringe maatafwijking komen de uiteindelijk gevormde aktieve gebieden 8 in voldoende mate overeen met de afmetingen van het masker, hetgeen de vervaardiging van een halfgeleiderinrichting met relatief kleine aktieve gebieden, zoals ver-30 eist voor het verhogen van de integratiedichtheid, mogelijk maakt.
Nadat de veldoxidegebieden zijn aangebracht, worden de resterende delen van het masker alsmede de resterende delen van de spacers 11 op in de praktijk bekende wijze verwijderd, waarna de afzonderlijke halfgeleiderelementen in het substraat worden aangebracht.
35 Als gevolg van het vormen van de oxidelagen worden op de spacers 11 krachten uitgeoefend voor het van het substraatoppervlak wegduwen hiervan. Het overeenkomstig de uitvinding vervaardigen van de spacers van siliciumoxynitride heeft het voordeel dat de hierop werkende ,8800903 4
PHN 12.518 H
mechanische krachten zodanig door het siliciumoxynitrode worden opgenomen, dat de spacers niet of nagenoeg niet van het substraatoppervlak worden weggeduwd.
Zoals uit het voorgaande duidelijk zal zijn, omvat de werkwij-5 ze volgens de uitvinding relatief eenvoudige, goed reproduceerbare be-werkingsstappen, waardoor een fabrieksmatige vervaardiging van de half-geleiderinrichting mogelijk is. Het spreekt vanzelf dat de uitvinding niet beperkt is tot de beschreven en getoonde uitvoeringsvoorbeelden, maar dat het substraat zonder buiten het kader van de uitvinding te tre-10 den aan verdere behandelingen voor het bewerkstelligen van de gewenste eigenschappen kan worden onderworpen, zoals bijvoorbeeld het implanteren van borium voor het verhogen van de drempelspanning van de uiteindelijke isolerende veldoxide-gebieden of het aanbrengen van verdere lagen om de hechting van het masker op het substraat te verbeteren.
,6800903
Claims (7)
1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veld-oxide-gebieden voor onderlinge isolatie van in het substraat te vormen halfgeleiderelementen, waarbij in een zich over een oppervlak van het 5 substraat uitstrekkende laag siliciumoxynitride (SiOxNy) en een hierop liggende laag siliciumnitride (een masker wordt gevormd, waarna onder maskering van dit masker eerst verdiepingen in het substraat worden aangebracht waarin vervolgens door oxydatie de veld-oxide-gebieden worden gevormd, met het kenmerk, dat de verdiepingen in 10 het substraat worden aangebracht door onder maskering van het masker een eerste oxydatie uit te voeren en door vervolgens het aldus gevormde si-liciumoxide weg te etsen.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het masker als een 30 tot 60 nm laag siliciumoxynitride en een 50 tot 200 nm dikke 15 laag siliciumnitride wordt aangebracht.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat met de eerste oxydatie een laag siliciumoxide wordt gevormd met een dikte kleiner dan de dikte van de laag siliciumoxide die met de oxydatie voor het vormen van de veldoxidegebieden wordt gevormd.
4. Werkwijze volgens conclusie 1,2 of 3, met het kenmerk, dat met de eerste oxydatie een 150 tot 600 nm dikke laag siliciumoxide en met de oxydatie voor het vormen van de veldoxide-gebieden een 200 tot 800 nm dikke laag siliciumoxide wordt gevormd.
5. Werkwijze volgens een of meer der voorgaande conclusies, met 25 het kenmerk, dat de met de eerste oxydatie gevormde laag siliciumoxide in een bufferoplossing van éën deel waterstof fluoride (HF) op zeven delen ammoniumfluoride (NH4F) isotroop wordt weggeëtst.
6. Werkwijze volgens éën of meer der voorgaande conclusies, met het kenmerk, dat voorafgaand aan het uitvoeren van de eerste oxydatie 30 een verdere laag siliciumoxynitride (SiOxNy) op het masker wordt aangebracht, waarna deze verdere laag siliciumoxynitride zodanig aniso-troop wordt geëtst, dat de randen van de openingen van het masker welke de gebieden van het substraat begrenzen waar de verdiepingen worden aangebracht, met delen van deze verdere laag siliciumoxynitride bedekt 35 blijven.
7. Werkwijze volgens conclusie 6, met het kenmerk, dat de verdere laag siliciumoxynitride met een dikte van 40 tot 60 nm wordt aangebracht. ,8800903
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800903A NL8800903A (nl) | 1988-04-08 | 1988-04-08 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. |
| DE68929332T DE68929332T2 (de) | 1988-04-08 | 1989-04-03 | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumsubstrat mit völlig oder teilweise versenkten Feldoxidigebieten |
| EP89200845A EP0336515B1 (en) | 1988-04-08 | 1989-04-03 | Method of manufacturing a semiconductor device having a silicon substrate with fully or partly sunken field oxide regions |
| JP1085860A JPH0212822A (ja) | 1988-04-08 | 1989-04-06 | 完全にまたは部分的に埋められたフィールド酸化物層を有する半導体デバイスの製造方法 |
| KR1019890004648A KR890016656A (ko) | 1988-04-08 | 1989-04-08 | 전체 또는 부분 함몰 전계 산화물 지역들을 갖춘 실리콘 기판을 갖고 있는 반도체 장치 제조방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800903 | 1988-04-08 | ||
| NL8800903A NL8800903A (nl) | 1988-04-08 | 1988-04-08 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8800903A true NL8800903A (nl) | 1989-11-01 |
Family
ID=19852091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8800903A NL8800903A (nl) | 1988-04-08 | 1988-04-08 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0336515B1 (nl) |
| JP (1) | JPH0212822A (nl) |
| KR (1) | KR890016656A (nl) |
| DE (1) | DE68929332T2 (nl) |
| NL (1) | NL8800903A (nl) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100197651B1 (ko) * | 1995-11-03 | 1999-06-15 | 김영환 | 반도체 소자의 소자 분리막 제조방법 |
| US5661072A (en) * | 1996-05-23 | 1997-08-26 | Micron Technology, Inc. | Method for reducing oxide thinning during the formation of a semiconductor device |
| JP6258672B2 (ja) | 2013-11-21 | 2018-01-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038110A (en) * | 1974-06-17 | 1977-07-26 | Ibm Corporation | Planarization of integrated circuit surfaces through selective photoresist masking |
| US4333965A (en) * | 1980-09-15 | 1982-06-08 | General Electric Company | Method of making integrated circuits |
| JPS5821842A (ja) * | 1981-07-30 | 1983-02-08 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 分離領域の形成方法 |
| NL8401711A (nl) * | 1984-05-29 | 1985-12-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht. |
| US4631219A (en) * | 1985-01-31 | 1986-12-23 | International Business Machines Corporation | Growth of bird's beak free semi-rox |
| NL8501720A (nl) * | 1985-06-14 | 1987-01-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. |
-
1988
- 1988-04-08 NL NL8800903A patent/NL8800903A/nl not_active Application Discontinuation
-
1989
- 1989-04-03 DE DE68929332T patent/DE68929332T2/de not_active Expired - Fee Related
- 1989-04-03 EP EP89200845A patent/EP0336515B1/en not_active Expired - Lifetime
- 1989-04-06 JP JP1085860A patent/JPH0212822A/ja active Pending
- 1989-04-08 KR KR1019890004648A patent/KR890016656A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0336515A1 (en) | 1989-10-11 |
| KR890016656A (ko) | 1989-11-29 |
| JPH0212822A (ja) | 1990-01-17 |
| EP0336515B1 (en) | 2001-10-17 |
| DE68929332D1 (de) | 2001-11-22 |
| DE68929332T2 (de) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333964A (en) | Method of making integrated circuits | |
| US4533429A (en) | Method of manufacturing a semiconductor device | |
| US4333965A (en) | Method of making integrated circuits | |
| CA1186600A (en) | Method of forming patterns | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| US4612701A (en) | Method to reduce the height of the bird's head in oxide isolated processes | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| NL8800903A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. | |
| US4293588A (en) | Method of manufacturing a semiconductor device using different etch rates | |
| JPS6123657B2 (nl) | ||
| US6579766B1 (en) | Dual gate oxide process without critical resist and without N2 implant | |
| JPH0329296B2 (nl) | ||
| US4411929A (en) | Method for manufacturing semiconductor device | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| JP3862965B2 (ja) | 加工方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH01184852A (ja) | スペーサでマスクされたｖｌｓｉプロセス | |
| JP3178444B2 (ja) | 半導体装置の製造方法 | |
| KR960014453B1 (ko) | 필드 산화막 제조방법 | |
| KR100266024B1 (ko) | 반도체장치의소자격리방법 | |
| KR940010323B1 (ko) | 반도체 장치의 제조방법 | |
| KR0142794B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPS61279689A (ja) | 側壁保護膜を有したエツチングマスク構造とその製造方法 | |
| JPS6194338A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |