JPH05206116A - Ｍｏｓトランジスタ絶縁方法 - Google Patents

Ｍｏｓトランジスタ絶縁方法

Info

Publication number
JPH05206116A
JPH05206116A JP4269060A JP26906092A JPH05206116A JP H05206116 A JPH05206116 A JP H05206116A JP 4269060 A JP4269060 A JP 4269060A JP 26906092 A JP26906092 A JP 26906092A JP H05206116 A JPH05206116 A JP H05206116A
Authority
JP
Japan
Prior art keywords
thickness
region
layer
field oxide
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4269060A
Other languages
English (en)
Inventor
John M Barden
ジョン・エム・バーデン
Ping Wang
ピン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05206116A publication Critical patent/JPH05206116A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 一連の酸化物成長およびエッチバック処理を
用いて、ＭＯＳ装置１０の絶縁領域を形成する。 【構成】 この一連の処理は、酸化しやすい層１４を酸
化しにくい領域と酸化しやすい領域とに形成して、それ
により熱酸化処理の影響をＭＯＳ装置１０の酸化しやす
い領域に限定する。この酸化された領域および酸化され
ない領域の厚さは低減される。別の酸化を行ない、酸化
された材料は薄くなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に半導体装置に関
し、さらに詳しくは半導体装置上に絶縁領域を形成する
方法に関する。
【０００２】
【従来の技術】従来、半導体業界では、半導体ダイ上に
存在する金属酸化物半導体（ＭＯＳ）トランジスタの能
動領域間を電気的に絶縁するため、厚膜フィールド酸化
物を利用していた。厚膜フィールド酸化物は、ＭＯＳト
ランジスタ間に存在する寄生素子の閾値電圧を増加し、
トランジスタ間の不慮の電気結合を防止していた。半導
体処理技術の進歩により、能動領域の幅および能動領域
間の間隔がサブミクロン単位の寸法まで縮小するにつれ
て、能動領域間を確実に絶縁することが困難になってい
る。フィールド酸化物の成長中に、能動領域の一部に不
純物が混入する。フィールド酸化物が能動領域に侵食
し、不純物の除去を妨げる場合が多かった。不純物はト
ランジスタのゲート酸化物の信頼性を制限し、ゲート酸
化物の耐圧を８ＭＶ／ｃｍ以下の電界強度まで制限し
た。
【０００３】
【発明が解決しようとする課題】従って、厚膜フィール
ド酸化物（約４０００オングストロームよりも厚い）と
なるフィールド酸化物，フィールド酸化物の成長に起因
する不純物が実質的にない能動領域，信頼性の高いゲー
ト酸化物および高いゲート酸化物耐圧（約８ＭＶ／ｃｍ
以上）を形成する方法を設けることが好ましい。
【０００４】
【課題を解決するための手段】本発明は、一連の酸化物
成長およびエッチバック処理を利用して、ＭＯＳ装置の
絶縁領域を形成することを含む。この一連の処理は、酸
化しやすい層を酸化しにくい領域と酸化しやすい領域と
に形成し、それにより熱酸化処理の影響をＭＯＳ装置の
酸化しやすい領域に限定する。酸化領域および非酸化領
域の両方の厚さは低減される。別の酸化が施され、酸化
された材料は薄くなる。
【０００５】
【実施例】図１は、基板１１上に形成されたＣＭＯＳ装
置１０の拡大断面図である。ＣＭＯＳ装置１０は、ＢＩ
ＣＭＯＳ装置でも、シングルＭＯＳトランジスタでも、
またはＭＯＳトランジスタを含む他の半導体装置でもよ
い。基板１１は、Ｎチャンネル・トランジスタが形成さ
れるＰ型領域１２と、Ｐチャンネル・トランジスタが形
成されるＮ型領域１３とを含む。ＢＩＣＭＯＳ装置１０
の場合、基板１１はエピタキシャル層も含むことがあ
る。以下からわかるように、一連の酸化物成長およびエ
ッチバック処理を用いて、装置１０の能動領域が形成さ
れる。
【０００６】基板１１は、二酸化シリコン１４または酸
化しやすい他の材料の薄膜によって被覆される。Ｎチャ
ンネル・トランジスタとＰチャンネル・トランジスタと
を絶縁するフィールド酸化物の領域を形成するため、二
酸化シリコン層１４の一部はその後酸化される。二酸化
シリコン１４の上には多結晶シリコンの第１薄膜または
第１多結晶シリコン１６があり、これは窒化シリコン１
７などの酸化しにくい材料の層によって覆われる。第１
多結晶シリコン１６は、フィールド酸化物領域の形成中
に窒化シリコンによって基板１１に加えられる応力を最
小限に押さえる応力除去または緩衝として機能する。二
酸化シリコン１４の厚さは、以下からわかるように窒化
シリコンの下に形成するフィールド酸化物の量を最小限
に押さえるため、できるだけ小さくされる。好適な実施
例では、二酸化シリコン１４は約１００〜１０００オン
グストロームの厚さを有し、多結晶シリコン１６は約５
００〜１５００オングストロームであり、窒化シリコン
１７は約１０００〜２０００オングストロームの厚さを
有する。第２多結晶シリコン層または第２多結晶シリコ
ン１８は、窒化シリコン１７を覆う。
【０００７】第２多結晶シリコン１８は、第２多結晶シ
リコン１８の各部分が能動領域を表すようなパターンに
形成される。各能動領域２１は、Ｐ型領域１２またはＮ
型領域１３のいずれについても所望のチャンネルまたは
能動領域の位置で形成される。パターニングが完了する
と、多結晶シリコン１８の残りの部分はマスクとして利
用され、窒化シリコン１７の露出した部分および第１多
結晶シリコンの下層部分を除去し、それにより二酸化シ
リコン１４の部分を露出する。二酸化シリコン１４の各
露出部分は、フィールド酸化物領域１９にある。好適な
実施例では、窒化シリコン１７の露出部分は、半導体技
術分野の当事者にとって周知の標準的な反応性イオン・
エッチ処理で除去される図２において、図１の装置１０
はその後の処理段階で示されている。図１と同じ図２の
素子は、同じ参照番号が付けられている。ここで、第２
多結晶シリコン１８の残りの部分は除去される。好適な
実施例では、ウェット化学エッチングを用いて多結晶シ
リコン１８の露出部分を除去する。窒化シリコン１７の
残りの部分はマスクとして機能し、このマスクは各能動
領域２１を表し、かつ、その後フィールド酸化処理を行
うため酸化しにくい領域および酸化しやすい領域に二酸
化シリコン１４を形成する。
【０００８】図３は、フィールド酸化物形成後の図２の
装置１０を示す。図２と同じである図３の素子は同じ参
照番号が付けられている。約６０００〜８０００オング
ストロームのフィールド酸化物は、二酸化シリコン１４
の露出部分を熱酸化することにより、各フィールド酸化
物領域１９内に成長する。窒化シリコン１７は能動領域
２１内でフィールド酸化物が成長することを最小限に押
さえるマスクとして機能するが、フィールド酸化物は窒
化シリコン１７のエッジの下に延在することにより能動
領域２１に侵食し、それにより窒化シリコン１７のエッ
ジを隆起するかあるいは曲げる。この侵食は、能動領域
２１に形成される能動領域の幅を小さくする。また、熱
酸化処理中に、窒化シリコン１７と，二酸化シリコン１
４と、熱酸化環境との間の反応は、図３に示すＸ印によ
って示されるように基板１１内に欠陥を発生する。これ
らの欠陥は、Kooi効果によって生じる欠陥の他に、応力
によって発生する結晶欠陥によって生じる。
【０００９】一般に、これらの欠陥は窒化シリコン１７
および多結晶シリコン１６を除去し、次に別の熱酸化を
行うことによって最小限に押さえられる。しかし、Ｘ印
付近の領域における酸化は徐々に進行する。これは、酸
化に必要な酸素はより厚いフィールド酸化物を貫通し
て、酸化物に変えられるシリコンに達するためである。
従って、欠陥シリコンを除去することは長い酸化を必要
とし、その間、酸化物は領域１９に比べ領域２１によい
てより高速に成長する。能動領域２１においてこのよう
に高速成長することは、最大許容酸化時間を制限する。
欠陥付近の酸化は遅くなり、酸化時間が制限されるの
で、このような酸化はすべての欠陥を除去しない。残り
の欠陥はゲート酸化物の信頼性を損ない、ゲート酸化物
の耐圧を所望の８ＭＶ／ｃｍ以下に低減する。従って、
この製造段階で酸化を利用して欠陥を除去することによ
り、ゲート酸化物の耐圧は低くなる。
【００１０】図４は、その後の処理段階における図３の
装置１０を示す。図３と同じ図４の素子は同じ参照番号
が付けられている。欠陥に対するフィールド酸化物の影
響を最小限に押さえるため、一連の酸化およびエッチバ
ック処理が用いられ、フィールド酸化物の厚さを低減
し、次に欠陥を除去し、そして新たな酸化物を成長させ
る。この新たな酸化物を成長させることは犠牲酸化(sac
rificial oxidation) と呼ばれることが多い。これは、
欠陥を除去するため酸化物を形成することにより、シリ
コンの一部が犠牲にされるためである。
【００１１】窒化シリコン１７および多結晶シリコン１
６が除去され、それにより能動領域２１にある二酸化シ
リコン１４の部分を露出する。不純物付近のフィールド
酸化物の厚さは、フィールド酸化物領域１９および能動
領域２１の両方における二酸化シリコン１４に等方性エ
ッチングを施すことによって低減され、それにより二酸
化シリコン層１４の厚さを均等に小さくする。好適な実
施例では、緩衝されたフッ化水素酸（ＨＦ）溶液に装置
１０を約４５秒間露出することによって、等方性エッチ
ングが行われる。この溶液は、重量パーセントで、約３
０％のフッ化アンモニウム（ＮＨ4 Ｆ），６％のＨＦお
よび６４％の水によって構成される。この好適な実施例
では、エッチングが能動領域２１における二酸化シリコ
ンの厚さをほぼゼロまで低減し、これは一般にフィール
ド酸化物領域１９における厚さを約６００〜９５０オン
グストロームに低減する。二酸化シリコン１４の元の位
置を点線２２で示す。点線２２をエッチ後の位置と比較
することにより、低減量がわかる。
【００１２】図５において、等方性エッチングが完了し
た後、基板１１内の欠陥を除去するため、図４の装置１
０に対して第２の熱酸化処理が施される。好適な実施例
では、この第２の酸化は能動領域２１における二酸化シ
リコン層１４の厚さを約８００〜１２００オングストロ
ーム増加し、フィールド酸化物領域１９における厚さは
約３００〜６００オングストローム増加される。このよ
うに成長速度が異なるのは、図３で説明したようにフィ
ールド酸化物の厚さの結果である。
【００１３】図６において、図５の装置１０は第２の等
方性エッチング処理が施され、能動領域２１における二
酸化シリコン１４の厚さを再度低減する。この第２の等
方性エッチングは、フィールド酸化物領域１９における
二酸化シリコン１４の厚さも低減する。好適な実施例で
は、この等方性エッチングは、図４で説明したように、
装置１０を緩衝されたフッ化水素酸溶液に約１分４５秒
間露出することによって行われる。この好適な実施例で
は、エッチングが能動領域２１における二酸化シリコン
１４の厚さをほぼゼロに低減し、フィールド酸化物領域
１９における厚さは約４７００オングストロームに低減
される。エッチングが完了した後、装置１０の残りの部
分は形成できる。
【００１４】この一連の酸化物成長およびエッチバック
処理を利用することによって得られるフィールド酸化物
の厚さは、ゲート酸化物の信頼性を向上し、かつ、効果
的なゲート酸化物耐圧を与えることが実証されている。
一例として、この処理方法を利用して、能動領域幅およ
びフィールド酸化物領域幅が共に約０．８ミクロンのＭ
ＯＳ装置を形成した。ゲート酸化物の信頼性は、８〜１
９ＭＶ／ｃｍを越えるゲート酸化物電界に耐えた被験装
置全数のパーセントとして判定した。一般に、全装置の
うち９０パーセント以上がこのような電界に耐えること
が好ましい。被験装置について、約９１パーセントがこ
の電界に耐えた。さらに、完成した装置は、必要な１
０．０ボルトを十分上回る１３．５ボルト以上のフィー
ルド酸化物耐圧を示した。一連の酸化物成長およびエッ
チバック処理を施さずに作製された同じような寸法の装
置では、ゲート酸化物の信頼性は約８３パーセントであ
り、最大フィールド酸化物耐圧は約１０．０ボルトで、
ほとんどの装置のフィールド酸化物耐圧は１０．０ボル
ト以下であった。
【００１５】本発明について具体的な好適な実施例と共
に説明してきたが、多くの変更や変形例が当業者に明ら
かであることは明白である。つまり、本発明は特定のＣ
ＭＯＳトランジスタ構造について説明してきたが、本方
法はＢＩＣＭＯＳ，ＰＭＯＳ，ＮＭＯＳなど他のＭＯＳ
トランジスタにも直接適用でき、他の材料厚や間隔にも
適用できる。
【００１６】
【効果】以上より、ＭＯＳ装置の絶縁領域を作製する新
規な方法が提供されたことが理解される。一連の酸化物
成長およびエッチバック処理により装置のフィールド酸
化物を形成することは、フィールド近傍の欠陥を最小限
に抑え、これはゲート酸化物の信頼性およびゲート酸化
物の耐圧を改善する。また、この一連の処理は能動領域
における酸化物の量を最小限に抑え、しかもフィールド
酸化物領域における酸化物の量を最大限にする。この処
理方法は、ゲート酸化物の信頼性が高く、フィールド酸
化物の耐圧が高い微小形状を狭い間隔で設けることを容
易にする。それによって得られるＭＯＳ装置は、スタテ
ィックおよびダイナミック・メモリ，アナログ／デジタ
ル変換器，ゲート・アレイおよびさまざまな他の半導体
装置を含むさまざまなアナログおよびデジタル用途に適
しているが、これらの用途に限定されるものではない。
【図面の簡単な説明】
【図１】本発明による製造段階におけるＭＯＳ装置の一
部の拡大断面図である。
【図２】本発明による製造のその後の段階における図１
のＭＯＳ装置を示す。
【図３】本発明による製造のその後の段階における図１
のＭＯＳ装置を示す。
【図４】本発明による製造のその後の段階における図１
のＭＯＳ装置を示す。
【図５】本発明による製造のその後の段階における図１
のＭＯＳ装置を示す。
【図６】本発明に従ってフィールド酸化物を形成した後
の図５のＭＯＳ装置を示す。
【符号の説明】
１０ ＣＭＯＳ装置 １１ 基板 １２ Ｐ型領域 １３ Ｎ型領域 １４ 二酸化シリコン １６ 第１多結晶シリコン １７ 窒化シリコン １８ 第２多結晶シリコン １９ フィールド酸化物領域 ２１ 能動領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 Ｐ型領域（１２）およびＮ型領域（１
    ３）を有する半導体基板（１１）を設ける段階；二酸化
    シリコン（１４）の薄膜で前記基板（１１）を被覆する
    段階；第１多結晶シリコン層（１６）で前記二酸化シリ
    コン（１４）を被覆する段階；窒化シリコン（１７）の
    層で前記第１多結晶シリコン層（１６）を被覆する段
    階；第２多結晶シリコン層（１８）で前記窒化シリコン
    層（１７）を被覆する段階；前記第２多結晶シリコン層
    （１８）をパターニングしてマスク（１８）を形成し、
    前記マスク（１８）の第１部分は前記Ｎ型領域（１３）
    の一部を覆い、前記マスク（１８）の第２部分はＰ型領
    域の一部を覆い、それにより前記窒化シリコン層（１
    ７）の部分を露出する段階；前記窒化シリコンの前記露
    出した部分を除去して、前記第１多結晶シリコン層の部
    分を露出する段階；前記第１多結晶シリコン層の前記露
    出した部分を除去して、前記二酸化シリコン層の第１部
    分を露出する段階；前記マスク（１８）を除去して、前
    記窒化シリコン（１７）で覆われた前記第１多結晶シリ
    コン層（１６）の第２部分を残す段階；前記二酸化シリ
    コン層の前記第１部分を熱酸化して、第１厚さを有する
    フィールド酸化物を形成する段階；前記窒化シリコン
    （１７）を除去して、前記第１多結晶シリコン層（１
    ６）の前記第２部分を露出する段階；前記第１多結晶シ
    リコン層（１６）の前記第２部分を除去して、第２厚さ
    を有する前記二酸化シリコン層の第２部分を露出する段
    階；前記フィールド酸化物および前記二酸化シリコン層
    の前記第２部分を等方性エッチングすることにより、前
    記第１厚さを第３厚さまで低減し、前記第２厚さを第４
    厚さまで低減する段階；前記フィールド酸化物および前
    記二酸化シリコン層の前記第２部分を熱酸化して、前記
    フィールド酸化物の前記第３厚さを第５厚さまで増加
    し、かつ前記二酸化シリコン層の前記第２部分の前記第
    ４厚さを第６厚さまで増加する段階；前記フィールド酸
    化物および前記二酸化シリコン層の前記第２部分を等方
    性エッチングすることにより、前記第５厚さおよび第６
    厚さを低減する段階；によって構成されることを特徴と
    するＭＯＳトランジスタ絶縁方法。
  2. 【請求項２】 半導体基板（１１）を設ける段階；薄膜
    二酸化シリコン層（１４）で前記基板（１１）を被覆す
    る段階；酸化しにくい領域を酸化しにくい材料（１７）
    で被覆することにより、酸化しにくい領域と第１の酸化
    しやすい領域とに前記薄膜二酸化シリコン層を形成する
    段階；前記第１の酸化しやすい領域を熱酸化することに
    より、第１厚さを有するフィールド酸化物を形成する段
    階；前記酸化しにくい領域を第２厚さを有する第２の酸
    化しやすい領域に変えるために、前記酸化しにくい材料
    （１７）を除去する段階；前記第２の酸化しやすい領域
    の前記第２厚さを第３厚さまで低減し、かつ、前記フィ
    ールド酸化物の前記第１厚さを第４厚さまで低減する段
    階；前記フィールド酸化物および前記第２の酸化しやす
    い領域を熱酸化して、前記第２の酸化しやすい領域の前
    記第３厚さを第５厚さまで増加し、かつ、前記フィール
    ド酸化物の前記第４厚さを第６厚さまで増加する段階；
    および前記第５厚さおよび第６厚さを実質的に同時に低
    減する段階；によって構成されることを特徴とするＭＯ
    Ｓ装置を絶縁する方法。
  3. 【請求項３】 酸化しやすい材料（１４）の薄膜を有す
    る半導体基板（１１）を設ける段階；前記酸化しやすい
    膜の第１部分を熱酸化し、かつ、前記酸化しやすい膜の
    第２部分を酸化しないことにより、前記第１部分の第１
    厚さと、前記第２部分の第２厚さを形成する段階；前記
    第１厚さを低減し、かつ、前記第２厚さも低減する段
    階；前記第１部分および前記第２部分を熱酸化する段
    階；および前記第１部分および前記第２部分を薄くする
    段階；によって構成されることを特徴とするＭＯＳ装置
    を絶縁する方法。
JP4269060A 1991-09-30 1992-09-14 Ｍｏｓトランジスタ絶縁方法 Pending JPH05206116A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/767,586 US5134089A (en) 1991-09-30 1991-09-30 MOS transistor isolation method
US767586 1991-09-30

Publications (1)

Publication Number Publication Date
JPH05206116A true JPH05206116A (ja) 1993-08-13

Family

ID=25079935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4269060A Pending JPH05206116A (ja) 1991-09-30 1992-09-14 Ｍｏｓトランジスタ絶縁方法

Country Status (2)

Country Link
US (1) US5134089A (ja)
JP (1) JPH05206116A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216120A (ja) * 1992-12-03 1994-08-05 Motorola Inc 集積回路の電気的分離構造の形成方法
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
US5374586A (en) * 1993-09-27 1994-12-20 United Microelectronics Corporation Multi-LOCOS (local oxidation of silicon) isolation process
JP2626513B2 (ja) * 1993-10-07 1997-07-02 日本電気株式会社 半導体装置の製造方法
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
US5726092A (en) * 1995-04-20 1998-03-10 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5674776A (en) * 1995-04-20 1997-10-07 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
US6835634B1 (en) 1995-08-25 2004-12-28 Micron Technology, Inc. Streamlined field isolation process
KR100214469B1 (ko) * 1995-12-29 1999-08-02 구본준 반도체소자의 격리막 형성방법
US5994203A (en) * 1996-02-28 1999-11-30 Micron Technology, Inc. Process for stress reduction in silicon during field isolation
KR100189733B1 (ko) * 1996-07-22 1999-06-01 구본준 반도체장치의 소자분리막 형성방법
US6432830B1 (en) 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6080638A (en) * 1999-02-05 2000-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of thin spacer at corner of shallow trench isolation (STI)
US6440864B1 (en) 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470783A (en) * 1977-11-16 1979-06-06 Mitsubishi Electric Corp Forming method for separate oxide film of semiconductor device
JPS63272048A (ja) * 1987-04-30 1988-11-09 Oki Electric Ind Co Ltd 半導体素子の分離領域の製造方法
JPH03139835A (ja) * 1989-10-25 1991-06-14 Nec Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577394A (en) * 1984-10-01 1986-03-25 National Semiconductor Corporation Reduction of field oxide encroachment in MOS fabrication
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
US4942449A (en) * 1988-03-28 1990-07-17 General Electric Company Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips
US4847213A (en) * 1988-09-12 1989-07-11 Motorola, Inc. Process for providing isolation between CMOS devices
US5019526A (en) * 1988-09-26 1991-05-28 Nippondenso Co., Ltd. Method of manufacturing a semiconductor device having a plurality of elements
US5049520A (en) * 1990-06-06 1991-09-17 Micron Technology, Inc. Method of partially eliminating the bird's beak effect without adding any process steps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470783A (en) * 1977-11-16 1979-06-06 Mitsubishi Electric Corp Forming method for separate oxide film of semiconductor device
JPS63272048A (ja) * 1987-04-30 1988-11-09 Oki Electric Ind Co Ltd 半導体素子の分離領域の製造方法
JPH03139835A (ja) * 1989-10-25 1991-06-14 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5134089A (en) 1992-07-28

Similar Documents

Publication Publication Date Title
JP3898770B2 (ja) 高品質の酸化膜を成長させるための方法
JPH05206116A (ja) Ｍｏｓトランジスタ絶縁方法
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
US5661072A (en) Method for reducing oxide thinning during the formation of a semiconductor device
EP0595464A2 (en) Method for growing oxide layers in an integreted circuit fabrication process
JPH08130250A (ja) Ｍｏｓ型集積回路装置の製造方法
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
US4527325A (en) Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
JPH06163532A (ja) 半導体素子分離方法
JP2875972B2 (ja) 半導体素子の隔離方法
US5763316A (en) Substrate isolation process to minimize junction leakage
JP2001176983A (ja) 半導体装置及びその製造方法
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
JP3436315B2 (ja) Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JPH07176742A (ja) 半導体装置の製造方法及び半導体装置
US20230245919A1 (en) Gate and locos dielectrics grown using locos processing
KR100201775B1 (ko) 반도체 장치 제조 방법
US20010014519A1 (en) Novel method for the formation of various oxide thicknesses on a nitride
JPH10189570A (ja) 半導体素子のフィールド酸化膜形成方法
JP2750724B2 (ja) 半導体装置の製造方法
JPS6257228A (ja) 半導体装置の製造方法
JPH09129876A (ja) 半導体装置の製造方法
JPH0618211B2 (ja) 半導体装置の製造方法
JPS5917538B2 (ja) 半導体装置の製造方法
JPH06188259A (ja) 半導体装置の製造方法