JPS63155750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63155750A JPS63155750A JP62305488A JP30548887A JPS63155750A JP S63155750 A JPS63155750 A JP S63155750A JP 62305488 A JP62305488 A JP 62305488A JP 30548887 A JP30548887 A JP 30548887A JP S63155750 A JPS63155750 A JP S63155750A
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- gas mixture
- silicon
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000003647 oxidation Effects 0.000 claims description 74
- 238000007254 oxidation reaction Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 65
- 239000000203 mixture Substances 0.000 claims description 56
- 239000007789 gas Substances 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 238000011282 treatment Methods 0.000 claims description 33
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 230000001590 oxidative effect Effects 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000003064 anti-oxidating effect Effects 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 230000007547 defect Effects 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- -1 phosphorous ions Chemical class 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000009279 wet oxidation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
- H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコン基板表面に局部的に酸化防止マスク
を設け、次いで、酸化処理中に組成を変える酸化ガス混
合物中で該基板を加熱して酸化処理をおこなう半導体装
置の製造方法に関するものである。このようにして、該
シリコン基板の表面にフィールド酸化領域を設ける。こ
のような領域は、特に半導体集積回路ζこおけるＭＯＳ
）ランシスタ相互間の絶）３ （１ｎｓｕｌａｔｉｏｎ
）に適する。
を設け、次いで、酸化処理中に組成を変える酸化ガス混
合物中で該基板を加熱して酸化処理をおこなう半導体装
置の製造方法に関するものである。このようにして、該
シリコン基板の表面にフィールド酸化領域を設ける。こ
のような領域は、特に半導体集積回路ζこおけるＭＯＳ
）ランシスタ相互間の絶）３ （１ｎｓｕｌａｔｉｏｎ
）に適する。
米国特許第４．５５＋、、９１０には、はじめに乾燥状
態（ｄｒいの下で、次いて湿った状態（νｅ ｔ ）の
下で酸化処理を行う方法が開示されている。塩化水素を
含む乾燥ガス混合物中における乾式酸化（ｄｒｙｏｘｉ
ｄａｔｉｏｎ）中、該基板は１０００℃の温度に加熱さ
れ、一方スチーム中における湿式酸化（ｗｅｔ ｏｘｉ
ｄａｔｉｏｎ）中核基板は９２０℃の温度に加熱される
。この乾式酸化は、シリコン酸化層が約５０ｎｍの厚さ
に形成されるまで行われ、次いて、湿式酸化はシリコン
酸化層が所望の厚さになるまで行われる。酸化層１１１
マスクとして、シリコンナイトライド層が用いられる。
態（ｄｒいの下で、次いて湿った状態（νｅ ｔ ）の
下で酸化処理を行う方法が開示されている。塩化水素を
含む乾燥ガス混合物中における乾式酸化（ｄｒｙｏｘｉ
ｄａｔｉｏｎ）中、該基板は１０００℃の温度に加熱さ
れ、一方スチーム中における湿式酸化（ｗｅｔ ｏｘｉ
ｄａｔｉｏｎ）中核基板は９２０℃の温度に加熱される
。この乾式酸化は、シリコン酸化層が約５０ｎｍの厚さ
に形成されるまで行われ、次いて、湿式酸化はシリコン
酸化層が所望の厚さになるまで行われる。酸化層１１１
マスクとして、シリコンナイトライド層が用いられる。
このシリコンナイトライド層は、シリコンの熱窒化によ
り一部分形成され、残りの部分を低圧で気相状態から付
着する低圧化学蒸着処理により形成される。
り一部分形成され、残りの部分を低圧で気相状態から付
着する低圧化学蒸着処理により形成される。
上述のように、はじめに乾燥状態で酸化処理を行う場合
、次の湿式酸化中にシリコンに欠陥が形成されるのを阻
止する。しかしながら、この既知の方法では酸化層の形
成にかなり長時間を要する欠点がある。このことは、集
積回路の製造では、処理すべき基板の通過速度を遅くす
るか、別の炉を追加しなければならないことを意味する
。例えば、厚さ８００ｎｍの酸化層の形成には、約９時
間、即ち１０００℃の乾式酸化を約１時間と９２０℃の
湿式酸化を約８時間、基板を処理することになるであろ
う。
、次の湿式酸化中にシリコンに欠陥が形成されるのを阻
止する。しかしながら、この既知の方法では酸化層の形
成にかなり長時間を要する欠点がある。このことは、集
積回路の製造では、処理すべき基板の通過速度を遅くす
るか、別の炉を追加しなければならないことを意味する
。例えば、厚さ８００ｎｍの酸化層の形成には、約９時
間、即ち１０００℃の乾式酸化を約１時間と９２０℃の
湿式酸化を約８時間、基板を処理することになるであろ
う。
この場合、炉の温度を１０００℃から９２０℃に下げる
のに要する時間は考慮していない。
のに要する時間は考慮していない。
本発明は、特に比較的短時間に、シリコン基板表面にフ
ィールド酸化領域を、シリコン中の欠陥の形成を阻止し
ながら形成する方法を提供することを目的とするもので
ある。
ィールド酸化領域を、シリコン中の欠陥の形成を阻止し
ながら形成する方法を提供することを目的とするもので
ある。
本発明によれば、上記目的を達成するために、酸化ガス
混合物中で加熱処理する間、該基板を９５０乃至１０５
０℃の温度に加熱し、次いで該酸化処理中に該酸化ガス
混合物に３０容積パ一セント未満の値から３０容積パー
セントを越える値に増加させるような量で水が加えられ
ることを特徴とする。このようにして、比較的短時間に
、下にあるシリコン中に欠陥が形成されろことなくフィ
ールド酸化物の層を形成することが出来る。
混合物中で加熱処理する間、該基板を９５０乃至１０５
０℃の温度に加熱し、次いで該酸化処理中に該酸化ガス
混合物に３０容積パ一セント未満の値から３０容積パー
セントを越える値に増加させるような量で水が加えられ
ることを特徴とする。このようにして、比較的短時間に
、下にあるシリコン中に欠陥が形成されろことなくフィ
ールド酸化物の層を形成することが出来る。
本発明は、酸化処理中にシリコンに欠陥が形成されるの
を避けるためには、酸化処理はある臨界値を越えないよ
うな速度で行われかけれはならないという事実を見い出
したことζこ基づくものである。
を避けるためには、酸化処理はある臨界値を越えないよ
うな速度で行われかけれはならないという事実を見い出
したことζこ基づくものである。
酸化処理は、一定の組成ガス混合物中で、一定温度でか
つ形成された酸化物の量が増加するに従って遅くなるよ
うな速度で、すなわち酸化処理初期に最大となるような
速度で行われるので、酸化ガス混合物の組成及び酸化処
理が行われる温度の両方が、酸化処理の初期に注意深く
設定されることが主として重要なことである。
つ形成された酸化物の量が増加するに従って遅くなるよ
うな速度で、すなわち酸化処理初期に最大となるような
速度で行われるので、酸化ガス混合物の組成及び酸化処
理が行われる温度の両方が、酸化処理の初期に注意深く
設定されることが主として重要なことである。
酸化処理温度が１０５０℃以下で、ガス混合物が３０容
積パーセントを越える水分を含有しない場合、シリコン
中に全く欠陥が形成されないような遅い速度で、初期の
酸化が行われることが実験により明らかとなった。しか
しながら、ガス混合物が３０容積パーセントより多くの
水分を含有する場合、酸化処理の間にシリコン中に欠陥
が形成される。
積パーセントを越える水分を含有しない場合、シリコン
中に全く欠陥が形成されないような遅い速度で、初期の
酸化が行われることが実験により明らかとなった。しか
しながら、ガス混合物が３０容積パーセントより多くの
水分を含有する場合、酸化処理の間にシリコン中に欠陥
が形成される。
このような酸化処理の臨界速度を実験により見い出した
。
。
カス混合物中の水分が、特に酸化処理初期、例えは約１
１００ｎの厚さの酸化層が形成された直後、３０容積パ
ーセントを越えて増大された場合、シリコン中に全く欠
陥は形成されない。このような条件下では、前記の臨界
速度は明らかに越えていないが、しかし酸化処理工程は
、比較的早い速度で行うことが出来る。
１００ｎの厚さの酸化層が形成された直後、３０容積パ
ーセントを越えて増大された場合、シリコン中に全く欠
陥は形成されない。このような条件下では、前記の臨界
速度は明らかに越えていないが、しかし酸化処理工程は
、比較的早い速度で行うことが出来る。
酸化ガス混合物中の水分量を８０容積パーセントより多
くした場合、上述したような約８００ｎｍの厚さの酸化
物の層を４時間以内に形成することが出来る。
くした場合、上述したような約８００ｎｍの厚さの酸化
物の層を４時間以内に形成することが出来る。
さらに実験によれば、酸化処理が９５０’Ｃ未満の温度
で行われる場合、＋０００℃て生ずるよりざらに大きな
横方向の酸化が酸化防止マスクの縁の下に生じることを
示した。酸化処理が１０５０’Ｃより高い温度で行われ
る場合、さらに望ましくない形状の極端な横方向の酸化
が生ずるのが見い出された。
で行われる場合、＋０００℃て生ずるよりざらに大きな
横方向の酸化が酸化防止マスクの縁の下に生じることを
示した。酸化処理が１０５０’Ｃより高い温度で行われ
る場合、さらに望ましくない形状の極端な横方向の酸化
が生ずるのが見い出された。
酸化処理中に増加されるガス混合物中の水分は、酸化処
理中連続的に変えることが出来る。しかしながら、これ
は比較的高価で複雑な装置を必要とする。本発明による
非常に実用的な方法は、酸化ガス混合物中での加熱処理
が、２段階処理工程により行われることを特徴としてお
り、この場合３０容積パ一セント未満の水分量を含むガ
ス混合物中で処理する第１段階の処理工程において、５
０乃至２００ｎｍの厚さの酸化物層が形成され、次いで
８０容積パーセントより多くの水分量を含むガス混合物
中で処理する第２段階の処理工程において、所望の厚さ
の酸化物層が形成されるまで該酸化工程が継続される。
理中連続的に変えることが出来る。しかしながら、これ
は比較的高価で複雑な装置を必要とする。本発明による
非常に実用的な方法は、酸化ガス混合物中での加熱処理
が、２段階処理工程により行われることを特徴としてお
り、この場合３０容積パ一セント未満の水分量を含むガ
ス混合物中で処理する第１段階の処理工程において、５
０乃至２００ｎｍの厚さの酸化物層が形成され、次いで
８０容積パーセントより多くの水分量を含むガス混合物
中で処理する第２段階の処理工程において、所望の厚さ
の酸化物層が形成されるまで該酸化工程が継続される。
このように２段階で行われる方法は、比較的部用な手段
により実現することが出来る。このようにして、８００
ｎｍの厚さの酸化層を形成する場合、酸化処理は約４時
間行われる。即ち、０．３時間の第１段階の処理工程に
おいて、約５０ｎｍの酸化層が形成され、３．７時間の
第２段階の処理工程おいて残りの酸化層が形成される。
により実現することが出来る。このようにして、８００
ｎｍの厚さの酸化層を形成する場合、酸化処理は約４時
間行われる。即ち、０．３時間の第１段階の処理工程に
おいて、約５０ｎｍの酸化層が形成され、３．７時間の
第２段階の処理工程おいて残りの酸化層が形成される。
本発明をざらに詳細に実施例に基づき図面を用いて説明
する。
する。
図面において第１図乃至第９図は、本発明によ一８＝
る方法を用いる半導体装置の製造方法を、いくつかの工
程順に示した概略断面図、第１０図及び第１１図は、第
２図乃至第６図の断面図の一部拡大図を示す。これら図
面は概略化したもので、一定の縮尺比で描いたものでは
なく、横方向及び縦方向の寸法は非常に誇張されている
。
程順に示した概略断面図、第１０図及び第１１図は、第
２図乃至第６図の断面図の一部拡大図を示す。これら図
面は概略化したもので、一定の縮尺比で描いたものでは
なく、横方向及び縦方向の寸法は非常に誇張されている
。
第１図乃至第９図は、本発明による方法を用いる半導体
装置の製造のいくつかの連続的な工程を示すものである
。
装置の製造のいくつかの連続的な工程を示すものである
。
酸化防止マスク３を局部的にシリコン基板２の表面１に
設ける。該シリコン基板２は、約１０１９７トム／ｄの
ドーピング濃度を有するｐ形の下部層４と、この上に約
１ｏＩ５ｎｈｉｃｉのドーピング濃度で厚さ約４μｍに
′エピタキシャル成長させたｐ形の上部層５とを有する
。該酸化防止マスク３はひずみ緩和下部層６と酸化防止
上部Ｎ７とを有する（第１図参照）。
設ける。該シリコン基板２は、約１０１９７トム／ｄの
ドーピング濃度を有するｐ形の下部層４と、この上に約
１ｏＩ５ｎｈｉｃｉのドーピング濃度で厚さ約４μｍに
′エピタキシャル成長させたｐ形の上部層５とを有する
。該酸化防止マスク３はひずみ緩和下部層６と酸化防止
上部Ｎ７とを有する（第１図参照）。
次いて、該シリコン基板２を、通常の炉（図示せず）を
用いて酸化ガス混合物中で加熱し、酸化処理を行う。こ
れによりフィールド酸化領域８が形成される。該フィー
ルド酸化領域８は、隣接するＭＯＳ）ランジスタ間の電
気的絶縁となる（第２図参照）。
用いて酸化ガス混合物中で加熱し、酸化処理を行う。こ
れによりフィールド酸化領域８が形成される。該フィー
ルド酸化領域８は、隣接するＭＯＳ）ランジスタ間の電
気的絶縁となる（第２図参照）。
該酸化処理中、酸化ガス混合物の組成を変える。
本発明によれは、該酸化処理は、酸化ガス混合物中で加
熱処理する間、該基板を９５０乃至１０５０’Ｃの温度
に加熱し、次いで該酸化処理工程こ該酸化ガス混合物に
加える水の量を３０容積パーセン■・未満から３０容積
パーセントを越える値に増大させて加えるような方法に
より行う。
熱処理する間、該基板を９５０乃至１０５０’Ｃの温度
に加熱し、次いで該酸化処理工程こ該酸化ガス混合物に
加える水の量を３０容積パーセン■・未満から３０容積
パーセントを越える値に増大させて加えるような方法に
より行う。
水の他に、上記ガス混合物は、例えは酸素と窒素を含む
。本発明による方法では、水分は酸化処理をもたらす速
度の決定要因となるため重要である。
。本発明による方法では、水分は酸化処理をもたらす速
度の決定要因となるため重要である。
水を入れた容器にガス混合物を通過させることによって
ガス混合物に水を加えることが出来る。
ガス混合物に水を加えることが出来る。
本発明による方法では、ガス混合物中の水分量を変えな
ければならない。これはガス混合物中に水を、水素と酸
素のガス状態で加え、これらのガスが酸化処理炉内で互
いに反応して水を形成するようにして、一層精密な制御
で行うことが出来る。
ければならない。これはガス混合物中に水を、水素と酸
素のガス状態で加え、これらのガスが酸化処理炉内で互
いに反応して水を形成するようにして、一層精密な制御
で行うことが出来る。
炉内で爆発が生じるのを避けるために、カス混合物に酸
素は過剰量が加えられる。酸化処理炉内でシリコン基板
と接触するガス混合物中の水分量は、酸化処理炉に供給
されるガス混合物の組成によって簡単に決定することが
出来る。
素は過剰量が加えられる。酸化処理炉内でシリコン基板
と接触するガス混合物中の水分量は、酸化処理炉に供給
されるガス混合物の組成によって簡単に決定することが
出来る。
本発明による方法を用いて、フィールド酸化物の層を下
にあるシリコン中に欠陥を形成することなく比較的短い
時間で形成することが出来る。酸化処理中に、シリコン
中に欠陥を形成されるのを避けるために、酸化処理は臨
界値を越えない速度で行なわれなければならない。酸化
処理は一定温度と一定組成のガス混合物中で、酸化処理
初期に最大速度でその後速度が次第に小さくなるような
速度で行われるので、該酸化処理の初期の速度に特別な
注意が払われなけれはならない。該酸化速度はガス混合
物中の水分量が増大するに従って大きくなる。
にあるシリコン中に欠陥を形成することなく比較的短い
時間で形成することが出来る。酸化処理中に、シリコン
中に欠陥を形成されるのを避けるために、酸化処理は臨
界値を越えない速度で行なわれなければならない。酸化
処理は一定温度と一定組成のガス混合物中で、酸化処理
初期に最大速度でその後速度が次第に小さくなるような
速度で行われるので、該酸化処理の初期の速度に特別な
注意が払われなけれはならない。該酸化速度はガス混合
物中の水分量が増大するに従って大きくなる。
酸化処理の初期に酸化ガス混合物が１０００℃で、３０
容積パーセン！・より多くの水分を含有する場合には欠
陥がシリコン中に形成され、３０容積パ一セント未満の
水分を含有する場合には、シリコン中に欠陥が形成され
ないことが見い出された。実際には、酸化処理開始直後
、例えは、たった１１００ｎの厚さの酸化層が形成され
た直後に、シリコン中の欠陥の形成を増大することなく
、酸化ガス混合物中の水分を３０容積パーセントを越え
る値に増大することが出来る。この場合、臨界速度は明
らかに越えていない。好ましくは、酸化ガス混合物中の
水分を８０容積バーセン）・を越える値に増大させる。
容積パーセン！・より多くの水分を含有する場合には欠
陥がシリコン中に形成され、３０容積パ一セント未満の
水分を含有する場合には、シリコン中に欠陥が形成され
ないことが見い出された。実際には、酸化処理開始直後
、例えは、たった１１００ｎの厚さの酸化層が形成され
た直後に、シリコン中の欠陥の形成を増大することなく
、酸化ガス混合物中の水分を３０容積パーセントを越え
る値に増大することが出来る。この場合、臨界速度は明
らかに越えていない。好ましくは、酸化ガス混合物中の
水分を８０容積バーセン）・を越える値に増大させる。
またこの場合、酸化処理は大変高い速度で行われても全
くシリコン中に欠陥は形成されない。
くシリコン中に欠陥は形成されない。
第２図において円で囲まれた部分Ｘは第１０図に概細的
に拡大して示す。酸化処理中、酸化防止マスク３より下
に位置するシリコンの一部もまた酸化される。この横方
向の酸化によって形成された酸化物は、比較的薄い部分
１０と比較的厚い部分１１とに区別することが出来る。
に拡大して示す。酸化処理中、酸化防止マスク３より下
に位置するシリコンの一部もまた酸化される。この横方
向の酸化によって形成された酸化物は、比較的薄い部分
１０と比較的厚い部分１１とに区別することが出来る。
酸化処理を９５０℃より低い温度で行う場合、酸化物の
比較的薄い部分１０か大変長くなることが見い出された
。
比較的薄い部分１０か大変長くなることが見い出された
。
一８００ｎの厚さのフィールド酸化領域８を１０００℃
で形成する場合、該比較的薄い部分１０は３００ｎｍの
長さであるが、この酸化処理を９００６Ｃで行う場合、
該比較的薄い部分１０は６００ｎｍより長くなる。これ
はもちろん望ましくないもので、特にサブミクロン範囲
の大きさでＭＯＳ）ランジスタを製造する場合には望ま
しくない。酸化処理が］０５０６Ｃより高い温度で行わ
れる場合、酸化物の比較的厚い部分１１は望ましくない
大きさに形成される。この場合、酸化物は点線１２によ
り概略的に示されるような形を呈する。次の点から明ら
かとなるように、これもまたサブミクロン範囲の大ぎさ
のＭＯＳトランジスタの製造にとっては大変不利となる
。
で形成する場合、該比較的薄い部分１０は３００ｎｍの
長さであるが、この酸化処理を９００６Ｃで行う場合、
該比較的薄い部分１０は６００ｎｍより長くなる。これ
はもちろん望ましくないもので、特にサブミクロン範囲
の大きさでＭＯＳ）ランジスタを製造する場合には望ま
しくない。酸化処理が］０５０６Ｃより高い温度で行わ
れる場合、酸化物の比較的厚い部分１１は望ましくない
大きさに形成される。この場合、酸化物は点線１２によ
り概略的に示されるような形を呈する。次の点から明ら
かとなるように、これもまたサブミクロン範囲の大ぎさ
のＭＯＳトランジスタの製造にとっては大変不利となる
。
酸化ガス混合物中の水分量は酸化処理の初期から連続的
に増加することが出来る。大変実用的で、簡素かつ安価
な本発明による方法の実施例では、酸化ガス混合物中で
の加熱処理を２段階処理工程により行い、ここで３０容
積パーセント未満の水分量を含むガス混合物中で処理す
る第１段階の処理工程において、５０乃至２００ｎｍの
厚さの酸化物層が形成され、次いで８０容積パーセント
より多くの水分量を含むカス混合物中で処理する第２段
階の処理工程において、所望の厚さの酸化物層が形成さ
れるまで該酸化工程を継続する。
に増加することが出来る。大変実用的で、簡素かつ安価
な本発明による方法の実施例では、酸化ガス混合物中で
の加熱処理を２段階処理工程により行い、ここで３０容
積パーセント未満の水分量を含むガス混合物中で処理す
る第１段階の処理工程において、５０乃至２００ｎｍの
厚さの酸化物層が形成され、次いで８０容積パーセント
より多くの水分量を含むカス混合物中で処理する第２段
階の処理工程において、所望の厚さの酸化物層が形成さ
れるまで該酸化工程を継続する。
上記酸化処理は、例えば、基板を８５０℃の炉中にすば
やくいれ、窒素を炉に通過させながら、該シリコン基板
を約２０分間８５０’Ｃから１０００℃の温度に加熱す
る。次いで１ｏｏｏ″ｃにおいて、毎分窒素６０ｏＯｓ
ｃｃ、水素１１２５ｓｅｃ及び酸素１０５０ｓｅｃのカ
ス混合物を炉に通過させる。ここでＳＣＣとは０℃，１
気圧における標準立法センチメートルを示す。この炉内
では、１１２５ｓｅｃの水蒸気が水素の全量の燃焼によ
り該ガス混合物中に生成される。これは該ガス混合物が
約１５容積パーセントの水を含有することになる。
やくいれ、窒素を炉に通過させながら、該シリコン基板
を約２０分間８５０’Ｃから１０００℃の温度に加熱す
る。次いで１ｏｏｏ″ｃにおいて、毎分窒素６０ｏＯｓ
ｃｃ、水素１１２５ｓｅｃ及び酸素１０５０ｓｅｃのカ
ス混合物を炉に通過させる。ここでＳＣＣとは０℃，１
気圧における標準立法センチメートルを示す。この炉内
では、１１２５ｓｅｃの水蒸気が水素の全量の燃焼によ
り該ガス混合物中に生成される。これは該ガス混合物が
約１５容積パーセントの水を含有することになる。
実際の酸化処理においてこの第１段階の処理工程は、２
０分間行われ、次いで、同じ１０００℃の温度で毎分水
素６６００ｓｅｃと酸素４２００ｓｅｃのカス混合物を
酸化炉に通過させる。この炉内では、６６００ｓｃＣの
水蒸気が該混合カス中に形成され、これは該混合ガスが
約８８容積パーセントの水を含有することになる。
０分間行われ、次いで、同じ１０００℃の温度で毎分水
素６６００ｓｅｃと酸素４２００ｓｅｃのカス混合物を
酸化炉に通過させる。この炉内では、６６００ｓｃＣの
水蒸気が該混合カス中に形成され、これは該混合ガスが
約８８容積パーセントの水を含有することになる。
この第２段階の酸化処理工程は３時間４０分行われる。
酸化処理終了後、炉に窒素を通過させながら、この炉の
温度を再び約３０分間で８５０℃に下げて、この炉から
基板を取り出す。第１段階の処理工程巾約５０ｎｍの酸
化物層が形成され、一方策２段階の処理工程中、約７５
０ｎｍの酸化物層が形成される。従って全部で約８００
ｎｍの酸化物は４時間で形成される。
温度を再び約３０分間で８５０℃に下げて、この炉から
基板を取り出す。第１段階の処理工程巾約５０ｎｍの酸
化物層が形成され、一方策２段階の処理工程中、約７５
０ｎｍの酸化物層が形成される。従って全部で約８００
ｎｍの酸化物は４時間で形成される。
通常の方法で酸化物を除去し、欠陥を表わすために従来
のエツチング処理を行った後、 下にあるエピタキシャルシリコンの下部層５には欠陥は
認められなかった。
のエツチング処理を行った後、 下にあるエピタキシャルシリコンの下部層５には欠陥は
認められなかった。
好ましくは、酸化処理中、１．６乃至１．８の屈折率を
有するシリコン・オキシナイトライドの下部層６とシリ
コン・ナイトライドの上部層７とを有する酸化防Ｉ４−
マスク３を用いる。このようにして、」−述の横方向の
酸化は比較的小さくなる。シリコン・オキシナイトライ
ド層６の厚さが４０ ｎｍ、 シリコン・ナイトライ
ドＮ７の厚さが１１００ｎの場合、フィールド酸化物の
層８の厚さは８００ｎｍで、比較的薄い部分１０の長さ
はたった３００ｎｍであった。この場＝１５− 合、比較的厚い部分 １１は約９０ｎｍの厚さであった
。
有するシリコン・オキシナイトライドの下部層６とシリ
コン・ナイトライドの上部層７とを有する酸化防Ｉ４−
マスク３を用いる。このようにして、」−述の横方向の
酸化は比較的小さくなる。シリコン・オキシナイトライ
ド層６の厚さが４０ ｎｍ、 シリコン・ナイトライ
ドＮ７の厚さが１１００ｎの場合、フィールド酸化物の
層８の厚さは８００ｎｍで、比較的薄い部分１０の長さ
はたった３００ｎｍであった。この場＝１５− 合、比較的厚い部分 １１は約９０ｎｍの厚さであった
。
好まジノ＜は、シリコン・オキシナイトライド６の下部
層の厚さが３０乃至５０ｎｍで、シリコン・ナイトライ
ド７の上部層が７５万１５０ｎｍのものを用いる。
層の厚さが３０乃至５０ｎｍで、シリコン・ナイトライ
ド７の上部層が７５万１５０ｎｍのものを用いる。
シリコン・ナイトライドの」二部層７が１５０ｎｍより
厚い場合、酸化処理でシリコン中に欠陥が形成される。
厚い場合、酸化処理でシリコン中に欠陥が形成される。
またシリコン・ナイトライド上部層７が１５００■より
薄い場合には欠陥は形成されない。
薄い場合には欠陥は形成されない。
シリコン・オキシナイトライドの下部層６及びシリコン
・ナイトライドの上部層７の厚さが薄ずぎる場合、すな
わちシリコン・ナイトライドの下部層６が３０ｎｍ、シ
リコン・ナイトライドの上部層７が７５ｎｍより薄い場
合、フィールド酸化領域８の層の厚さが８００ｎｍで、
比較的薄い部分１０の長さが３００ｎｍより長くなる。
・ナイトライドの上部層７の厚さが薄ずぎる場合、すな
わちシリコン・ナイトライドの下部層６が３０ｎｍ、シ
リコン・ナイトライドの上部層７が７５ｎｍより薄い場
合、フィールド酸化領域８の層の厚さが８００ｎｍで、
比較的薄い部分１０の長さが３００ｎｍより長くなる。
フィールド酸化領域８の層が上述のごとく形成された後
、残存する酸化防止マスク３を除去する。
、残存する酸化防止マスク３を除去する。
このようにして、フィールド酸化領域８て囲まれた、航
記エピタキシャル上部層５の部分が露出される。例とし
て図中には１４及び１５０２つの領域を図示する。ここ
で、これらの領域１４及び１５に類似する多数の領域が
半導体装置内に存在することに留意し、これらの領域１
４及び１５に限定して、以下この方法をさらに詳細に説
明する。
記エピタキシャル上部層５の部分が露出される。例とし
て図中には１４及び１５０２つの領域を図示する。ここ
で、これらの領域１４及び１５に類似する多数の領域が
半導体装置内に存在することに留意し、これらの領域１
４及び１５に限定して、以下この方法をさらに詳細に説
明する。
エビキタシャル」二部層５の領域１４を、これに隣接す
るフィールド酸化領域８上にまで延びるようにフォＩ・
レジストマスク】６で被履する。１ｏ１２（１シ／ｄの
注入ドーズ量及び８００ＫｅＶの注入エネルギーの燐イ
オンのイオン注入により、ｎ形区域１７が形成される。
るフィールド酸化領域８上にまで延びるようにフォＩ・
レジストマスク】６で被履する。１ｏ１２（１シ／ｄの
注入ドーズ量及び８００ＫｅＶの注入エネルギーの燐イ
オンのイオン注入により、ｎ形区域１７が形成される。
この区域は線１８によって概略的に示されるような最大
ドーピングを有し、該エピタキシャル上部層５中に約８
００ｎｍの深さまで存在し隣接するフィールド酸化領域
８でフィールド酸化物と丁度隣接する。
ドーピングを有し、該エピタキシャル上部層５中に約８
００ｎｍの深さまで存在し隣接するフィールド酸化領域
８でフィールド酸化物と丁度隣接する。
該区域１７の最大ドーピングはシリコンエビキタシャル
層５の表面ではなく、該表面からある程度前れたところ
にあり、表面１でのドーピングはより少ないので、該区
域１７はこの場合、後退ウェルとしても示されるように
ドーピングの種類に関連してｎ形つェルとなる（第３図
参照）。
層５の表面ではなく、該表面からある程度前れたところ
にあり、表面１でのドーピングはより少ないので、該区
域１７はこの場合、後退ウェルとしても示されるように
ドーピングの種類に関連してｎ形つェルとなる（第３図
参照）。
続いて同様の方法で、該領域１５をフォトレジストマス
ク１９で被履し、１ＱＩ２イオン／ｃｒｙの注入ドーズ
量及び３５０ＫｅＶの注入エネルギーのホウ素イオンの
イオン注入により、線２１で示される最大ドーピングを
有し、エピタキシャル表面より下方約８００ｎｍの深さ
まであるｐ形後退ウェル２ｏが形成される（第４図参照
）。
ク１９で被履し、１ＱＩ２イオン／ｃｒｙの注入ドーズ
量及び３５０ＫｅＶの注入エネルギーのホウ素イオンの
イオン注入により、線２１で示される最大ドーピングを
有し、エピタキシャル表面より下方約８００ｎｍの深さ
まであるｐ形後退ウェル２ｏが形成される（第４図参照
）。
ここで、厚く平面なフォＩ・レジス）Ｎ２２を設け、次
いで基板２全体をエツチング処理する（第５図参照）。
いで基板２全体をエツチング処理する（第５図参照）。
このエツチング処理において、フォトレジスト層２２と
シリコン酸化物は、実質的に同じ速さでエツチングされ
る。このエツチング処理は、第６図及び第１１図の拡大
図に示されるように、平坦な構造となったときに終える
（第６図及び第１１図参照）。第１１図から明らかなよ
うに、該構造がより平坦となるはかりでなく、酸化物の
比較的薄い部分１０もまた除去される。この結果、フィ
ールド酸化領域８はエツチング処理前よりもシリコンの
ｐ形つェル２ｏとより一４５明確な境界２５を有する。
シリコン酸化物は、実質的に同じ速さでエツチングされ
る。このエツチング処理は、第６図及び第１１図の拡大
図に示されるように、平坦な構造となったときに終える
（第６図及び第１１図参照）。第１１図から明らかなよ
うに、該構造がより平坦となるはかりでなく、酸化物の
比較的薄い部分１０もまた除去される。この結果、フィ
ールド酸化領域８はエツチング処理前よりもシリコンの
ｐ形つェル２ｏとより一４５明確な境界２５を有する。
このようにして、エピタキシャル上部層１４はより正確
に領域が規定される。
に領域が規定される。
酸化物が点線１２によって示すような形状を有する場に
は上記のようにはならない。このような場合、エピタキ
シャル上部層１４の正確な規定は、エツチング処理によ
っては実現されない（第１０図及び゛第１１図参！ｊ＠
）。
は上記のようにはならない。このような場合、エピタキ
シャル上部層１４の正確な規定は、エツチング処理によ
っては実現されない（第１０図及び゛第１１図参！ｊ＠
）。
乾燥酸素中で３０分間基板を加熱することによって約２
０ｎｍの厚さの薄いゲート酸化膜２６を設けた後通常の
方法で、酸化Ｎ２７で被履されたゲート電極２８及び２
９を設ける。続いて、５０ＫｅＶの注入エネルギー及び
１０１３イオン／ｄの注入ドーズ量で燐イオンのイオン
注入を行い、少しドープした区域３０を形成する。ｐ形
後退ウェル２ｏにのみに、該区域３０が示されているが
、ｎ形後退つェル中にも設けられる。しかし後者の場合
、フォトレジスＩ・マスク３１を用いて、５！５ＫｅＶ
注入エネルギーで２Ｘ１０１５イオン／ｄの注入ドーズ
量でフッ化ホウ素イオンのイオン注入により、ホウ素イ
オンをそれらの領域に過剰にドープする。このようにし
て、ソース領域３２及びドレイン領域３３が、ｎ形後退
ウェル１７中に形成される（第７図参照）。
０ｎｍの厚さの薄いゲート酸化膜２６を設けた後通常の
方法で、酸化Ｎ２７で被履されたゲート電極２８及び２
９を設ける。続いて、５０ＫｅＶの注入エネルギー及び
１０１３イオン／ｄの注入ドーズ量で燐イオンのイオン
注入を行い、少しドープした区域３０を形成する。ｐ形
後退ウェル２ｏにのみに、該区域３０が示されているが
、ｎ形後退つェル中にも設けられる。しかし後者の場合
、フォトレジスＩ・マスク３１を用いて、５！５ＫｅＶ
注入エネルギーで２Ｘ１０１５イオン／ｄの注入ドーズ
量でフッ化ホウ素イオンのイオン注入により、ホウ素イ
オンをそれらの領域に過剰にドープする。このようにし
て、ソース領域３２及びドレイン領域３３が、ｎ形後退
ウェル１７中に形成される（第７図参照）。
フォトレジスト
全体３を約３００ｎｍの厚さの酸化物層で被履し、ケー
ト電極２８及び２９の領域にスペーサー３４が形成され
るように異方性エツチングによりエツチング除去する。
ト電極２８及び２９の領域にスペーサー３４が形成され
るように異方性エツチングによりエツチング除去する。
フォトレジスト３５を設けた後、ソース領域３６及びド
レイン領域３７を、５０ ＫｅＶ注入エネルギー及び１
０１５イオシ／ｄ注入１・−ズ量でヒ素イオンを、イオ
ン注入することにより形成する（第８図参照）。
レイン領域３７を、５０ ＫｅＶ注入エネルギー及び１
０１５イオシ／ｄ注入１・−ズ量でヒ素イオンを、イオ
ン注入することにより形成する（第８図参照）。
フォＩ・レジスト３５を除去した後、コンタクトホール
３９を有する絶縁酸化層３８を通常の方法で形成する。
３９を有する絶縁酸化層３８を通常の方法で形成する。
金属被層４０を絶縁酸化層３８上に設け、該金属被層４
０はコンタクトボール３９を通して異なる半導体領域と
接する（第９図参照）。
０はコンタクトボール３９を通して異なる半導体領域と
接する（第９図参照）。
ゲート酸化膜２６の形成、イオン注入領域のアニール処
理、ゲッター処理及びこれ以上説明しない幾つかの酸化
処理（清浄なシリコン表面を得るためにこの表面はとき
どき酸化され、この酸化物はエツチング除去される。）
を行うため、基板は約９５０℃で全部で１時間以内の全
処理工程中加熱される。前述から、この実施例では上記
後退ウェル１７及び２０の形成に関連して、１０００℃
で合計４時間の加熱処理による特別に厚くなければなら
ないフィールド酸化物８の形成が、温度処理耐量にとっ
て最も重要な要因であることが明かである。
理、ゲッター処理及びこれ以上説明しない幾つかの酸化
処理（清浄なシリコン表面を得るためにこの表面はとき
どき酸化され、この酸化物はエツチング除去される。）
を行うため、基板は約９５０℃で全部で１時間以内の全
処理工程中加熱される。前述から、この実施例では上記
後退ウェル１７及び２０の形成に関連して、１０００℃
で合計４時間の加熱処理による特別に厚くなければなら
ないフィールド酸化物８の形成が、温度処理耐量にとっ
て最も重要な要因であることが明かである。
この温度処理耐量はできるだけ低い温度に保持されなけ
れはならない。なぜなら、約１０００℃の基板熱処理中
、ドーピング原子がシリコン基板２のエピタキシャル上
部Ｎ５内に下部層４から拡散するからである。この結果
、僅かにドープされた上部層５の有効な部分が小さくな
るばかりでなく、下部Ｎ４と上部Ｎ５との間の遷移が急
峻でなくなる。
れはならない。なぜなら、約１０００℃の基板熱処理中
、ドーピング原子がシリコン基板２のエピタキシャル上
部Ｎ５内に下部層４から拡散するからである。この結果
、僅かにドープされた上部層５の有効な部分が小さくな
るばかりでなく、下部Ｎ４と上部Ｎ５との間の遷移が急
峻でなくなる。
サブミクロン範囲の大きさのＭＯＳ）ランジスタを満足
に動作させるためには、下部層４とエピタキシャル上部
層５との開の遷移ができるだけ急峻であり、かつ前記後
退ウェル１７及び２０の下方にできるだけ近接している
ことが主として重要である。１０００℃て４時間の加熱
処理による上述の温２１一 度処理耐量にともない、下部層４はエピタキシャル上部
層５中に１μｍより少なく拡散する。
に動作させるためには、下部層４とエピタキシャル上部
層５との開の遷移ができるだけ急峻であり、かつ前記後
退ウェル１７及び２０の下方にできるだけ近接している
ことが主として重要である。１０００℃て４時間の加熱
処理による上述の温２１一 度処理耐量にともない、下部層４はエピタキシャル上部
層５中に１μｍより少なく拡散する。
本発明は上述の実施例に限定されるものではなく、当技
術の分野における通常の知識を有する者であれば、本発
明に基づき多くの応用が可能である。例えば、シリコン
・オキシナイトライド層６とシリコン・ナイトライドＮ
７からなる酸化防止マスク代わりに、望ましい他の酸化
防止マスクを用いてもよい。この場合、下部層６がシリ
コン・オキサイドからなり、シリコンとの分離表面に窒
化処理によって形成される窒化物の薄い層が形成された
マスクを用いてもよい。ざらにまた、全部シリコン・オ
キシナイトライドからなる酸化防止マスクを用いてもよ
い。
術の分野における通常の知識を有する者であれば、本発
明に基づき多くの応用が可能である。例えば、シリコン
・オキシナイトライド層６とシリコン・ナイトライドＮ
７からなる酸化防止マスク代わりに、望ましい他の酸化
防止マスクを用いてもよい。この場合、下部層６がシリ
コン・オキサイドからなり、シリコンとの分離表面に窒
化処理によって形成される窒化物の薄い層が形成された
マスクを用いてもよい。ざらにまた、全部シリコン・オ
キシナイトライドからなる酸化防止マスクを用いてもよ
い。
図面において、第１図乃至第９図は、本発明による方法
を用いる半導体装置の製造方法を、いくつかの工程順に
示した概略断面図、 第１０図及び第１１図は、第２図及び第６図の一部拡大
図である。 １・・・シリコンの基板表面、２・・−シリコン基板３
・・・酸化防止マスク、４・・・下部層５・・・上部層
、６・・・ひずみ緩和下部層７・・・酸化防止上部層、
８・・・フィールド酸化領域、１０・・・比較的薄い部
分 １１・・・比較的厚い部分、１２・・・点線、１４．１
５・・・エピタキシャル上部層１６・・・フォトレジス
トマスク １７・・・ｎ形区域（ｎ形つェル）、１８・・・線１９
・・−フォトレジストマスク ２０・・・ｐ形つェル、２１・・・線 ２２・・・厚いフォトレジスＩ一層 ２５・・・境界、２６・・・薄いゲート酸化膜２７・・
・酸化層、２８．２９・・・ゲート電極３０・・・少し
ドープされた区域 ３１・・・フォトレジストマスク、３２・・・ソース領
域３３・・・ドレイン領域、３４・・・スペーサー３５
・・・フォトレジスト、３６・・・ソース領域３７・・
・トレイン領域、３８・・・絶縁層３９・・・コンタク
トホール 出 願 人 エヌ・ベー・フィリップス・フルーイラン
ペンツアフリケン
を用いる半導体装置の製造方法を、いくつかの工程順に
示した概略断面図、 第１０図及び第１１図は、第２図及び第６図の一部拡大
図である。 １・・・シリコンの基板表面、２・・−シリコン基板３
・・・酸化防止マスク、４・・・下部層５・・・上部層
、６・・・ひずみ緩和下部層７・・・酸化防止上部層、
８・・・フィールド酸化領域、１０・・・比較的薄い部
分 １１・・・比較的厚い部分、１２・・・点線、１４．１
５・・・エピタキシャル上部層１６・・・フォトレジス
トマスク １７・・・ｎ形区域（ｎ形つェル）、１８・・・線１９
・・−フォトレジストマスク ２０・・・ｐ形つェル、２１・・・線 ２２・・・厚いフォトレジスＩ一層 ２５・・・境界、２６・・・薄いゲート酸化膜２７・・
・酸化層、２８．２９・・・ゲート電極３０・・・少し
ドープされた区域 ３１・・・フォトレジストマスク、３２・・・ソース領
域３３・・・ドレイン領域、３４・・・スペーサー３５
・・・フォトレジスト、３６・・・ソース領域３７・・
・トレイン領域、３８・・・絶縁層３９・・・コンタク
トホール 出 願 人 エヌ・ベー・フィリップス・フルーイラン
ペンツアフリケン
Claims (1)
- 【特許請求の範囲】 １ シリコン基板の表面に局部的に酸化防止マスクを形
成し、次いで酸化処理中に組成を変える酸化ガス混合物
中で該基板を加熱して酸化処理を行う半導体装置の製造
方法において、酸化ガス混合物中で加熱処理する間、該
基板を９５０乃至１０５０℃の温度に加熱し、次いで該
酸化処理中に該酸化ガス混合物に３０容積パーセント未
満の値から３０容積パーセントを越える値に増加させる
ような量で水が加えられることを特徴とする半導体装置
の製造方法。 ２ 特許請求の範囲第１項に記載の方法において、該酸
化ガス混合物中の水分量を該酸化処理中において８０容
積パーセントを越える値に増大させることを特徴とする
半導体装置の製造方法。 ３ 特許請求の範囲第１項又は第２項に記載の方法にお
いて、前記酸化ガス混合物中の加熱処理を２段階処理工
程により行い、その第１段階の処理工程においては前記
加熱処理を３０容積パーセント未満の水分量を含むガス
混合物中で行い、５０乃至２００ｎｍの厚さの酸化物層
を形成し、次いで第２段階の処理工程においては前記加
熱処理を８０容積パーセントより多くの水分量を含むガ
ス混合物中で行い、所望の厚さの酸化物層が形成される
まで該酸化処理を継続することを特徴とする半導体装置
の製造方法。 ４ 特許請求の範囲第１項ないし第３項の何れか１項に
記載の方法において、前記シリコン基板の領域で水素と
酸素を互いに反応させることによって水を前記酸化ガス
混合物中に添加することを特徴とする半導体装置の製造
方法。 ５ 特許請求の範囲第１項ないし第４項の何れか１項に
記載の方法において、該酸化処理中に前記酸化防止マス
クとして１．６乃至１．８の屈折率を有するシリコン・
オキシナイトライドの下部層とシリコン・ナイトライド
の上部層とを有する酸化防止マスクを用いることを特徴
とする半導体装置の製造方法。 ６ 特許請求の範囲第５項に記載の方法において、前記
酸化防止マスクとして厚さ３０乃至５０ｎｍのシリコン
・オキシナイトライドの下部層及び厚さ７５乃至１５０
ｎｍのシリコン・ナイトライドの上部層を有する酸化防
止マスクを用いることを特徴とする半導体装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8603111 | 1986-12-08 | ||
| NL8603111A NL8603111A (nl) | 1986-12-08 | 1986-12-08 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63155750A true JPS63155750A (ja) | 1988-06-28 |
| JPH07114199B2 JPH07114199B2 (ja) | 1995-12-06 |
Family
ID=19848963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305488A Expired - Fee Related JPH07114199B2 (ja) | 1986-12-08 | 1987-12-01 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4906595A (ja) |
| EP (1) | EP0274779B1 (ja) |
| JP (1) | JPH07114199B2 (ja) |
| KR (1) | KR970000703B1 (ja) |
| CA (1) | CA1330195C (ja) |
| DE (1) | DE3777603D1 (ja) |
| NL (1) | NL8603111A (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2886183B2 (ja) * | 1988-06-28 | 1999-04-26 | 三菱電機株式会社 | フィールド分離絶縁膜の製造方法 |
| DE68925879T2 (de) * | 1988-12-21 | 1996-10-02 | At & T Corp | Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide |
| JPH088255B2 (ja) * | 1990-02-20 | 1996-01-29 | 株式会社東芝 | 半導体基板表面処理方法および半導体基板表面処理装置 |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| US5091332A (en) * | 1990-11-19 | 1992-02-25 | Intel Corporation | Semiconductor field oxidation process |
| US5290396A (en) * | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
| US5248625A (en) * | 1991-06-06 | 1993-09-28 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5252503A (en) * | 1991-06-06 | 1993-10-12 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| JP2953897B2 (ja) * | 1992-08-10 | 1999-09-27 | シャープ株式会社 | 半導体装置の製造方法 |
| US5340553A (en) * | 1993-03-22 | 1994-08-23 | Rockwell International Corporation | Method of removing oxygen from a controlled atmosphere |
| JPH0710935U (ja) * | 1993-07-24 | 1995-02-14 | ヤマハ株式会社 | 縦型熱処理炉 |
| JPH0786271A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | シリコン酸化膜の作製方法 |
| US5880041A (en) * | 1994-05-27 | 1999-03-09 | Motorola Inc. | Method for forming a dielectric layer using high pressure |
| WO1996033510A1 (en) * | 1995-04-21 | 1996-10-24 | International Business Machines Corporation | PROCESS FOR THE CREATION OF A THERMAL SiO2 LAYER WITH EXTREMELY UNIFORM LAYER THICKNESS |
| US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
| US6159866A (en) * | 1998-03-02 | 2000-12-12 | Applied Materials, Inc. | Method for insitu vapor generation for forming an oxide on a substrate |
| US6037273A (en) * | 1997-07-11 | 2000-03-14 | Applied Materials, Inc. | Method and apparatus for insitu vapor generation |
| US6281141B1 (en) | 1999-02-08 | 2001-08-28 | Steag Rtp Systems, Inc. | Process for forming thin dielectric layers in semiconductor devices |
| US6376387B2 (en) | 1999-07-09 | 2002-04-23 | Applied Materials, Inc. | Method of sealing an epitaxial silicon layer on a substrate |
| NL1013667C2 (nl) * | 1999-11-25 | 2000-12-15 | Asm Int | Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal. |
| JP2001274154A (ja) | 2000-01-18 | 2001-10-05 | Applied Materials Inc | 成膜方法、成膜装置、半導体装置及びその製造方法 |
| US6436194B1 (en) | 2001-02-16 | 2002-08-20 | Applied Materials, Inc. | Method and a system for sealing an epitaxial silicon layer on a substrate |
| US7354789B2 (en) * | 2003-11-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| US7419496B2 (en) * | 2004-08-03 | 2008-09-02 | Staudner Rupert A | Trocar with retractable cutting surface |
| US9127340B2 (en) | 2009-02-13 | 2015-09-08 | Asm International N.V. | Selective oxidation process |
| US8889565B2 (en) * | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653213A (en) * | 1979-10-03 | 1981-05-12 | Fehrer Ernst | Spinning apparatus |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2930722A (en) * | 1959-02-03 | 1960-03-29 | Bell Telephone Labor Inc | Method of treating silicon |
| US3380852A (en) * | 1964-11-23 | 1968-04-30 | Bell Telephone Labor Inc | Method of forming an oxide coating on semiconductor bodies |
| US3583685A (en) * | 1968-09-26 | 1971-06-08 | Ibm | Method and apparatus for controlling quantity of a vapor in a gas |
| DE1934957A1 (de) * | 1969-07-10 | 1971-01-28 | Ibm Deutschland | Verfahren zur Herstellung von Oberflaechen-Feldeffekt-Transistoren |
| US3874919A (en) * | 1974-03-13 | 1975-04-01 | Ibm | Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body |
| US4186408A (en) * | 1975-05-20 | 1980-01-29 | International Business Machines Corporation | IGFET with partial planar oxide |
| IN145547B (ja) * | 1976-01-12 | 1978-11-04 | Rca Corp | |
| US4139658A (en) * | 1976-06-23 | 1979-02-13 | Rca Corp. | Process for manufacturing a radiation hardened oxide |
| JPS54125966A (en) * | 1978-03-24 | 1979-09-29 | Hitachi Ltd | Defect elimination method for semiconductor wafer |
| US4267205A (en) * | 1979-08-15 | 1981-05-12 | Hughes Aircraft Company | Process for low-temperature surface layer oxidation of a semiconductor substrate |
| JPS5693344A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5762545A (en) * | 1980-10-03 | 1982-04-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4376796A (en) * | 1981-10-27 | 1983-03-15 | Thermco Products Corporation | Processing silicon wafers employing processing gas atmospheres of similar molecular weight |
| JPS59181540A (ja) * | 1983-03-31 | 1984-10-16 | Internatl Rectifier Corp Japan Ltd | 半導体基板の熱酸化方法 |
| JPS60122799A (ja) * | 1984-05-25 | 1985-07-01 | Hitachi Ltd | 半導体ウエハの熱処理方法 |
| JPS6116531A (ja) * | 1984-07-03 | 1986-01-24 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| US4599247A (en) * | 1985-01-04 | 1986-07-08 | Texas Instruments Incorporated | Semiconductor processing facility for providing enhanced oxidation rate |
| NL8501720A (nl) * | 1985-06-14 | 1987-01-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. |
| JPS6210018A (ja) * | 1985-07-04 | 1987-01-19 | Oruto Bioka Kenkyusho:Kk | 肥満抑制組成物 |
-
1986
- 1986-12-08 NL NL8603111A patent/NL8603111A/nl not_active Application Discontinuation
-
1987
- 1987-12-01 JP JP62305488A patent/JPH07114199B2/ja not_active Expired - Fee Related
- 1987-12-02 CA CA000553385A patent/CA1330195C/en not_active Expired - Fee Related
- 1987-12-07 DE DE8787202437T patent/DE3777603D1/de not_active Expired - Lifetime
- 1987-12-07 KR KR1019870013917A patent/KR970000703B1/ko not_active IP Right Cessation
- 1987-12-07 EP EP87202437A patent/EP0274779B1/en not_active Expired - Lifetime
-
1989
- 1989-07-21 US US07/388,294 patent/US4906595A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653213A (en) * | 1979-10-03 | 1981-05-12 | Fehrer Ernst | Spinning apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0274779A1 (en) | 1988-07-20 |
| KR970000703B1 (ko) | 1997-01-18 |
| NL8603111A (nl) | 1988-07-01 |
| CA1330195C (en) | 1994-06-14 |
| DE3777603D1 (de) | 1992-04-23 |
| KR880008429A (ko) | 1988-08-31 |
| EP0274779B1 (en) | 1992-03-18 |
| JPH07114199B2 (ja) | 1995-12-06 |
| US4906595A (en) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155750A (ja) | 半導体装置の製造方法 | |
| US5552332A (en) | Process for fabricating a MOSFET device having reduced reverse short channel effects | |
| US4743566A (en) | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper | |
| JPS6269666A (ja) | イオン注入法 | |
| JPH0794503A (ja) | シリコン基板の酸化方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPH04251938A (ja) | 半導体装置の製造方法 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JPH06302682A (ja) | 半導体装置の製造方法 | |
| JPH03160728A (ja) | トランジスタの製造方法 | |
| JPS62286221A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS63308962A (ja) | 半導体装置の製造方法 | |
| JPH0442937A (ja) | 半導体装置の製造方法 | |
| JPS621266B2 (ja) | ||
| JPH02295130A (ja) | 半導体装置の製造方法 | |
| JPH025411A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |