JPS6334939A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS6334939A
JPS6334939A JP17953286A JP17953286A JPS6334939A JP S6334939 A JPS6334939 A JP S6334939A JP 17953286 A JP17953286 A JP 17953286A JP 17953286 A JP17953286 A JP 17953286A JP S6334939 A JPS6334939 A JP S6334939A
Authority
JP
Japan
Prior art keywords
film
phosphorus
aluminum
phosphorus diffusion
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17953286A
Other languages
English (en)
Other versions
JPH0565055B2 (ja
Inventor
Hiroshi Kawashita
川下　浩
Koichi Nakagawa
中川　興一
Ko Shimomura
興 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17953286A priority Critical patent/JPS6334939A/ja
Publication of JPS6334939A publication Critical patent/JPS6334939A/ja
Publication of JPH0565055B2 publication Critical patent/JPH0565055B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特に半導体素子上のボ
ンディングパッド部の構造に関するものである。
〔従来の技術〕
第３図は従来のボンディングパッド部の構造を示す断面
図であり、１はシリコンからなる半導体基板、２はこの
上に形成され之フィールド酸化膜、３はリン全含む二酸
化ケイ素膜（ＰＳＧ膜）、４はアルミニウム膜、５はア
ルミニウム膜４上のポンディング部のみ開口を設は之絶
縁保護膜である。
〔発明が解決しようとする問題点〕
従来の半導体装置に以上のような構造を何しているので
、ＰＳＧ膜中の不純吻、特に、ガラスの融点を下げ、カ
バリング全長（する友めに添ＪＪ目されるリンのアルミ
ニウム膜中への拡散が起こυや丁く、リンの影響による
初期ボンディング性の低下、あるいはボンディングワイ
ヤを構成する金とアルミニウムとの合金層の高温時の早
期劣化、水分の侵入にエリリン酸が発生しアルミニウム
を腐食させるという耐湿性不良現象などの不具合を引き
起こす問題点を有してい友。
この発明は上記の工つな問題点を解消するｔめになされ
几もので、初期ボンディング性の低下を防ぐことができ
るとともに、膜の界面を通じて侵入した水とＰＳＧ膜中
のリンとの反応を抑制することができ、さらに金−アル
ミニウム合金層に悪形＃を及ぼすリンの拡散を抑えるこ
とができる半導体装置ｊ？工びそのための製造方法を得
ること全目的とする。
〔問題点を解決する友めの手段〕
本発明に係る半導体装ｅに、リンを含有する二酸化ケイ
素膜に開口全役け、この開口内にチタンナイトライド膜
まｘｈモリブデンシリサイド膜等のリン拡散防止膜を形
成し、このリン拡散防止膜上にボンディングパッドのア
ルミニウム膜を形成し友ものである。
ま九本発明に係る半導体装置の製造方法は、ボンディン
グパッド形成部にリン拡散防止Ｍｔ形成した後、これを
覆ってリンを含有する二酸化ケイ素膜を形成し、次いで
エッチングによりボンディングパッド形成部の上記二酸
化ケイ素膜を除去し、露出し次上記リン拡散防止膜上に
アルミニウム膜を形成するものである。
〔作　用〕
アルミニウム膜の下にはリンを含む二酸化ケイ素膜がな
く、ま几チタンナイトライドまｔはモリブデンシリサイ
ド等のリン拡散防止膜がバリアとして作用する九め、二
酸化ケイ素膜からアルミニウム膜へのリンの拡散が阻止
される。
〔実施例〕
以下、本発明の一実施例を第１図（断面図）およびｔａ
ｚ図（平面図）を用いて説明する。Ｋ１図において、Ｉ
Ｆ′ｉシリコンからなる半導体基板、２はフィールド酸
化膜、３Ｈｌンを含有する二酸化ケイ素膜（Ｐ２Ｏ膜）
、４はアルミニウム膜、５は絶縁保護膜、６はフィール
ド酸化膜２とアルミニウム膜４との間に設けられ几ポリ
シリコン膜、７ｔ１同じくリン拡散防止膜であり、モリ
ブデンシリサイド膜からなる。
このような構造は、次の工うにして形成される。
半導体基板上にフィールド酸化膜２を形成した議、選択
的にポリシリコン膜６お工びリン拡散防止膜Ｔｆ、形成
し、その上にリンを含有する二酸化ケイ素膜３を全面に
形成する。次いでエツチングにニジリン拡散防止膜Ｔ上
の二酸化ケイ素膜３に開口を形成し、この開口内ｒｃｇ
出し皮上記すン拡散防止膜Ｔ上に、蒸着に１リアルミニ
クム膜４を形成する。その後、アルミニウム膜４上に開
口を有する絶縁保護Ｊ［５を形成する。
上記構成において、ボンディングパッドとしてのアルミ
ニウム膜４の下面は、リン拡散防止ＷＸ７に１って覆わ
れ、ＰＳＧ膜３とは、外縁部にンいてわずかに接するの
みで、アルミニウム膜４の下方にはＰＳＧ膜４は存在し
ない。この几め、ＰＳＧ膜３に含まれるリンのアルミニ
ウム膜４中への拡散はほとんど生じず、外縁部から拡散
したとしても、実際にボンディングされる中央部から遠
い几め、不具合を生じない。
なお、ポリシリコンＸ５Ｆｉ、ワイヤボンディング時（
半導体基板１に過大な衝撃が茄わることのないように、
この衝撃を緩和する九めに設は友ものである。このポリ
シリコン膜は、図では省略し次が、他のゲート等の内部
配線と同一工程で形成することにエリ、特に工程数を増
加させることはない。
モリブデンシリサイド膜の代りに、チタンナイトライド
膜、あるいはこれらを積層してなる膜等を用いても、同
様に二酸化ケイ素膜３からアルミニウム膜４へのリンの
拡散を防止することができる。
〔発明の効果〕
以上の工うに、本発明にＬればボンディングパッド部の
構造を、アルミニウム膜の下にチタンナイトライド膜ま
７１：Ｆｉモリブデンシリサイド膜等のリン拡散防止膜
を設け、しかもこれらアルミニウム膜およびリン拡散防
止膜の下にはＰＳＧ模がない工うな構成にし友ので、ボ
ンディング性の向上が計れるとともに、金−アルミニウ
ム接合部の早期劣化を防ぐことができるｔめ、半導体素
子の長期的信頼性＋ｍ保することが可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すボンディングパッド部
の断面図、第２図はその平面図、第３図は従来例を示す
断面図、第４図はその平面図である。 １・・・・半導体基板、３・・・・リンを含有する二酸
化ケイ素膜（ＰＳＧ膜）、４・・・・アルミニウム膜、
？・・・・モリブデンシリナイド膜からなるリン拡散防
止膜。 なお、図中、同一符号は同一または相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上に形成された、ボンディングパッド
    部に開口を有するリンを含有する二酸化ケイ素膜と、こ
    の二酸化ケイ素膜の上記開口内に形成されたリン拡散防
    止膜と、このリン拡散防止膜上に形成されたボンディン
    グパッドのアルミニウム膜とを有することを特徴とする
    半導体装置。
  2. （２）リン拡散防止膜はチタンナイトライドまたはモリ
    ブデンシリサイドの少なくとも一方からなることを特徴
    とする特許請求の範囲第１項記載の半導体装置。
  3. （３）半導体基板上のボンディングパッド形成部にリン
    拡散防止膜を形成する工程と、このリン拡散防止膜を覆
    つて半導体基板上にリンを含有する二酸化ケイ素膜を形
    成する工程と、エッチングによりボンディングパッド形
    成部の上記二酸化ケイ素膜を除去する工程と、この除去
    部分に露出した上記リン拡散防止膜上にアルミニウム膜
    を形成する工程とを含むことを特徴とする半導体装置の
    製造方法。
JP17953286A 1986-07-29 1986-07-29 半導体装置およびその製造方法 Granted JPS6334939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17953286A JPS6334939A (ja) 1986-07-29 1986-07-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17953286A JPS6334939A (ja) 1986-07-29 1986-07-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS6334939A true JPS6334939A (ja) 1988-02-15
JPH0565055B2 JPH0565055B2 (ja) 1993-09-16

Family

ID=16067398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17953286A Granted JPS6334939A (ja) 1986-07-29 1986-07-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6334939A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247361A (ja) * 1987-12-14 1990-10-03 Aluminum Co Of America <Alcoa> アルミニウム合金の熱処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219741A (ja) * 1982-06-15 1983-12-21 Nippon Gakki Seizo Kk 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219741A (ja) * 1982-06-15 1983-12-21 Nippon Gakki Seizo Kk 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247361A (ja) * 1987-12-14 1990-10-03 Aluminum Co Of America <Alcoa> アルミニウム合金の熱処理方法

Also Published As

Publication number Publication date
JPH0565055B2 (ja) 1993-09-16

Similar Documents

Publication Publication Date Title
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
TWI405300B (zh) 半導體裝置及其製造方法
US5659202A (en) Semiconductor device with a pair of dummy electrodes below an inner lead
JPH07114214B2 (ja) 半導体装置
JP2000100816A (ja) 半導体装置
JPS6334939A (ja) 半導体装置およびその製造方法
JPS6018934A (ja) 半導体装置
JPH0837289A (ja) 半導体装置及びその製造方法
JPS61232646A (ja) 樹脂封止型半導体集積回路装置
JPH01130545A (ja) 樹脂封止型半導体装置
JPS63308924A (ja) 半導体装置
JPS6255696B2 (ja)
JPS6367751A (ja) 半導体装置
JPH0456237A (ja) 半導体装置
JPH09298196A (ja) 半導体装置とその製造方法
JPH03209823A (ja) 樹脂封止型半導体装置
JPH0648696B2 (ja) 半導体装置
JPH0794639A (ja) 半導体装置及び製造方法
JPH0456239A (ja) 半導体装置
JPH0648880Y2 (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JPH02308539A (ja) 半導体装置及びその製造方法
JPS6356704B2 (ja)
JPS5929430A (ja) 半導体装置
JPS6334938A (ja) 半導体装置