JPH03154332A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03154332A JPH03154332A JP29348489A JP29348489A JPH03154332A JP H03154332 A JPH03154332 A JP H03154332A JP 29348489 A JP29348489 A JP 29348489A JP 29348489 A JP29348489 A JP 29348489A JP H03154332 A JPH03154332 A JP H03154332A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- titanium nitride
- nitride layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000010936 titanium Substances 0.000 claims abstract description 42
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 42
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005546 reactive sputtering Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 7
- 238000010030 laminating Methods 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 150000003608 titanium Chemical class 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
コンタクトホール内に電極を形成する製造方法の改良に
関し、 チタン層に窒化チタン層を形成し、その表面に窒化チタ
ン層を更に積層して形成することにより、バリア性が良
好な窒化チタン層を得ることが可能となる半導体装置の
製造方法の提供を目的とし、半導体基板表面の拡散層の
表面に形成した絶縁膜にコンタクトホールを形成する工
程と、該コンタクトホールを含む前記半導体基板の全面
にチタン層を堆積する工程と、該チタン層を熱処理し、
前記コンタクトホール内の前記拡散層にチタンシリサイ
ド層を形成し、前記チタン層の上面に窒化チタン層を形
成する工程と、該窒化チタン層の表面に反応性スパッタ
リングにより窒化チタン層を形成する工程と、該窒化チ
タン層の表面にアルミニウム層を形成する工程とを含む
よう構成する。
関し、 チタン層に窒化チタン層を形成し、その表面に窒化チタ
ン層を更に積層して形成することにより、バリア性が良
好な窒化チタン層を得ることが可能となる半導体装置の
製造方法の提供を目的とし、半導体基板表面の拡散層の
表面に形成した絶縁膜にコンタクトホールを形成する工
程と、該コンタクトホールを含む前記半導体基板の全面
にチタン層を堆積する工程と、該チタン層を熱処理し、
前記コンタクトホール内の前記拡散層にチタンシリサイ
ド層を形成し、前記チタン層の上面に窒化チタン層を形
成する工程と、該窒化チタン層の表面に反応性スパッタ
リングにより窒化チタン層を形成する工程と、該窒化チ
タン層の表面にアルミニウム層を形成する工程とを含む
よう構成する。
本発明は、半導体装置の製造方法に係り、特にコンタク
トホール内に電極を形成する製造方法の改良に関するも
のである。
トホール内に電極を形成する製造方法の改良に関するも
のである。
近年の半導体装置の集積度向上に伴うパターン微細化の
ために、半導体装置の電極取り出しに用いられるコンタ
クトホールの孔径が微細化し、コンタクトホールのアス
ペクト比が増大している。
ために、半導体装置の電極取り出しに用いられるコンタ
クトホールの孔径が微細化し、コンタクトホールのアス
ペクト比が増大している。
このようなコンタクトホールのスケールダウンに伴い電
極構造の信頼性の低下及び特性の劣化が生じており、こ
れらを防止するためにバリアメタルと称する拡散防止膜
が採用されるようになっているが、従来のバリアメタル
では種々の欠陥が生じている。
極構造の信頼性の低下及び特性の劣化が生じており、こ
れらを防止するためにバリアメタルと称する拡散防止膜
が採用されるようになっているが、従来のバリアメタル
では種々の欠陥が生じている。
以上のような状況から従来のバリアメタルにおいて生じ
ている欠陥を防止することが可能な半導体装置の製造方
法が要望されている。
ている欠陥を防止することが可能な半導体装置の製造方
法が要望されている。
従来の半導体装置の製造方法を第２図により工程順に説
明する。
明する。
まず第２図ｆａｌに示すように、半導体基板１１の表面
に拡散層１１ａを形成し、全表面にシリコン酸化膜から
なる絶縁膜１２を形成する。レジスト膜を塗布し、公知
のフォトリソグラフィー技術により拡散層１１ａの上の
この絶縁膜１２にコンタクトホール１２ａを形成する。
に拡散層１１ａを形成し、全表面にシリコン酸化膜から
なる絶縁膜１２を形成する。レジスト膜を塗布し、公知
のフォトリソグラフィー技術により拡散層１１ａの上の
この絶縁膜１２にコンタクトホール１２ａを形成する。
つぎに第２図中）に示すように、直流マグネトロンスパ
ッタ法により膜厚２００〜６００人のチタン層１３をコ
ンタクトホール１２ａ内を含む全表面に形成する。
ッタ法により膜厚２００〜６００人のチタン層１３をコ
ンタクトホール１２ａ内を含む全表面に形成する。
ついで毎分４リツトルの流量の窒素雰囲気においてラン
プアニール法により６５０°Ｃで３０秒間このチタンＪ
ｉ１３をアニール処理すると、第２図（Ｃ）に示すよう
にコンタクトホール１２ａ内のチタン層１３と拡散層１
１ａとが反応し、この拡散層１１ａにチタンシリサイド
層１３ａが形成される。
プアニール法により６５０°Ｃで３０秒間このチタンＪ
ｉ１３をアニール処理すると、第２図（Ｃ）に示すよう
にコンタクトホール１２ａ内のチタン層１３と拡散層１
１ａとが反応し、この拡散層１１ａにチタンシリサイド
層１３ａが形成される。
その後第２図（ｄ）に示すように、反応性スパッタリン
グにより膜厚１ 、０００人の窒化チタン層１４をこの
チタン層１３の表面に形成する。
グにより膜厚１ 、０００人の窒化チタン層１４をこの
チタン層１３の表面に形成する。
最後に第２図（ｅ）に示すように、この窒化チタン層１
４の表面にアルミニウム層１５を形成して電極の製造が
完了する。
４の表面にアルミニウム層１５を形成して電極の製造が
完了する。
以上説明した従来の半導体装置の製造方法においては、
チタン層の表面に直接窒化チタン層を反応性スパッタ法
により形成してチタン層とアルミニウム層とが直接接触
しないようにし、チタン層とアルミニウム層とが接触し
、シリコンを含有しないアルミニウムをアルミニウム層
に用いたときには特に顕著であるが、アルミニウム層と
チタン層とが反応して接触抵抗が高くなることを防止す
ることはできるが、このようにチタン層の表面に直接窒
化チタン層を形成しても、バリア性が良好な窒化チタン
層を得ることができないという問題点があった。
チタン層の表面に直接窒化チタン層を反応性スパッタ法
により形成してチタン層とアルミニウム層とが直接接触
しないようにし、チタン層とアルミニウム層とが接触し
、シリコンを含有しないアルミニウムをアルミニウム層
に用いたときには特に顕著であるが、アルミニウム層と
チタン層とが反応して接触抵抗が高くなることを防止す
ることはできるが、このようにチタン層の表面に直接窒
化チタン層を形成しても、バリア性が良好な窒化チタン
層を得ることができないという問題点があった。
本発明は以上のような状況からチタン層に窒化チタン層
を形成し、その表面に窒化チタン層を更に積層して形成
することにより、バリア性が良好な窒化チタン層を得る
ことが可能となる半導体装置の製造方法の提供を目的と
したものである。
を形成し、その表面に窒化チタン層を更に積層して形成
することにより、バリア性が良好な窒化チタン層を得る
ことが可能となる半導体装置の製造方法の提供を目的と
したものである。
本発明の半導体装置の製造方法は、半導体基板表面の拡
散層の表面に形成した絶縁膜にコンタクトホールを形成
する工程と、このコンタクトホールを含むこの半導体基
板の全面にチタン層を堆積する工程と、このチタン層を
熱処理し、前記コンタクトホール内の拡散層にチタンシ
リサイド層を形成し、このチタン層の上面に窒化チタン
層を形成する工程と、この窒化チタン層の表面に反応性
スパッタリングにより窒化チタン層を形成する工程と、
この窒化チタン層の表面にアルミニウム層を形成する工
程とを含むよう構成する。
散層の表面に形成した絶縁膜にコンタクトホールを形成
する工程と、このコンタクトホールを含むこの半導体基
板の全面にチタン層を堆積する工程と、このチタン層を
熱処理し、前記コンタクトホール内の拡散層にチタンシ
リサイド層を形成し、このチタン層の上面に窒化チタン
層を形成する工程と、この窒化チタン層の表面に反応性
スパッタリングにより窒化チタン層を形成する工程と、
この窒化チタン層の表面にアルミニウム層を形成する工
程とを含むよう構成する。
即ち本発明においては、半導体基板の拡散層の表面に形
成した絶縁膜のコンタクトホール内及び表面に形成した
チタン層を熱処理し、拡散層と接触している部分にはチ
タンシリサイド層を形成するので、チタン層と拡散層と
の間にコンタクト抵抗の低い接合破壊のないオーミック
コンタクＩ・をとることが可能となり、チタン層の上面
に形成された窒化チタン層の表面に更に膜厚の厚い窒化
チタン層を反応性スパッタ法により形成するので、バリ
ア性が良好な窒化チタン層を形成することが可能となり
、この表面に形成するアルミニウム層との良好な電気的
接触を得ることが可能となる。
成した絶縁膜のコンタクトホール内及び表面に形成した
チタン層を熱処理し、拡散層と接触している部分にはチ
タンシリサイド層を形成するので、チタン層と拡散層と
の間にコンタクト抵抗の低い接合破壊のないオーミック
コンタクＩ・をとることが可能となり、チタン層の上面
に形成された窒化チタン層の表面に更に膜厚の厚い窒化
チタン層を反応性スパッタ法により形成するので、バリ
ア性が良好な窒化チタン層を形成することが可能となり
、この表面に形成するアルミニウム層との良好な電気的
接触を得ることが可能となる。
以下第１図により本発明の一実施例について詳細に説明
する。
する。
まず第１図（ａ）に示すように、半導体基４Ｉｉ１の表
面に拡散層１ａを形成し、全表面にシリコン酸化膜から
なる絶縁膜２を形成する。レジスト膜を塗布し、公知の
フォトリソグラフィー技術により拡散層１ａの上のこの
絶縁膜２にコンタクトホール２ａヲ形成する。
面に拡散層１ａを形成し、全表面にシリコン酸化膜から
なる絶縁膜２を形成する。レジスト膜を塗布し、公知の
フォトリソグラフィー技術により拡散層１ａの上のこの
絶縁膜２にコンタクトホール２ａヲ形成する。
つぎに第１図（ｂ）に示すように、直流マグネトロンス
パッタ法により膜ｆｆ２００〜６００人のチタン層３を
コンタクトホール２ａ内を含む全表面に形成する。
パッタ法により膜ｆｆ２００〜６００人のチタン層３を
コンタクトホール２ａ内を含む全表面に形成する。
ついで毎分４リツトルの流量のアンモニア雰囲気におい
てランプアニール法により６５０℃で３０秒間このチタ
ン層３をアニール処理すると、第１図ｆｃ）に示すよう
にコンタクトホール２ａ内のチタン層３と拡散Ｊｉｉｌ
ａとが反応し、この拡散Ｎ１ａにチタンシリサイド層３
ａが形成され、他のチタン層３の上面には４００人の窒
化チタン層３ｂが形成される。
てランプアニール法により６５０℃で３０秒間このチタ
ン層３をアニール処理すると、第１図ｆｃ）に示すよう
にコンタクトホール２ａ内のチタン層３と拡散Ｊｉｉｌ
ａとが反応し、この拡散Ｎ１ａにチタンシリサイド層３
ａが形成され、他のチタン層３の上面には４００人の窒
化チタン層３ｂが形成される。
更に反応性スパッタリングにより膜厚１ 、０００人の
窒化チタン層４を第１図（ｄ＋に示すように、この窒化
チタン層３ｂの表面に形成する。
窒化チタン層４を第１図（ｄ＋に示すように、この窒化
チタン層３ｂの表面に形成する。
最後に第１図（ｉｌ！１に示すように、この窒化チタン
層４の表面にアルミニウム層５を形成して電極の製造が
完了する。
層４の表面にアルミニウム層５を形成して電極の製造が
完了する。
このようにコンタクトホール２ａを形成した絶縁膜２の
表面に形成したチタン層３の表面に形成した薄い窒化チ
タン層３ｂの表面に更に膜厚の窒化チタン層４を反応性
スパッタリングにより形成するので、この窒化チタンＮ
４の表面にアルミニウム層５を形成した場合に、アルミ
ニウムＮ５とチタン層３とが接触して反応することがな
くなり、バリア性が良好な窒化チタン層を形成すること
が可能となり、この表面に形成するアルミニウム層との
良好な電気的接触を得ることが可能となる。
表面に形成したチタン層３の表面に形成した薄い窒化チ
タン層３ｂの表面に更に膜厚の窒化チタン層４を反応性
スパッタリングにより形成するので、この窒化チタンＮ
４の表面にアルミニウム層５を形成した場合に、アルミ
ニウムＮ５とチタン層３とが接触して反応することがな
くなり、バリア性が良好な窒化チタン層を形成すること
が可能となり、この表面に形成するアルミニウム層との
良好な電気的接触を得ることが可能となる。
このように本発明では最初にアンモニア雰囲気でチタン
層を窒化することによって膜厚４００人の窒化チタン層
を形成し、さらにこの窒化チタン層の表面に重ねて、反
応性スパッタリングによって膜厚１，０００人の窒化チ
タン層を形成する。
層を窒化することによって膜厚４００人の窒化チタン層
を形成し、さらにこの窒化チタン層の表面に重ねて、反
応性スパッタリングによって膜厚１，０００人の窒化チ
タン層を形成する。
本発明においてこのように２回の異なった形成方法によ
り窒化チタン層を形成するのは、以下の理由によるもの
である。
り窒化チタン層を形成するのは、以下の理由によるもの
である。
まず、本発明者等の実験によれば、チタン層の表面に直
接反応性スパッタリングによって形成した窒化チタン層
の膜質は、バリア性があまり良くないが、一方窒化チタ
ン層の表面に形成された窒化チタン層の膜質は、バリア
性が良いことが明らかになっている。そこで、本発明の
製造方法ではチタン層３表面に直接窒化チタン層を形成
することを行わずに、まずチタンＪＥｉＩ３をアンモニ
ア雰囲気内で窒化し、膜厚４００人の薄い窒化チタン層
３ｂを形成した後、この薄い窒化チタン層３ｂ表面に反
応性スパッタリングで膜厚が充分厚い窒化チタン層４を
形成することによって、窒化チタン層全体をバリア性の
良好な膜質にしている。
接反応性スパッタリングによって形成した窒化チタン層
の膜質は、バリア性があまり良くないが、一方窒化チタ
ン層の表面に形成された窒化チタン層の膜質は、バリア
性が良いことが明らかになっている。そこで、本発明の
製造方法ではチタン層３表面に直接窒化チタン層を形成
することを行わずに、まずチタンＪＥｉＩ３をアンモニ
ア雰囲気内で窒化し、膜厚４００人の薄い窒化チタン層
３ｂを形成した後、この薄い窒化チタン層３ｂ表面に反
応性スパッタリングで膜厚が充分厚い窒化チタン層４を
形成することによって、窒化チタン層全体をバリア性の
良好な膜質にしている。
以上の説明から明らかなように本発明によれば、極めて
簡単な工程によりチタン層の表面に窒化チタン層を形成
し、その表面に膜厚の厚い窒化チタン層を形成するので
、バリア性の良好な窒化チタン層を得ることができ、こ
の窒化チタン層の表面に形成したアルミニウム層との間
に良好な電気的接触を取ることが可能となる利点があり
、著しい信頼性向上の効果が期待できる半導体装置の製
造方法の提供が可能である。
簡単な工程によりチタン層の表面に窒化チタン層を形成
し、その表面に膜厚の厚い窒化チタン層を形成するので
、バリア性の良好な窒化チタン層を得ることができ、こ
の窒化チタン層の表面に形成したアルミニウム層との間
に良好な電気的接触を取ることが可能となる利点があり
、著しい信頼性向上の効果が期待できる半導体装置の製
造方法の提供が可能である。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 ｌは半導体基板、 １ａは拡散層、 ２は絶縁膜、 ２ａはコンタク トホール、 ３はチタン層、 ３ａはチタンシリサイ ド層、 ３ｂは窒化チタン層、 ４は窒化チタン層、 ５はアルミニウム層、 を示す。 （ｄｌ 窒化チタン層（４） の形成 １、＠） アルミニウムＦｆ（５） の形成 本発明による一実施例を工程順に示す（■す断面９第 ■ 図（その２） ａｒ 絶縁膜（２）の形成及びコンタクトホール（２ａ）の形
成ｂｌ チタン層（３）の形成 ｔｃ＋ チタンノリサイド層（３ａ）及び窒化チタン’ｍ （３
ｂ）の形成本発明による一実施例を工程順に示す側凹面
図茎 図（そのｌ） 山） チタン層（１３）の形成 ナタンンリサイドＦｉ（１３ａ）の形成従来の４４体装
互の製造方性を工程類に示す側断面９第 図（その１）
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 ｌは半導体基板、 １ａは拡散層、 ２は絶縁膜、 ２ａはコンタク トホール、 ３はチタン層、 ３ａはチタンシリサイ ド層、 ３ｂは窒化チタン層、 ４は窒化チタン層、 ５はアルミニウム層、 を示す。 （ｄｌ 窒化チタン層（４） の形成 １、＠） アルミニウムＦｆ（５） の形成 本発明による一実施例を工程順に示す（■す断面９第 ■ 図（その２） ａｒ 絶縁膜（２）の形成及びコンタクトホール（２ａ）の形
成ｂｌ チタン層（３）の形成 ｔｃ＋ チタンノリサイド層（３ａ）及び窒化チタン’ｍ （３
ｂ）の形成本発明による一実施例を工程順に示す側凹面
図茎 図（そのｌ） 山） チタン層（１３）の形成 ナタンンリサイドＦｉ（１３ａ）の形成従来の４４体装
互の製造方性を工程類に示す側断面９第 図（その１）
Claims (1)
- 【特許請求の範囲】 半導体基板（１）表面の拡散層（１ａ）の表面に形成し
た絶縁膜（２）にコンタクトホール（２ａ）を形成する
工程と、 該コンタクトホール（２ａ）を含む前記半導体基板（１
）の全面にチタン層（３）を堆積する工程と、該チタン
層（３）を熱処理し、前記コンタクトホール（２ａ）内
の前記拡散層（１ａ）にチタンシリサイド層（３ａ）を
形成し、前記チタン層（３）の上面には窒化チタン層（
３ｂ）を形成する工程と、 該窒化チタン層（３ｂ）の表面に反応性スパッタリング
により窒化チタン層（４）を形成する工程と、該窒化チ
タン層（４）の表面にアルミニウム層（５）を形成する
工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29348489A JPH03154332A (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29348489A JPH03154332A (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154332A true JPH03154332A (ja) | 1991-07-02 |
Family
ID=17795338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29348489A Pending JPH03154332A (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118454A (en) * | 1991-05-02 | 1992-06-02 | Davidson Textron Inc. | Method for repairing voids in vinyl skin covered urethane foam products |
| US5565708A (en) * | 1994-10-06 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising composite barrier layer |
-
1989
- 1989-11-10 JP JP29348489A patent/JPH03154332A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118454A (en) * | 1991-05-02 | 1992-06-02 | Davidson Textron Inc. | Method for repairing voids in vinyl skin covered urethane foam products |
| US5565708A (en) * | 1994-10-06 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising composite barrier layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH034527A (ja) | 半導体素子の製造方法 | |
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| JPH03154332A (ja) | 半導体装置の製造方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPH04320029A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH03133129A (ja) | 半導体装置の製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| KR100511899B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 | |
| JP2020102594A (ja) | 半導体装置の製造方法 | |
| JPH0429318A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JP2019083293A (ja) | 半導体装置とその製造方法 | |
| JPS63283064A (ja) | ポリサイドパタ−ンの形成方法 | |
| JPH04158516A (ja) | 半導体装置の製造方法 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH0377661B2 (ja) |