JPS644668B2 - - Google Patents

Info

Publication number
JPS644668B2
JPS644668B2 JP57230399A JP23039982A JPS644668B2 JP S644668 B2 JPS644668 B2 JP S644668B2 JP 57230399 A JP57230399 A JP 57230399A JP 23039982 A JP23039982 A JP 23039982A JP S644668 B2 JPS644668 B2 JP S644668B2
Authority
JP
Japan
Prior art keywords
plate
copper
copper plate
ceramic plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57230399A
Other languages
English (en)
Other versions
JPS59150453A (ja
Inventor
Nobuyuki Mizunoya
Hajime Kohama
Yasuyuki Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16907265&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS644668(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57230399A priority Critical patent/JPS59150453A/ja
Priority to US06/558,583 priority patent/US4540462A/en
Priority to DE8383307762T priority patent/DE3378009D1/de
Priority to EP83307762A priority patent/EP0115158B1/en
Publication of JPS59150453A publication Critical patent/JPS59150453A/ja
Publication of JPS644668B2 publication Critical patent/JPS644668B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、非酸化物系セラミツク板に銅板を接
合させた半導体モジユール用基板の製造方法に関
する。
（従来の技術とその問題点） セラミツク板に銅板等の金属板を張合わせた半
導体モジユール用基板を製造する際には、セラミ
ツク板の表面にモリブデンペーストを塗布してメ
タライズ処理し、ろう付けにより、所定形状に打
抜いた銅板あるいはモリブデンデイスクを接合さ
せる方法が一般に行なわれている。
この方法により得られる基体は、金属板の熱膨
張係数がセラミツク板の熱膨張係数とかなり異な
るため、金属板上にシリコンペレツト等の部品を
搭載するための加熱に際してクラツクや割れが生
じるという問題があつた。また、このようなメタ
ライズ法による接合方法は煩雑であるという欠点
もあつた。
このような方法に代つてアルミナのような酸化
物系セラミツク板上に所定形状に打抜いた微量の
酸素を含有する銅板を接触配置して加熱炉に挿入
し、加熱して直接セラミツク板と銅板とを接合す
る方法が検討されている。この方法により得られ
る基板は、金属板の熱膨張係数がセラミツク板の
熱膨張係数に近いため銅板上に直接シリコンペレ
ツト等の部品を搭載しても割れ等の問題が少ない
という利点があるが、この方法では銅板を複雑形
状に打抜くことが困難であるためパターンの精度
が悪いという欠点があつた。
さらに、酸化物系セラミツク板上に銅板を接触
配置して同様に接合させ、これをホトリソグラフ
イ技術によりエツチングして所定のパターンを形
成する方法も知られている（米国特許第3766634
号明細書、同第3766634号明細書）。
しかしながら、この直接接合法は、酸化物系セ
ラミツクスについてだけ適用可能な方法であつ
て、各種の用途に適用する場合、ベースの酸化物
系セラミツクの特性に支配されるという問題があ
つた。
すなわち、熱膨脹係数について見ると、アルミ
ナのそれが7.5×10-6／℃であるのに対して、窒
化アルミは4.6×10-6／℃とシリコン基板の3.6×
10-6／℃により近く、また周知のように窒化ケイ
素は非常に大きい耐サーマルシヨク性を有してお
り、それぞれパワートランジスタ用のような熱を
発生する用途に使用した場合優れた効果を発揮す
るものと考えられるが上述した方法では、このよ
うな非酸化物系セラミツク板に適用に適用するこ
とはできない。
本発明は、かかる点に対処してなされたもの
で、直接非酸化物系セラミツク板と銅板とを接合
してクラツク等の生じない、しかも複雑形状のパ
ターンを形成し得る半導体モジユール用基板の製
造方法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） すなわち本発明方法は、非酸化物系セラミツク
板を酸素雰囲気中で加熱して表面に酸化物の薄膜
を形成する工程と、この酸化物の薄膜の上に銅板
を接触配置し、1065〜1083℃の温度で加熱して前
記セラミツク板と前記銅板とを直接接合する工程
と、この銅板の表面に所定の導電回路に対応する
耐エツチング性のパターンを形成する工程と、前
記銅板の露出部をエツチングして所定の導電回路
を形成する工程とを有することを特徴としてい
る。
本発明に使用する非酸化物系セラミツク板とし
ては、窒化アルミニウム、窒化ケイ素、窒化チタ
ン、サイアロン、炭化けい素等があげられる。特
に窒化アルミニウムを使用した場合は、放熱性に
も優れた基板が得られる。
本発明に使用する銅板としては、銅中に酸素を
100〜2000ppm含有する、例えばタフピツチ電解
銅の使用が好ましく、必要に応じて銅板を予め酸
化処理して使用してもよい。
なお、本発明において接合時の加熱温度を、
1065〜1083℃としたのは、1065℃より低いと銅−
酸化銅の共晶温度未満となつてセラミツク板と銅
板の接合が行われず、1083℃を越えると銅板が溶
融してしまうからである。
本発明方法は次のようにして行われる。
まず、非酸化物系セラミツク板を1000〜1300℃
程度の酸化雰囲気中で加熱して表面に１〜3μｍ
程度の厚さの酸化物層を形成する。
次に、この非酸化物系セラミツク板の上に、こ
のセラミツク板の大きさに相当する銅板を接触配
置し、銅の融点（1083℃）以下、銅−酸化銅の共
晶温度（1065℃）以上の温度に加熱して接合す
る。なお、セラミツク板の両面に銅板を接合させ
れば裏面の銅板は放熱に寄与することになるので
有効である。
また、非酸化物系セラミツク板および銅板とし
て必要形状より大きいものを使用して接合し、後
で切断するようにしてもよい。さらにまた、銅板
としてロールに巻いた長尺のテープを使用し、こ
のロールから銅板を２組連続的に送り出し、これ
らの銅板でセラミツク板を挾んだ状態でそのまま
加熱すれば生産性を向上することができる。この
ようにして非酸化物系セラミツク板に銅板を接合
した後、銅板の酸化膜を除去するために酸洗いを
行なう。
次いでスクリーン印刷あるいは写真レジスト法
により所望の導電回路に対応する耐エツチング性
のパターンを形成し、塩化第二銅の溶液等でエツ
チング処理を行なつて銅板の露出部を溶解除去す
る。次にレジストを除去し、洗浄して乾燥するこ
とにより半導体モジユール用基板が得られる。
このようにして得られた半導体モジユール用基
板は銅板上にシリコンチツプ等を搭載して使用に
供される。
（実施例） 次に本発明の実施例について説明する。
実施例 30mm×60mm×0.7mmの窒化アルミ製のセラミツ
ク板を酸素雰囲気中で1100℃で２時間加熱して表
面に厚さ約2μｍのAl2O3の層を形成させた。次
に、このセラミツク板の両面に、28mm×58mm×
0.3mmのタフピツチ電解銅からなる銅板を接触配
置させ、1075℃の加熱炉に挿入して30分間加熱し
て接合した。次に塩酸で酸洗いを行ない、スクリ
ーン印刷を行なつた。次いで40℃の塩化第二鉄の
エツチング液を15〜20分間噴霧してエツチングし
銅板の露出部を溶解除去した後、水酸化ナトリウ
ム等の溶液に浸漬してレジストを剥離させ、さら
に水で洗浄した後乾燥させた。
このようにして製造された半導体モジユール用
基板の銅板剥離強度は５Kg／cm、基板の熱膨脹係
数は4.6×10-6／℃であつた。
一方、表面酸化処理を行なわないアルミナ基板
を用いた以外は、実施例と同じ条件で製造した半
導体モジユール用基板の剥離強度は、８Kg／cm、
熱膨脹係数は7.5×10-6／℃であり、また表面酸
化処理を行なわない窒化アルミ製のセラミツク板
を使用した点を除いて、実施例と同じ条件で製造
した半導体モジユール用基板の銅板剥離強度は１
Kg／cm以下であつた。
［発明の効果］ 以上説明したように本発明方法によれば、非酸
化物系セラミツク板と銅板とを簡便に接合するこ
とができ、また複雑なパターンを精度よく形成す
ることができる。また、このようにして得られる
半導体モジユール用基板は、放熱性、その他の熱
的特性が良好であり、部品搭載に際してもクラツ
ク等が生ずることがない。
【図面の簡単な説明】
第１図は本発明方法の一実施例の工程を示す
図、第２図および第３図は他の実施例工程を示す
図である。 １，３，１１，１３，１９，２１……銅板、
５，１５，１７……セラミツク板。

Claims (1)

    【特許請求の範囲】
  1. １ 非酸化物系セラミツク板を酸素雰囲気中で加
    熱して表面に酸化物の薄膜を形成する工程と、こ
    の酸化物の薄膜の上に銅板を接触配置し、1065〜
    1083℃の温度で加熱して前記セラミツク板と前記
    銅板とを直接接合する工程と、この銅板の表面に
    所定の導電回路に対応する耐エツチング性のパタ
    ーンを形成する工程と、前記銅板の露出部をエツ
    チングして所定の導電回路を形成する工程とを有
    することを特徴とする半導体モジユール用基板の
    製造方法。
JP57230399A 1982-12-23 1982-12-23 半導体モジユ−ル用基板の製造方法 Granted JPS59150453A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57230399A JPS59150453A (ja) 1982-12-23 1982-12-23 半導体モジユ−ル用基板の製造方法
US06/558,583 US4540462A (en) 1982-12-23 1983-12-06 Substrate for semiconductor modules and method of manufacture
DE8383307762T DE3378009D1 (en) 1982-12-23 1983-12-20 Substrate for semiconductor module
EP83307762A EP0115158B1 (en) 1982-12-23 1983-12-20 Substrate for semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57230399A JPS59150453A (ja) 1982-12-23 1982-12-23 半導体モジユ−ル用基板の製造方法

Publications (2)

Publication Number Publication Date
JPS59150453A JPS59150453A (ja) 1984-08-28
JPS644668B2 true JPS644668B2 (ja) 1989-01-26

Family

ID=16907265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57230399A Granted JPS59150453A (ja) 1982-12-23 1982-12-23 半導体モジユ−ル用基板の製造方法

Country Status (4)

Country Link
US (1) US4540462A (ja)
EP (1) EP0115158B1 (ja)
JP (1) JPS59150453A (ja)
DE (1) DE3378009D1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3376829D1 (en) * 1982-06-29 1988-07-07 Toshiba Kk Method for directly bonding ceramic and metal members and laminated body of the same
JPS6184037A (ja) * 1984-09-30 1986-04-28 Toshiba Corp 窒化アルミニウム系セラミツクス基板
US4828961A (en) * 1986-07-02 1989-05-09 W. R. Grace & Co.-Conn. Imaging process for forming ceramic electronic circuits
GB2194477A (en) * 1986-08-28 1988-03-09 Stc Plc Solder joint
US4698132A (en) * 1986-09-30 1987-10-06 Rca Corporation Method of forming tapered contact openings
JPS63119242A (ja) * 1986-11-07 1988-05-23 Toshiba Corp 基板
US4911785A (en) * 1987-02-04 1990-03-27 Andus Corporation The method of forming a thin film artwork compounds
JPH01241193A (ja) * 1988-03-23 1989-09-26 Toshiba Corp セラミックス基板
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
JPH01249669A (ja) * 1988-03-30 1989-10-04 Toshiba Corp セラミックス回路基板
JPH0632354B2 (ja) * 1988-03-31 1994-04-27 株式会社住友金属セラミックス セラミック回路基板およびセラミック回路基板の製造方法
DE69031039T2 (de) * 1990-04-16 1997-11-06 Denki Kagaku Kogyo Kk Keramische leiterplatte
DE69123692T2 (de) * 1990-10-05 1997-07-24 Toshiba Kawasaki Kk Verfahren zur Herstellung einer keramischen Leiterplatte
JPH05166969A (ja) * 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
US5399239A (en) * 1992-12-18 1995-03-21 Ceridian Corporation Method of fabricating conductive structures on substrates
AT402135B (de) * 1994-03-30 1997-02-25 Electrovac Schaltungsträger
JP3529055B2 (ja) * 1994-05-18 2004-05-24 電気化学工業株式会社 絶縁放熱板
US5675181A (en) * 1995-01-19 1997-10-07 Fuji Electric Co., Ltd. Zirconia-added alumina substrate with direct bonding of copper
JP3176815B2 (ja) * 1995-01-19 2001-06-18 富士電機株式会社 半導体装置用基板
WO1996029736A1 (en) * 1995-03-20 1996-09-26 Kabushiki Kaisha Toshiba Silicon nitride circuit substrate
JPH09153567A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 高熱伝導性窒化珪素回路基板および半導体装置
JPH09153568A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 窒化珪素セラミック回路基板および半導体装置
US5889234A (en) * 1996-11-21 1999-03-30 Eastman Kodak Company Zirconia ceramic members with laser induced electrical conductivity in surfaces thereof
US6107638A (en) * 1997-03-14 2000-08-22 Kabushiki Kaisha Toshiba Silicon nitride circuit substrate and semiconductor device containing same
JP2000128654A (ja) * 1998-10-28 2000-05-09 Sumitomo Electric Ind Ltd 窒化ケイ素複合基板
AT408345B (de) * 1999-11-17 2001-10-25 Electrovac Verfahren zur festlegung eines aus metall-matrix- composite-(mmc-) materiales gebildeten körpers auf einem keramischen körper
US20070231590A1 (en) * 2006-03-31 2007-10-04 Stellar Industries Corp. Method of Bonding Metals to Ceramics
TW201118940A (en) * 2009-11-20 2011-06-01 Holy Stone Entpr Co Ltd Ceramic substrate manufacturing method
TW201118059A (en) * 2009-11-20 2011-06-01 Holy Stone Entpr Co Ltd Manufacturing process for high precision ceramic substrate
JP6056446B2 (ja) * 2012-12-17 2017-01-11 三菱マテリアル株式会社 パワーモジュール用基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328145A (en) * 1962-03-05 1967-06-27 English Electric Co Ltd Method of making bonded metalceramic elements
US3766634A (en) * 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
US3911553A (en) * 1974-03-04 1975-10-14 Gen Electric Method for bonding metal to ceramic
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
US4269641A (en) * 1978-11-10 1981-05-26 Agency Of Industrial Science And Technology Method for adhesion of ceramics
JPS5810880B2 (ja) * 1979-08-30 1983-02-28 株式会社村田製作所 銅被膜の密着性向上方法
DE3036128C2 (de) * 1980-09-25 1983-08-18 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zum direkten Verbinden von Kupferfolien mit Oxidkeramiksubstraten

Also Published As

Publication number Publication date
EP0115158A2 (en) 1984-08-08
US4540462A (en) 1985-09-10
JPS59150453A (ja) 1984-08-28
EP0115158B1 (en) 1988-09-14
EP0115158A3 (en) 1984-08-29
DE3378009D1 (en) 1988-10-20

Similar Documents

Publication Publication Date Title
JPS644668B2 (ja)
JP3211856B2 (ja) 回路基板
EP0681322A2 (en) Bonded ceramic metal composite substrates and circuit boards constructed therewith
JPH07202063A (ja) セラミックス回路基板
JPH0525397B2 (ja)
JP2911644B2 (ja) 回路基板
JPH0568877B2 (ja)
JP3157520B2 (ja) 窒化アルミニウム基板の製造方法
JPH04322491A (ja) セラミックス回路基板の製造法
JP2001024296A (ja) セラミック回路基板
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
JPH0799380A (ja) セラミックス−金属接合体のパターン形成方法
JPS62264689A (ja) 回路付金属−セラミツクス接合体の製造方法
JPH0477702B2 (ja)
JP3219545B2 (ja) 銅回路を有する酸化アルミニウム基板の製造方法
JPS63119242A (ja) 基板
JPH0245354B2 (ja) Kinzokukairoojusuruseramitsukusukibannoseizohoho
JPS59107769A (ja) 半田流れ防止域の形成方法
JPS6365653A (ja) セラミックス配線基板の製造方法
JPS60107845A (ja) 半導体用回路基板
JPS60120592A (ja) セラミツク配線板及びセラミツク配線板の製造方法
JPS6378742A (ja) 高熱伝導性銅貼基板の製造方法
JPS60117792A (ja) セラミックス回路基板
JPS60117793A (ja) セラミックス回路基板