JPS6059765A - 混成集積回路基板の製造方法 - Google Patents
混成集積回路基板の製造方法Info
- Publication number
- JPS6059765A JPS6059765A JP58169703A JP16970383A JPS6059765A JP S6059765 A JPS6059765 A JP S6059765A JP 58169703 A JP58169703 A JP 58169703A JP 16970383 A JP16970383 A JP 16970383A JP S6059765 A JPS6059765 A JP S6059765A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- electroless plating
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発りＪの技術分野〕
この発明は混成集積回路基板の製造方法、とくにローコ
スト、高信頼性の混成集積回路基板の製造方法に関−す
るものである。
スト、高信頼性の混成集積回路基板の製造方法に関−す
るものである。
従来、この種の回路基板としてに、アルミナセラミック
基板などの絶Ｒ性耐熱基板士に、厚膜専体ペースト、厚
膜抵抗ベーストを印刷、焼成する厚膜形成技術ケ片いて
形成される厚膜混成集積回路基板、蒸着、スパッタリン
グなどの薄膜形成技術分用いて形成さね、る薄膜混成集
積回路基板、厚膜、薄膜両者全組み合わせたもの、紙フ
ェノール基板などにポリマー印刷抵抗体を形成したもの
などが主として用いられてきた。
基板などの絶Ｒ性耐熱基板士に、厚膜専体ペースト、厚
膜抵抗ベーストを印刷、焼成する厚膜形成技術ケ片いて
形成される厚膜混成集積回路基板、蒸着、スパッタリン
グなどの薄膜形成技術分用いて形成さね、る薄膜混成集
積回路基板、厚膜、薄膜両者全組み合わせたもの、紙フ
ェノール基板などにポリマー印刷抵抗体を形成したもの
などが主として用いられてきた。
薄膜混成集積回路基板扛、高信頼性、高性能。
微細パターン等が要求さねる分野、主として産業用電子
機器などに使用されており、厚膜混成集積回路基板に比
べてコストＨ高くηる。
機器などに使用されており、厚膜混成集積回路基板に比
べてコストＨ高くηる。
一方、厚膜混成集積回路基板灯、導体層にげ銀−パラジ
ウム、白金−パラジウム、金などの貴会１Ｍ＋＋ ＋ｔ
４．ｎ−バー１ｒ−ｊ馳１ｒ−−−―−−ノット抵抗
ペーストに用い、印刷、焼成によって形成され、民生用
から産業用せでほとんどの分野で使用されている。
ウム、白金−パラジウム、金などの貴会１Ｍ＋＋ ＋ｔ
４．ｎ−バー１ｒ−ｊ馳１ｒ−−−―−−ノット抵抗
ペーストに用い、印刷、焼成によって形成され、民生用
から産業用せでほとんどの分野で使用されている。
丑だ、ホリマー印刷抵抗体會ＩＪいて、紙フェノールな
との有機系基板に印刷、？！ｌＩ！化し、鈷ぽくのエツ
ジングあるいは頌ポリマーペーストなとの印刷、硬化シ
でＬる与体パターンとｎｌみ合わせて成る厚膜（ソＪ脂
回路基板も、ニストクウノを主７ヒる目的とした民生用
の分野で使用されている。しかし、このような厚Ｍ樹脂
回路基板に、抵抗体に低温硬化型のもの？使う必・要が
あるため、間部焼成のザーメット抵抗体、薄膜抵抗体（
で比べ、性能、信頼性の面で劣る７゜寸た、熱放散性も
悪く、バ１＞ −＋ｌ］としては使用でさす、高密度化
も１」ｊ東ＩＣであ、４）などの欠点をＭｌ−る。この
ため、月」途としてな、コストを下げることを第１の目
的とする民生様器Ｃて限定さハ、る傾向にある。
との有機系基板に印刷、？！ｌＩ！化し、鈷ぽくのエツ
ジングあるいは頌ポリマーペーストなとの印刷、硬化シ
でＬる与体パターンとｎｌみ合わせて成る厚膜（ソＪ脂
回路基板も、ニストクウノを主７ヒる目的とした民生用
の分野で使用されている。しかし、このような厚Ｍ樹脂
回路基板に、抵抗体に低温硬化型のもの？使う必・要が
あるため、間部焼成のザーメット抵抗体、薄膜抵抗体（
で比べ、性能、信頼性の面で劣る７゜寸た、熱放散性も
悪く、バ１＞ −＋ｌ］としては使用でさす、高密度化
も１」ｊ東ＩＣであ、４）などの欠点をＭｌ−る。この
ため、月」途としてな、コストを下げることを第１の目
的とする民生様器Ｃて限定さハ、る傾向にある。
前述した厚膜混成集槓回陥基板な、込仇イイくに例えば
酸化ルテニワム糸のサーメット抵抗体ケ用いることＶｃ
Ｌす、抵抗値の範囲を広くとることができ、また高温焼
成（５００’Ｃ以上）であるため、性能。
酸化ルテニワム糸のサーメット抵抗体ケ用いることＶｃ
Ｌす、抵抗値の範囲を広くとることができ、また高温焼
成（５００’Ｃ以上）であるため、性能。
（，３軸性も優れており、民生用力・ら産業用−ｆでの
ほとんどの分野で使用されている。
ほとんどの分野で使用されている。
しかし、尋イ本Ｉ脅にけ貴金属が用いら１］てい／）ン
′こめ、価格が高いという欠点がある。賛た、土として
用いらねる銀は、回路素子ケ半［Ｈ付け−１ろ際（′て
溶融半田中に溶解してし捷う“′半１−Ｂ喰ゎね“°の
問題があり、銭入り半田の使用、温度管理なとｌ’−ｔ
Ｈ付はプロセスの慎重なコントロールが必要であるま７
ζ、厚朕混成集積回路基板Ｃ真ｒ１゜休Ｊ？ｊと１７で
、前述の貴金属ペーストの代椙として銅、ニソケノｉ・
などの卑金属ペーストケ使用し、コスト舎低ρ１Ｊ）シ
、導体層のインビーグンス全下げＺ）方メツ、もＩ・・
るが４１′（素雰囲気中での焼成が必要となり、贈用ｒ
＋１’ ｔｉ：＝、 ｆｒ抵抗ベーストの開発など難し
い点／バ多。
′こめ、価格が高いという欠点がある。賛た、土として
用いらねる銀は、回路素子ケ半［Ｈ付け−１ろ際（′て
溶融半田中に溶解してし捷う“′半１−Ｂ喰ゎね“°の
問題があり、銭入り半田の使用、温度管理なとｌ’−ｔ
Ｈ付はプロセスの慎重なコントロールが必要であるま７
ζ、厚朕混成集積回路基板Ｃ真ｒ１゜休Ｊ？ｊと１７で
、前述の貴金属ペーストの代椙として銅、ニソケノｉ・
などの卑金属ペーストケ使用し、コスト舎低ρ１Ｊ）シ
、導体層のインビーグンス全下げＺ）方メツ、もＩ・・
るが４１′（素雰囲気中での焼成が必要となり、贈用ｒ
＋１’ ｔｉ：＝、 ｆｒ抵抗ベーストの開発など難し
い点／バ多。
この発明に上記のような従来のものの欠点金除去′１″
Ａためになきねたもので１．ｉ（１口φ性基叛十の１１
１゜定個所に抵抗体を形成し、りし電解メッキ全析出さ
せる活性化層？、上記絶縁性基板上に、辷１己（！Ｊｔ
：抗体と接触して形成し、上記活性化層上に少なくとも
無電解メッキにより導体層を形成することにより、高性
能２品信頼性の混成集積回路基板全容易かつ安価に製造
する方法全提供すること全目的としている。
Ａためになきねたもので１．ｉ（１口φ性基叛十の１１
１゜定個所に抵抗体を形成し、りし電解メッキ全析出さ
せる活性化層？、上記絶縁性基板上に、辷１己（！Ｊｔ
：抗体と接触して形成し、上記活性化層上に少なくとも
無電解メッキにより導体層を形成することにより、高性
能２品信頼性の混成集積回路基板全容易かつ安価に製造
する方法全提供すること全目的としている。
以下、この発明の一実施例ケ図について説明する。
第１図はこの発明の一製造例に係る絶縁性基板の平面図
、第２図はこの発明の一実施例により形成された混成集
積回路基板の平面図、第３図は第２図ｌｌｌ−■線に沿
った部分断面図、第６図（ａ、ｌは第３図Ｗ−Ｖｌ 綜
に沿った断面写真、第０図（ｂ） Ｈその模式図である
。図において、ｎ＋ ｕ例えはアルミナセラミック基板
等の絶縁性基板、［２１ｉ−ｔこの絶縁性基板の所定個
所に形成さねた抵抗体で、ここでは焼成形成された酸化
ルテニウム系のサーメット抵抗体である。（３）は絶縁
性基板（１：上に、抵抗体（２）と接触して印刷形成さ
れた無電解メッキを析出させる活性化層である。（４）
は活性化層（３）上に少なくとも無電解メッキにより形
成された導体層である。
、第２図はこの発明の一実施例により形成された混成集
積回路基板の平面図、第３図は第２図ｌｌｌ−■線に沿
った部分断面図、第６図（ａ、ｌは第３図Ｗ−Ｖｌ 綜
に沿った断面写真、第０図（ｂ） Ｈその模式図である
。図において、ｎ＋ ｕ例えはアルミナセラミック基板
等の絶縁性基板、［２１ｉ−ｔこの絶縁性基板の所定個
所に形成さねた抵抗体で、ここでは焼成形成された酸化
ルテニウム系のサーメット抵抗体である。（３）は絶縁
性基板（１：上に、抵抗体（２）と接触して印刷形成さ
れた無電解メッキを析出させる活性化層である。（４）
は活性化層（３）上に少なくとも無電解メッキにより形
成された導体層である。
次に、図に従ってこの発明の混成集積回路Ｊ１（板の製
造方法ケ詳しく説明する。
造方法ケ詳しく説明する。
ます、第１図に示官ねるようＣζ、アルミナセラミック
基板ｉｌｌ上の所定個所に、酸化ルテニウム系の抵抗ペ
ースト’を印刷、焼成（５００°Ｃ以上、例えは６００
℃）し、サーメット抵抗体（２）全形成する。次に基板
（１）上の導体全形成する部分に抵抗体（２）と接触し
て活性化ペーストラ印刷、焼成し活性化層（３）全形成
する。このベーストにげ、無電解メッキを析出させるた
めの触媒金属と、焼成した際に下地との接着カケ得るた
めのガラヌ成分が含まねている。
基板ｉｌｌ上の所定個所に、酸化ルテニウム系の抵抗ペ
ースト’を印刷、焼成（５００°Ｃ以上、例えは６００
℃）し、サーメット抵抗体（２）全形成する。次に基板
（１）上の導体全形成する部分に抵抗体（２）と接触し
て活性化ペーストラ印刷、焼成し活性化層（３）全形成
する。このベーストにげ、無電解メッキを析出させるた
めの触媒金属と、焼成した際に下地との接着カケ得るた
めのガラヌ成分が含まねている。
（例えば、央野製薬キャタベース） Ｃ０Ｐ−３’７０
０）活性化ペーストの焼成温度は、前もって形成されて
いるサーメット抵抗体（２）の焼成温度よりも５０°Ｃ
程度低く設定する。こねによって、抵抗値の変化などの
熱による悪影響が防げ、かつサーメット抵抗体（２）と
活性化層（３）との間に拡散層が形成される。
０）活性化ペーストの焼成温度は、前もって形成されて
いるサーメット抵抗体（２）の焼成温度よりも５０°Ｃ
程度低く設定する。こねによって、抵抗値の変化などの
熱による悪影響が防げ、かつサーメット抵抗体（２）と
活性化層（３）との間に拡散層が形成される。
次に、このアルミナセラミック基板ｔｌｆ ｆ無電解メ
ッキ浴に浸漬し、活性化層（３）上だけにメッキ層を形
成し導体層（４）ケ得る。無電解メッキの種類として灯
、銅、ニッケルなどの卑金属全土として使用する。この
ようにすねは、サーメット抵抗体＋２１と導体Ｊｆ’、
１４）との間に、活性化ペーストの焼成時に形成され
る拡散層ケ介してオーミックコンタクトが得らねる。こ
のようにして抵抗体（２）と導体層（４）を備えた混成
集積回路基板が形成される。
ッキ浴に浸漬し、活性化層（３）上だけにメッキ層を形
成し導体層（４）ケ得る。無電解メッキの種類として灯
、銅、ニッケルなどの卑金属全土として使用する。この
ようにすねは、サーメット抵抗体＋２１と導体Ｊｆ’、
１４）との間に、活性化ペーストの焼成時に形成され
る拡散層ケ介してオーミックコンタクトが得らねる。こ
のようにして抵抗体（２）と導体層（４）を備えた混成
集積回路基板が形成される。
なお、上記実施例でに活性化層（３）全導体Ｎ（４）を
形成する部分にのみ印刷したが、第４図、第５図に示す
ように、抵抗体（２）が導体層（４）と接触しない個所
ケ除いて全面に活性化層（３）全印刷、焼成し、続いて
このアルミナセラミック基板１１１１に無電解メッキ浴
に浸漬し、活性化層（３）上にメッキに裏、る導体Ｍｌ
ｋ形成する。更に、写真製版技術によって導体層上に
レジストＮｔ形成し２．エツチングによって第５図に示
すようにパターニングされた導体層（４）全形成しても
よい。
形成する部分にのみ印刷したが、第４図、第５図に示す
ように、抵抗体（２）が導体層（４）と接触しない個所
ケ除いて全面に活性化層（３）全印刷、焼成し、続いて
このアルミナセラミック基板１１１１に無電解メッキ浴
に浸漬し、活性化層（３）上にメッキに裏、る導体Ｍｌ
ｋ形成する。更に、写真製版技術によって導体層上に
レジストＮｔ形成し２．エツチングによって第５図に示
すようにパターニングされた導体層（４）全形成しても
よい。
第４図はこの発明の他の製造例に係る絶縁性基板の平面
図、第５図はこの発すＪの他の実施例により形成された
混成集積回路基板の平面図である。
図、第５図はこの発すＪの他の実施例により形成された
混成集積回路基板の平面図である。
このような方法で製造することにより、導体層の微細な
パターニングが可能となる。丑た、上記実施例では、抵
抗体（２）としてサーメット抵抗体の場合について述べ
たが、こｈは薄膜抵抗あるいけホリマー印刷抵抗でもよ
い。
パターニングが可能となる。丑た、上記実施例では、抵
抗体（２）としてサーメット抵抗体の場合について述べ
たが、こｈは薄膜抵抗あるいけホリマー印刷抵抗でもよ
い。
また、導体層（４）會無電解メッキにより形成さｆまた
第１導体鳩と、この第１Ｎ４体層上に４気メツキで形成
された第２導体層とで構成すれば、必要に応じて薄膜？
増やすことが容易にでき、導体のインピーダンスを低く
でき、電気容量分大きくとったり、パターン全微細化ｆ
るのにも適している。
第１導体鳩と、この第１Ｎ４体層上に４気メツキで形成
された第２導体層とで構成すれば、必要に応じて薄膜？
増やすことが容易にでき、導体のインピーダンスを低く
でき、電気容量分大きくとったり、パターン全微細化ｆ
るのにも適している。
以上のように、この発明によねは絶縁性基板上の所定個
所に抵抗体を形成し、無電解メッキケ析出させる活性化
層？、上記絶縁性基板上に上記抵抗体と接触して形成し
、上記活性化周上に少なくとも無電解メッキにより導体
層を形成′１−るようにしたので、導体層を卑金属でメ
ッキにより形成できるので、経済的であり、また、特殊
雰囲気中で形成させる必要もなくなる。さらに、抵抗体
全最初に形成するので、基板に凹凸が少なく精度良く抵
抗体の形成ができる。また、熱放散の点からも基板表面
に密着して抵抗体が、、形成出来るので優れている。
所に抵抗体を形成し、無電解メッキケ析出させる活性化
層？、上記絶縁性基板上に上記抵抗体と接触して形成し
、上記活性化周上に少なくとも無電解メッキにより導体
層を形成′１−るようにしたので、導体層を卑金属でメ
ッキにより形成できるので、経済的であり、また、特殊
雰囲気中で形成させる必要もなくなる。さらに、抵抗体
全最初に形成するので、基板に凹凸が少なく精度良く抵
抗体の形成ができる。また、熱放散の点からも基板表面
に密着して抵抗体が、、形成出来るので優れている。
また、抵抗体としてザーメツトコ抗体門、川伝ね□
ば、より信頼性の晶いものとなる。 ・５．３ 、・□
４、図面の簡単な説明 ・。
第１図はこの発明の一製造例に係る絶縁性基板の平面図
、第２図にこの発明の一実施例にエリ形成さねた混成集
積回路基板の平面図、第３図は第２図ＩＪｒ−ｍ線に沿
った部分断面図、第４図はこの発明の他の製造例に係る
絶縁性基板の平面図、第５図げこの発明の他の実施例Ｖ
ＣＪ、り形成さねた混成集積回路基板の平面図、第６区
１（ａ）げ第３図■−■線に沿った断面写真、第６図（
ｂｌけその模式図である。
、第２図にこの発明の一実施例にエリ形成さねた混成集
積回路基板の平面図、第３図は第２図ＩＪｒ−ｍ線に沿
った部分断面図、第４図はこの発明の他の製造例に係る
絶縁性基板の平面図、第５図げこの発明の他の実施例Ｖ
ＣＪ、り形成さねた混成集積回路基板の平面図、第６区
１（ａ）げ第３図■−■線に沿った断面写真、第６図（
ｂｌけその模式図である。
図において、ｆｉｌは絶縁性基板、（２）は抵抗体、（
３）は活性化層、（４）は導体層である。
３）は活性化層、（４）は導体層である。
なお、図中、同一符号は同一またげ相当部分ケ示す。
第１図
第２図
第３図
■
第４図
第５図
手 続 袖 正 １！；（方式）
２ 発明の名称
混成集積回路基板の装造方法
：３．抽正をする者
・Ｊｆ件との関係 特許出願人
代表者片山仁へ部
４、代理人
５、補正指令の日付 昭和５９年１月３１日６、 補正
の対象 明細書の図面の簡単な説明の欄及び図面７、 補正の内
容 （１）明細書第９頁第１４行〜第１６行の「１１８６図
（ａ）は〜模式図である。」を［第６図は第３図Ｖｌ
−Ｖｌ線に沿った模式的断面図である。」に訂正する。
の対象 明細書の図面の簡単な説明の欄及び図面７、 補正の内
容 （１）明細書第９頁第１４行〜第１６行の「１１８６図
（ａ）は〜模式図である。」を［第６図は第３図Ｖｌ
−Ｖｌ線に沿った模式的断面図である。」に訂正する。
（２）図面第６図（ａ） （ｂ）を添付別紙のｎ５６
ｆＡのとおりに訂正する。
ｆＡのとおりに訂正する。
８、添付書類の目録
（１）訂正後の図面（第６図） １通
（２）上申書 １通
以上
第
′１旨′１１）長″ｌ’ｊ’ｌノ１“ン１１１１′１の
人ノ」ζ １１１１Ｑ（ｉ昭５８−１６９７０８号２
殆明の６任、 混成集積回路基板の製造方法 、′う ？山土、に−、−ｔ”る者 代表り片１１１丁−ハ部 ・１ 代 岬 人 明細書の発明の詳細な説明の欄 ６、 油圧の内容 （１）明細書第４頁第１ｂ行の１点が多。」を「点が多
い。Ｊに訂正する。
人ノ」ζ １１１１Ｑ（ｉ昭５８−１６９７０８号２
殆明の６任、 混成集積回路基板の製造方法 、′う ？山土、に−、−ｔ”る者 代表り片１１１丁−ハ部 ・１ 代 岬 人 明細書の発明の詳細な説明の欄 ６、 油圧の内容 （１）明細書第４頁第１ｂ行の１点が多。」を「点が多
い。Ｊに訂正する。
（２）同第５頁第１２行〜第１４行の「第６図（ａ）は
〜模式図である。」を「第６図は第３図Ｖｌ −Ｖｌ線
に沿った模式的断面図である。」に訂正する。
〜模式図である。」を「第６図は第３図Ｖｌ −Ｖｌ線
に沿った模式的断面図である。」に訂正する。
（３）同第６頁第７行の「６００’ＣＪを１８５０’Ｑ
Ｊに訂正する。
Ｊに訂正する。
（４）同第６頁第１８行の「キャタペーストｃｃｐ ８
７００Ｊを「キャタペーストＣＧＰ １６．９０Ｊに訂
正する。
７００Ｊを「キャタペーストＣＧＰ １６．９０Ｊに訂
正する。
（５）同第６頁第１５行の「焼成温度よりも５０ ’Ｃ
！コを「焼成温度よりも少なくとも５０’ＯＪに訂正す
る。
！コを「焼成温度よりも少なくとも５０’ＯＪに訂正す
る。
以上
Claims (3)
- （１）絶縁性基板上の所定個所に抵抗体を形成する工程
、無電解メッキを析出させる活性化層を上記絶縁性基板
上に、上記抵抗体と接触して形成する工程、上記活性化
層上に少なくとも無電解メッキにより導体層全形成する
工程を施す混成集積回路基板の製造方法。 - （２） 導体層は活性化層上に無電解メッキで形成され
た第１４体層と、この第１導体層上に電気メッキで形成
された第２導体層とで構成したことを特徴とする特許請
求の範囲第１項記載の混成集積回路基板の製造方法。 - （３）抵抗体は焼成形成したザーメット抵抗体であるこ
と全特徴とする特許請求の範囲第１項または第２項記載
の混成集積＠路基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169703A JPS6059765A (ja) | 1983-09-13 | 1983-09-13 | 混成集積回路基板の製造方法 |
| US06/636,675 US4685203A (en) | 1983-09-13 | 1984-08-01 | Hybrid integrated circuit substrate and method of manufacturing the same |
| US07/049,261 US4783642A (en) | 1983-09-13 | 1987-05-13 | Hybrid integrated circuit substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169703A JPS6059765A (ja) | 1983-09-13 | 1983-09-13 | 混成集積回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059765A true JPS6059765A (ja) | 1985-04-06 |
Family
ID=15891310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169703A Pending JPS6059765A (ja) | 1983-09-13 | 1983-09-13 | 混成集積回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231190A (ja) * | 1985-08-01 | 1987-02-10 | 北陸電気工業株式会社 | 電子回路基板及びその製造方法 |
| JPS6285496A (ja) * | 1985-10-09 | 1987-04-18 | 三菱電機株式会社 | 回路基板の製造方法 |
| WO1999002469A1 (en) * | 1997-07-10 | 1999-01-21 | Tyco Electronics Corporation | Method of forming a cermet layer on a porcelain substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145766A (ja) * | 1974-10-17 | 1976-04-19 | Matsushita Electric Ind Co Ltd | Teikotsukiinsatsuhaisenbanno seizoho |
-
1983
- 1983-09-13 JP JP58169703A patent/JPS6059765A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145766A (ja) * | 1974-10-17 | 1976-04-19 | Matsushita Electric Ind Co Ltd | Teikotsukiinsatsuhaisenbanno seizoho |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231190A (ja) * | 1985-08-01 | 1987-02-10 | 北陸電気工業株式会社 | 電子回路基板及びその製造方法 |
| JPH0584679B2 (ja) * | 1985-08-01 | 1993-12-02 | Hokuriku Elect Ind | |
| JPS6285496A (ja) * | 1985-10-09 | 1987-04-18 | 三菱電機株式会社 | 回路基板の製造方法 |
| WO1999002469A1 (en) * | 1997-07-10 | 1999-01-21 | Tyco Electronics Corporation | Method of forming a cermet layer on a porcelain substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4109297A (en) | Conduction system for thin film and hybrid integrated circuits | |
| US4752555A (en) | Method of manufacturing multilayer circuit board | |
| EP0191538B1 (en) | Chip resistor and method for the manufacture thereof | |
| JP4204029B2 (ja) | チップ抵抗器 | |
| JPS6129195A (ja) | 多層回路基板の製造方法 | |
| JP2002539634A (ja) | 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JPS61194794A (ja) | 混成集積回路基板の製造方法 | |
| JPS6059765A (ja) | 混成集積回路基板の製造方法 | |
| JP2886317B2 (ja) | 配線基板およびその製造方法 | |
| US3449828A (en) | Method for producing circuit module | |
| JPH07297522A (ja) | 配線板の製造方法 | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JPS6059764A (ja) | 混成集積回路基板の製造方法 | |
| JPS6341238B2 (ja) | ||
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| JPH04147695A (ja) | 抵抗内蔵型多層基板 | |
| JPH06302951A (ja) | 配線基板及びその製造方法 | |
| JP3636190B2 (ja) | 抵抗器およびその製造方法 | |
| JPH02154496A (ja) | 配線板の製造法 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPH04180691A (ja) | セラミックス回路基板の製造方法 | |
| JP2000174433A (ja) | 配線基板の製造方法 | |
| JPS62299003A (ja) | 膜抵抗素子の製造方法 |