JP2004289113A - 金属電極とこれを用いた接合方法 - Google Patents

金属電極とこれを用いた接合方法 Download PDF

Info

Publication number
JP2004289113A
JP2004289113A JP2003357591A JP2003357591A JP2004289113A JP 2004289113 A JP2004289113 A JP 2004289113A JP 2003357591 A JP2003357591 A JP 2003357591A JP 2003357591 A JP2003357591 A JP 2003357591A JP 2004289113 A JP2004289113 A JP 2004289113A
Authority
JP
Japan
Prior art keywords
layer
metal
metal electrode
bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003357591A
Other languages
English (en)
Other versions
JP3988710B2 (ja
Inventor
Akira Maeda
晃 前田
Takeshi Maekawa
武之 前川
Shigeru Matsuno
繁 松野
Takuo Ozawa
拓生 小澤
Takanori Sone
孝典 曽根
Shoji Miyashita
章志 宮下
Yasumichi Hatanaka
康道 畑中
Masato Koyama
正人 小山
Takahiro Nagamine
高宏 長嶺
Susumu Arai
進 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003357591A priority Critical patent/JP3988710B2/ja
Priority to US10/790,757 priority patent/US7078330B2/en
Publication of JP2004289113A publication Critical patent/JP2004289113A/ja
Application granted granted Critical
Publication of JP3988710B2 publication Critical patent/JP3988710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 低温かつ低荷重で、溶融量を低減した接合が可能で、かつ長期保存性に優れた金属電極を得る。
【解決手段】 金属電極２は、半導体装置本体１に設けられ、最表面から上記半導体装置本体１に向かって第１層２１と第２層２２と第３層２３とを積層したもので、第１層２１は錫（Ｓｎ）を主成分とし、第２層２２がＳｎと共晶反応を生じる金属元素を含有し、かつ上記第１層２１の融点が第２層２２の融点より高いもので、第３層２３は下地電極として設けたものである。
【選択図】 図１

Description

本発明は、半導体装置や電子部品の接合の電極端子となる金属電極とこれを用いた接合方法に関し、より詳しくは、半導体装置同士、電子部品同士、半導体装置と電子部品とを接合させる金属電極とこれを用いた接合方法に関するものである。
情報の高速伝送化ニーズを背景に、電子部品の電極端子は益々狭ピッチ化、微小化しており、これに対応した微細接合技術の開発が急務となっている。
昨今の低コスト化の流れから電子部品の耐熱温度は低くなってきており、また電子部品へのダメージや接合後の接合物の反り低減の観点からも、接合温度の低温化が急務となり、現行よりも低温で接合したいといったニーズがある。
また、半導体装置には、チップサイズを大きくせずにできるだけ高機能化を実現するための多ピン化、これに伴う狭ピッチ化の技術トレンドがあり、各電極の高さばらつきを吸収したり、後から接合部強化のために供給する樹脂が入り易くなる等のために、必要量以上の高さのはんだを供給していた。
そこで、高融点はんだボールの表面に、これと共晶反応を生ずる低融点金属層を備えた構造の電極を用いて、上記共晶温度以上でかつ高融点はんだの融点未満の温度で加熱することにより、配線近傍のはんだを溶融させず、つまり溶融量を低減して比較的低温で接合させる方法が開示されている。（例えば、特許文献１参照）。
また、金属電極表面に、これと接合される被接合部材の金属元素を含有した化合物層を形成させることにより、できるだけ低融点で接合でき、接合後の再溶融温度を高くするために、例えば、電極表面のＳｎ層の上に、被接合部材のＣｕを蒸着することによりＣｕ６Ｓｎ５層を形成させた電極構造が開示されている。（例えば、非特許文献１参照）。
特許公報第３０２４０９７号（第１頁） 「Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ」、米国、１９９８、ｐ．２８４−２９１
上記半導体装置と基板とをフリップチップ接合する方法として、予め接合する電極周辺に還元成分含有樹脂を備えておき、加熱と加重を同時に行いながら、ゲル状の樹脂をよけて半導体装置と基板の電極表面同士を接触させた後に、樹脂の成分ではんだ表面の酸化膜を除去しながら溶融接合と樹脂硬化とをほぼ同時に行う方法があるが、この方法では、加熱により電極表面が溶融する前に、ゲル状の樹脂を除去して上記半導体装置の電極が基板の電極表面に接触する必要がある。
しかし、上記特許文献１に記載の方法では、低融点層が最表面にあるので、加熱時に溶融はんだの粘度が低くて樹脂の粘度を下回り、樹脂を除去しきれずに樹脂を巻き込み未接合となる危険性が高くなるという課題があった。
なお、上記接合信頼性の低下は、電極形成後に室温暴露時間が経過するほど顕著となり長期保存性に劣る。
また、上記非特許文献１に記載の方法では、第１層としてのＣｕ６Ｓｎ５（上記非特許文献からの推定融点は４１５℃）の融点が、下地層のＳｎ層よりも高いが、Ｃｕ６Ｓｎ５とＳｎとの共晶温度が２２７℃であることから、現行はんだ（Ｓｎ−３７Ｐｂはんだの融点：１８３℃、Ｓｎ−３．５Ａｇはんだの融点：２２１℃）よりも接合温度が高くなってしまう。
また、金属間化合物であるＣｕ６Ｓｎ５の硬さは、ヌープ硬さでＳｎが７であることに対して７６｛「日本電子材料技術協会会報」、１９８４、Ｖｏｌ．１６、ｐ３０｝と非常に大きいことから、特に多ピンの場合の接合時に電極表面を全て接触させるために高荷重が必要となる。
さらに、化学的に安定であることから酸化膜の除去に時間を要し、反り増大や加熱による部品のダメージおよび接合信頼性に懸念がある。
本発明は、かかる課題を解決するためになされたものであり、低温かつ低荷重で、溶融量を低減した接合が可能で、かつ長期保存性に優れた金属電極とこれを用いた接合方法を得ることを目的とする。
本発明に係る第１の金属電極は、基体上の配線に設けられ、多層の金属層からなる金属電極であって、上記多層の金属層を上記金属電極の最表面から上記基体へ向かって第１層から順次採番して、上記第１層が錫（Ｓｎ）を主成分とし、上記第２層がＳｎと共晶反応を生じる金属元素を含有し、かつ上記第１層の融点が上記第２層の融点より高いものである。
本発明の第１の金属電極は、基体上の配線に設けられ、多層の金属層からなる金属電極であって、上記多層の金属層を上記金属電極の最表面から上記基体へ向かって第１層から順次採番して、上記第１層が錫（Ｓｎ）を主成分とし、上記第２層がＳｎと共晶反応を生じる金属元素を含有し、かつ上記第１層の融点が上記第２層の融点より高いもので、低温かつ低荷重で、溶融量を低減した接合が可能で、かつ長期保存性に優れるという効果がある。
実施の形態１．
図１（ａ）、（ｂ）は基体１上の配線１２に設けられた、本発明の第１の実施の形態の金属電極２が電極端子となって被接合部材４と接合する接合工程を説明する断面図であり、（ａ）は接合前、（ｂ）は接合後の状態を示す。
金属電極２は、基体１に設けられ、最表面から上記基体１に向かって第１層２１と第２層２２と第３層２３とが積層されたもので、第１層２１は錫（Ｓｎ）を主成分とし、第２層２２がＳｎと共晶反応を生じる金属元素を含有し、かつ上記第１層２１の融点が第２層２２の融点より高いもので、第３層２３は下地電極として設けたものである。
一方、被接合部材４はＳｉまたは有機基材を主原料とした被接合部材本体６にＡｌまたはＣｕを主成分とする配線層７が配されており、レジスト等の有機材料８を用いて所定位置に所定形状で開口電極９が形成され、ここに、フラックスを塗布したり、はんだをめっき等で供給したり、さらにＮｉまたはＡｕの電解めっきや無電解めっきによりＮｉ膜またはＡｕ膜を形成している。なお、上記金属電極２と接合される被接合部材４の被接合面（図１では配線層７）は、Ｓｎと拡散反応を生じる元素であれば何でもよい。
本実施の形態において、金属電極２が設けられる基体１としては、例えば半導体基板または高分子フィルム等の有機基板があるが、図１において、基体１が半導体基板である場合は上記金属電極２が半導体装置１３の接続に用いられる場合であり、高分子フィルムである場合は上記金属電極が携帯電話等に用いられるパターン付きフィルム等の電子部品１３の接続に用いられる場合となる。
また、上記被接合部材が上記半導体装置や電子部品であれば、上記金属電極により半導体装置同士、電子部品同士、半導体装置と電子部品とを接合させることになる。
また、図２（ａ）、（ｂ）は、図１に示した被接合部材４の具体的な構成を示す断面図であり、（ａ）は開口部９の表面に、例えば無電解めっきにより５μｍ厚程度のＮｉ−Ｐ膜、さらにその上に無電解めっきにより０．０５μｍ厚程度のＡｕ膜を形成してなる金属層１０ａを有機材料８の高さ以下に被覆した例、（ｂ）は開口部９の表面に、はんだペースト印刷や溶融はんだ浴に浸漬することにより、有機材料８の高さ以上に電極１０ｂを形成した例である。
本実施の形態に係る金属電極２において、第１層２１を、Ｓｎを主成分とした層とすることにより、最表面の酸化膜はＳｎＯ／ＳｎＯ２が支配的となり、現行の酸化膜除去法（フラックス、機械的応力、還元性雰囲気中加熱、還元成分含有樹脂接触加熱等）が適用可能であるため、酸化膜の除去が容易にしかも確実に行えるので、不充分な酸化膜除去によりボイドが発生し、接合不良が生じるのが防止され、高信頼に接合することが可能となる。これが現行並みの長期保存性を有することはいうまでもない。
また、第２層２２を第１層２１と共晶反応を生じる元素を含有した層とすることで、低温で接合することが可能となる。
また、接合部１９の組成は第１層２１と第２層２２の組成または厚さで制御でき、またそれにより接合時の溶融量を制御することが可能で、隣接電極との接触危険性を著しく低下させることで高信頼な接合部を得ることができる。
さらに、第１層２１の融点が第２層２２の融点より高いことから、還元成分を含有した樹脂を用いて接合する場合において、第１層の溶融までに必要な時間が長くなり、これによって金属電極の溶融部分の粘度が充分低下する前に、上記被接合部材の接合面が上記金属電極の表面と接触することが可能となり、樹脂の巻き込みによる接合不良が生じにくくなって、高信頼な接合部を得ることができる。
これによって接合に要する時間が若干長くなるが、数秒〜数十秒程度の短時間における差なので工業的には全く問題ない。
すなわち、以上のように、本実施の形態の金属電極は、電極側壁側での低融点金属元素の露出による酸化が防止されるので長期保存性に優れ、また、低温で良好な接合が可能で、電極間接合時にボイド等を発生させる危険性や、隣接する電極同士の接触の危険性が低減されるという効果がある。
なお、本実施の形態の金属電極に示すように、例えばバリアメタルや高さ調整のために下地電極層２３として、第２層２２と半導体装置本体１との間に、必要に応じて第１層２１以上の融点を有する金属、例えばＮｉ、Ｃｕ、ＣｒまたはＴｉ等を設けても上記と同様の効果が得られる。
実施の形態２．
第１の実施の形態の金属電極において、第２の層の金属がＩｎを含有すると、スパッタ法やめっき法等成膜プロセスも確立されているとともに、ブリネル硬さでＳｎが５．３であるのに対して、Ｉｎは０．９である｛「金属データブック」、丸善（株）、改訂第３版第４刷、平成９年４月１０日、ｐ．１６５｝ように、非常に軟らかい金属であるので、比較的低荷重で塑性変形するため、特に多数の電極同士を同時に接合する際には、全電極を接触させるために必要な荷重を低くすることが可能となる。Ｉｎ単独で形成すると、その効果は一層顕著となる。
即ち、図１に示す金属電極の代わりに、電解めっきにより各々４０μｍ厚のＩｎ、Ｂｉ、Ｃｕ、Ａｇ、ＡｕまたはＮｉ膜を形成したものと、開口径をφ１５０μｍとして表面に浸漬により高さ約５０μｍとなるようにＳｎ−３．０Ａｇ−０．５Ｃｕ（ｗｔ％）はんだを被覆した被接合部材とをフリップチップボンダを用いて位置あわせして接合したが、上記金属電極をＩｎで形成した場合が最も低い温度でかつ低荷重で接合できることを確認した。
また、ＩｎはＳｎとの相互拡散によって１２０℃近傍で共晶反応を生じ、Ｓｎを主成分とする層をその融点よりも低い温度で溶融させることができ、さらにＳｎと相互拡散して共晶反応を生じる元素の中で毒性が低く、環境に優しい。
また、ＩｎはＡｕ、Ｎｉ、Ｃｕ、またはＡｇ等の高融点金属とも相互拡散して、その融点を比較的短時間で低融点化させることができるので、被接合部材の上記金属電極との被接合面が上記高融点金属である場合も接合が容易で確実となる。
ただしコストおよび再溶融温度の観点からは、Ｉｎと共晶反応を生じる元素に対する比率が１０ｗｔ％以下であることが望ましい。
実施の形態３．
図３は基体１上の配線層１２に設けられた、本発明の第３の実施の形態の金属電極の断面図である。
つまり、金属電極は、基体１のＡｌを主成分とする配線層１２に、最表面から上記基体１に向かって第１層２１から第５層３３までを順次積層したものである。
上記第１層２１および第２層２２は、それぞれ上記実施の形態１における第１層、第２層と同等で、下地金属層２３は第３層３１、第４層３２、第５層３３を積層したもので、上記第３層として銅（Ｃｕ）を主成分とした金属層３１、第４層として金（Ａｕ）を主成分とした金属層３２、第５層としてニッケル（Ｎｉ）を主成分とした金属層３３を形成したもので、上記下地層２３によりバリアメタルや高さ調整が可能となる。
ところで、電解めっきにより電極を形成した場合、これは金属を電気の力で析出させるため、パターンや大きさの違う開口部またはウエハの中央部と端部等、位置の違いで電流密度が異なり、電極高さや組成等の不均一さが現れる。
これを解決するために、無電解めっきにより電極を形成すると、金属の析出電位の関係上、ある金属上には析出するが、他の金属上には析出しない等の現象があり、さらに膜を厚く形成することが困難となる。
そこで、本実施の形態における図３に示す電極構造とすることにより無電解めっきにより所望の構成の金属電極を得ることができる。
つまり、基体１の最表面配線層１２はＡｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等、Ａｌを主成分としたものが主流である。
そこで、Ｃｕの表面にＩｎを含有した金属膜や、Ｓｎを主成分とした金属膜を無電解めっきにより形成するのは比較的容易であるが、Ａｌを主成分とした配線層の上には健全なＣｕ、Ａｕ、Ｓｎ、Ｉｎ膜が形成されないことを確認し、無電解めっきにより必要な電極高さを得るためには、析出速度の比較的大きいＮｉを主成分とする膜（図３中、第５層３３）より詳しくは、めっき液の還元成分を含んだＮｉ−Ｐ、Ｎｉ−Ｂ等の膜を上記Ａｌを主成分とした配線層に形成することが最も効果的であることを見出した。
次に、無電解めっきによりＮｉを主成分とする膜（第５層３３）に、Ｃｕ、Ｓｎ、Ｉｎを含有した膜は形成されないことを確認し、上記Ｎｉを主成分とする膜の上にはＡｕを主成分とした膜（図３中、第４層３２）を形成する必要があることを見出した。
また、Ａｕを主成分とした膜（第４層３２）の上には、無電解めっきによりＳｎ、Ｉｎを含有した膜が形成しないと共に、Ｃｕ膜の上以外では健全なＩｎを含有した膜やＳｎを含有した膜を形成することが困難であることを確認し、Ａｕを主成分とした膜の上にはＣｕを主成分とした膜（図３中、第３層３１）を形成する必要があることを見出した。
以上のようにして、図３に示す本発明の実施の形態の金属電極に係わる、第１金属層２１および第２金属層２２の形成が可能となるが、無電解めっきにより形成された上記金属電極は、形状、組成ばらつきが小さく、被接合部に信頼性高く接合することが可能となる。
実施の形態４．
本発明の第４の実施の形態の接合方法では、上記実施の形態１〜３の金属電極と、被接合部材とを当接し、上記金属電極の第１層と上記第２層との間で生じる共晶反応温度の中で、その最も低い温度以上、かつ上記第１層の融点未満で加熱するが、この時、上記被接合部材の接合面は加熱によりＳｎと拡散する材料からなるものとする。
上記加熱温度を、上記共晶反応を生じる温度以上とするのは、金属電極を液体状態で接合し、低荷重で接合させるためである。金属電極を固体状態で接合すると酸化膜を破るために大きな荷重が必要となり、半導体装置または電子部品へのダメージが懸念され、特に多ピン化への適用が困難となるからである。
また、最表面にある第１層の融点未満とするのは、電極全体に占める溶融体積を小さくし、隣接電極と接触する危険性を低くするためである。これによってさらに接合温度が低くなるため、熱膨張係数が異なった材料の電極同士を接合する際に生じる反り量や、高分子樹脂等耐熱温度が低い部品へのダメージが低減でき、長期信頼性を向上させることができる。
本実施の形態において、上記のようにして形成される金属接合部は、ボイドや酸化膜の巻き込み等が少なく良好な接合部で、長期信頼性も高い。
また、部品の反りが小さい接合部にはかかる応力も小さく、長期接合信頼性についても有利である。
つまり、例えば携帯電話等では上記基体として有機基板を用いた電子部品と、基体として有機フィルムを用いたパターン付きフィルム等の電子部品間を電気的に接続する接合においては、温度が高くなる程有機基板が熱膨張して、有機基板電極とフィルム電極との位置合わせ精度が低下すると共に、はんだ溶融量が多いと隣接電極との接触危険性が高まり、接合時の荷重が高いと特に有機基板裏面にすでに実装されている電子部品の接合信頼性低下や部品ダメージが懸念されるが、本実施の形態においては上記のように、接合温度が従来より低くなるため、熱膨張係数が異なった部材の電極同士を接合する際に生じる上記ダメージを低減できる等の効果がある。
まず、下記実施例に用いる試料と、特性の測定方法について説明する。
<Ｃｕチップ>
５ｍｍ角で厚さ０．２５ｍｍのＣｕ板を基体および配線層として、上記実施の形態の金属電極の第１、第２層に相当する金属層が設けられたものをＣｕチップと称する。
<Ｃｕ基板>
１０ｍｍ角で厚さ０．２５ｍｍのＣｕ板を被接合部材本体としこれに、無電解めっきにより形成された５μｍ厚のＮｉ−Ｐ膜とこの上に無電解めっきにより０．０５μｍ厚のＡｕ膜が形成されたものをＣｕ基板と称し、これは上記実施の形態の金属電極と接合される被接合部材に相当する。
<Ｓｉチップ>
５ｍｍ角で厚さ５００μｍのＳｉ基板を基体とし、これにスパッタ法でＡｌが１μｍ厚と、Ｃｒが０．０２μｍ厚と、Ｃｕが０．０３μｍ厚とがこの順に形成されたものを配線とし、これに上記実施の形態の金属電極の第１、第２層に相当する金属層が設けられたものをＳｉチップと称する。
<ＴＥＧチップ>
上記実施の形態の金属電極に相当する金属電極を含むテストパターンを有し、導通チェックができるＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）ウエハを用い、これを１０ｍｍ角にパターン通りにダイシングしたものをＴＥＧチップと称するが、これは金属電極間距離が実際の半導体装置に近く、上記ＣｕチップまたはＳｉチップのように金属電極をベタで形成したものに比べて実際の半導体装置により近いとみなせるものである。
<ＴＥＧ基板>
上記ＴＥＧウエハを２０ｍｍ角にダイシングしたものを基板と称し、これは上記本実施の形態の金属電極と接合される被接合部材に相当する。
<接合工程>
所定温度に設定した２連式のホットプレートを用い、必要に応じてプッシュゲージで荷重をチップ中央部に上面から加える。
また、必要に応じてフラックス｛商品名：ＲＭ２６，タムラ化研（株）製｝または還元成分含有樹脂｛商品名：ＮＵＦシリーズ，日東電工（株）製｝を用いた。
<接合状態評価>
上記接合工程により接合したサンプルを樹脂に埋込み、上記チップのほぼ中央部の断面を研磨した後電子顕微鏡で観察を行うことにより調査を行った。
上記接合部に未接合部が存在するものは×、未接合部は無いがボイドの占有率が１０ｖｏｌ％を越えるものを△、未接合部は無く、接合部のボイドの占有率が１０ｖｏｌ％以下のものを○として評価した。
<初期接合性評価>
電極を作製後不活性雰囲気中に保存した上記チップおよび基板を用いて、上記接合工程を施こすことにより得られた接合部の接合状態を、上記接合評価に基づいて評価した。
<長期保存性>
酸化膜を加速的に成長させるため、上記チップを高温高湿槽（８５℃／８５％ＲＨ）に２４時間保持した後、上記接合工程を施こすことにより得られた接合部の接合状態を、上記接合評価に基づいて評価した。
<反り評価>
上記ＳｉチップとＣｕ基板とを用いて上記接合工程を施すことにより得られた接合体を全表面の凹凸をレーザー顕微鏡で測定し、相対評価３段階で評価した。
つまり、反りが現行共晶はんだ（Ｓｎ−３７Ｐｂ）のみで接合した場合と同等以下のものを小、上記現行共晶はんだの場合より大きく、Ｓｎ−３．５Ａｇ（最低共晶温度：２２１℃）のみで接合した場合より小さいものを中、Ｓｎ−３．５Ａｇのみで接合した場合と同等以上のものを大として評価した。
実施例１〜１５、比較例１〜２３．
図１における第１層２１および第２層２２を、表１、表２に示すような所定元素で所定厚さに電解めっきすることにより形成して本発明の実施例の金属電極を備えた上記Ｃｕチップと、比較例として、本発明の実施例の金属電極の代わりに表１、表２に示すような構成の金属電極を備えた上記Ｃｕチップを作製し、上記各１０個づつのＣｕチップと上記Ｃｕ基板とを接合し、上記初期接合性と長期保存性の評価を実施した。
表中、元素記号の前に数字の記載のないものは残部という意味を示し、具体的には数字の記載のある元素の和を１００（ｗｔ％）から差し引いた値となり、例えば比較例１において、Ｓｎ−３７Ｐｂとは６３Ｓｎ−３７Ｐｂと同意である。
なお、表に記載の固相線温度および液相線温度は、所定組成の純金属およびはんだ合金を示差熱計を用いて測定した値である。測定条件は純金属およびはんだ量が約１０ｍｇ、昇温速度および冷却速度を５℃／分とし、昇温時の最初に出現したピークの最も低温側を固相線温度、冷却時の最初に出現したピークの最も高温側を液相線温度と定義した。
加熱条件は、フラックスを塗布した上記Ｃｕ基板のほぼ中央部に、上記Ｃｕチップを載せたものを、１２０℃に設定したホットプレート上に３０秒間加熱した後、１８０℃に設定したホットプレート上で３０秒間加熱して接合し、接合部の接合状態を上記のようにして測定し結果を表１、表２に示す。なお、同じ構成の金属電極を有する１０個のＣｕチップと上記Ｃｕ基板との接合状態は全て表に示すように評価された。
Figure 2004289113
Figure 2004289113
上記表から、実施例１と比較例１、実施例２と比較例３を比較すると、それぞれ最表面が６３Ｓｎ−３７Ｐｂ（融点１８３℃）およびＳｎ−３．５Ａｇ（融点２２１℃）である。
１８０℃の加熱温度では、比較例１、比較例３、比較例５、比較例７、比較例９、比較例１１、比較例１４、比較例１６ではいずれも融点以下なので接合はできない。しかし、第２層にＩｎを備えた実施例１、実施例２、実施例４、実施例７、実施例８、実施例９、実施例１５では共晶反応を生じることにより第１層の融点が低下し接合が可能となることがわかる。しかし、第１層にＩｎを備えた比較例２、比較例４、比較例８、比較例１３、比較例１５、比較例１７、比較例２３では、Ｓｎを主成分としたはんだを第１層とした実施例１、実施例２、実施例４、実施例７、実施例８、実施例９、実施例１５と比較して、初期接合性が劣り、高温高室処理を施した長期保存性は初期接合性評価結果と比べると低下するのが示される。
また、第２層にＩｎだけを用いた代わりに、Ｉｎ−Ｓｎ、Ｓｎ−Ａｇ―Ｃｕ−Ｉｎ等Ｉｎを含有した合金を用いる他は上記と同様にして金属電極を形成した、実施例５と比較例１０、実施例１２と比較例２０、実施例１１と比較例１９、実施例１２と比較例２０、実施例１３と比較例２１でも上記同様の接合特性が得られた。なお、上記に示した組成や合金以外でも、例えばＢｉ−ＩｎやＳｎ−Ｂｉ−Ｉｎ等の合金が同様の効果を示すことは容易に類推できる。
また、上記Ｉｎの代わりにＳｎ−ＢｉやＳｎ−Ａｇ−Ｃｕ−Ｂｉ等Ｂｉの共晶反応を応用した比較例６と実施例３、比較例１２と実施例６、比較例１８と実施例１０、比較例２２と実施例１４でも上記同様の接合特性が得られる。
なお、本実施例の金属電極の第２層としてＩｎを単独で用いると上記のように電極接合を低荷重で行うには効果的であるが、本実施例で示すように、上記第２層を複数種の金属で構成することにより、接合部の再溶融温度の調整、機械特性の調整が容易になる。また上記金属電極に、被接合部材の接合面の金属を含有すると上記金属の接合部への拡散を抑制することができるので、第２層に上記接合面の金属を選択的に含有することにより上記抑制を容易に行うことができるという効果がある。
以上より、フラックスを用いて酸化膜除去をしながら現行のはんだを接合する際に、Ｓｎと共晶反応を生じる元素を含有する層を備えることにより低温接合を実施するプロセスにおいて、電極構造の第１層をＳｎを主成分とし、第２層より高融点とすることにより初期接合性および長期保存性が向上する効果を示した。
上記実施例において、膜厚を適当に変化させても同様の効果が得られ、金属層の積層方法をスパッタや蒸着、浸漬等別の方法で実施しても同様の効果が得られる。
実施例１６〜２４．比較例２４〜３２．
上記実施例または比較例に示すように、表３に示すような所定元素で所定厚さに電解めっきすることにより本発明の実施例の金属電極または比較例の金属電極を備えた上記Ｃｕチップを作製し、上記各１０個づつのＣｕチップと上記Ｃｕ基板とを接合し、上記初期接合性と長期保存性の評価を実施した。
加熱条件は、フラックスの代わりに還元成分含有樹脂を塗布したＣｕ基板のほぼ中央部に、上記Ｃｕチップを載せたものを、上からプッシュゲージで５０ｇｆをかけながら、２００℃に設定したホットプレート上で３０秒間加熱して接合し、接合部の接合状態を上記のようにして測定し結果を表３に示す。なお、同じ構成の金属電極を有する１０個のＣｕチップと上記Ｃｕ基板との接合状態は全て表に示すように評価された。
Figure 2004289113
本結果より、還元成分含有樹脂を用いて荷重をかけながら接合した場合は、フラックスを用いた上記実施例と比較例の場合の関係と同様である。
つまり、全て溶融した接合部が両者で同様の組成になる組合せでも、電極構造を第１層をＳｎを主成分として、第２層より高融点とすることにより、初期接合性および長期保存性が向上することがわかる。
また同様の効果が得られるように各層を合金化しても同様の効果が得られることは、容易に類推できる。
なお、本発明の実施例の金属電極を用いて得られた接合部の再溶融温度が低すぎると、能動素子の発熱や環境温度による接合部溶融で接合信頼性が低下する傾向があるので、上記接合部における、Ｉｎの含有量はＳｎに対して１０ｗｔ％以下であることが望ましい。
同様に、Ｂｉの場合は、３ｗｔ％以下であることが望ましく、Ｐｂ、Ｃｄ、Ｈｇ等有害物質は含有しないことが望ましい。
実施例２５〜３０．
表４のＡ〜Ｆに示すようにして、図１に示すような上記Ｓｉチップの第１層および第２層を形成して本発明の実施例の金属電極を作製するが、溶融後の組成がそれぞれ共晶組成であるＳｎ−０．７Ｃｕ（実施例２５）、Ｓｎ−３．５Ａｇ（実施例２６）、９０Ｓｎ−１０Ａｕ（実施例２７）、６３Ｓｎ−３７Ｐｂ（実施例２８）、Ｓｎ−５８Ｂｉ（実施例２９）、Ｓｎ−４９Ｉｎ（実施例３０）となるように上記第１、第２層の厚さを調整し、合計厚が１００μｍになるように電解めっきにより形成し、このようなＳｉチップを各１０個づつ作製した。
Figure 2004289113
次に、上記Ｓｉチップを、フラックスを塗布したＣｕ基板のほぼ中央部に載せて、２３０または２５０℃に設定したホットプレート上に３０秒間載せることにより加熱して、大気放冷により接合サンプルを製作した。
これらの反りを上記反り評価に基づいて、大、中、小として評価し、各接合温度における接合状態と反りの結果を表５に示す。なお、同じ構成の金属電極を有する１０個のＳｉチップと上記Ｃｕ基板との接合状態は全て表に示すように評価された。
Figure 2004289113
表５より、Ｓｉチップと基板のように熱膨張係数の異なるものを接合した際に発生する反りは、基本的に接合後の接合部分の融点（接合部の再溶融温度）に依存することが分かる。すなわち接合後の融点が低いほど反りは小さくなる。したがって、接合温度もできるだけ低いことが望ましい。
積層構造を有する電極の場合、加熱温度下で溶融した部分が接合材となり、これが上記はんだの融点にほぼ相当するため、第１層と第２層とが溶け出す温度、すなわち第１層と第２層とで生じる共晶反応の最低温度は、２２１℃以下であることが望ましい。より望ましくは、現行共晶はんだの融点である１８３℃以下である。
表５より、加熱温度が２５０℃になるとフラックスの成分が焦げるようになることがわかる。この焦げたフラックスは洗浄しても落ちず、また塩素イオン等を含有しているので、高温・高湿状態では絶縁信頼性の低下が懸念され、フラックスを用いた場合はホットプレート設定温度が２３０℃以下が望ましいことがわかる。
また、表５より、２３０℃以下での接合では、接合後の融点２２１℃以下のＢ〜Ｆが、反りが大きくならず接合状態も良好であり電子部品接合に望ましいことがわかる。
上記現象は還元成分含有樹脂を用いた場合にはさらに深刻で、２００℃を大きく越えると一般の高分子樹脂は焦げてしまうため、この観点からも接合温度は低いことが望ましい。
上記のような酸化膜除去プロセスを行わなくても接合は可能だが、反り、接合信頼性の観点からも、極力低温で接合できることが望ましい。
実施例３１．
無電解めっきにより上記ＴＥＧウエハのＡｌ配線層上に、３５μｍ厚のＮｉ−Ｐ膜、０．０５μｍ厚のＡｕ膜、３μｍ厚のＣｕ膜、０．０５μｍ厚のＩｎ膜、２μｍ厚のＳｎ膜をこの順に図３に示すように積層して本発明の実施例の金属電極を製造し、上記と同じＴＥＧウエハのＡｌ配線上に電解めっきにより高さ４０μｍ狙いでＳｎバンプを形成したものとについて、上記ウエハの中央部と端部からとったチップの同じ位置の電極高さの測定を実施した。
その結果無電解めっきにより形成した方が高さばらつきが小さく、初期接合性により優れることが明確となった。
実施例３２．
ＴＥＧチップとして、パターン中の電極が１８０μｍピッチで電極全体が高さ７０μｍ×φ７０μｍとなるように、電解めっきによりＣｕ配線上に５μｍ厚のＮｉ膜、３０μｍ厚のＩｎ膜、３５μｍ厚のＳｎ膜をこの順に積層したものを用い、ＴＥＧ基板として、Ｃｕ配線途中にφ８５μｍとなるようにレジストを用いて開口し、この開口部に浸漬によりＳｎ−３．５Ａｇはんだを高さ約５０μｍに被覆（バンピング）した。
上記ＴＥＧチップと基板とをフリップチップボンダで位置あわせをして、接合温度１９０℃または２４０℃でフラックス無しでスクラブ（左右にチップを揺らす。機械的にはんだの酸化膜を破ることを目的とする）しながら荷重２０ｇｆでの接合を各１０個行った。
上記接合サンプルを透過Ｘ線でチェックした結果、１９０℃で接合したものは全て良好であったが、Ｓｎの融点（２３２℃）以上である２４０℃で加熱したものは、ところどころに隣接バンプと接触している（ブリッジ）ものがあった。
この結果より、第１層の融点以上で加熱すると狭ピッチ化した場合ブリッジの危険性が高くなることがわかる。
上記ＴＥＧチップと基板を用いて、スクラブなしで、還元成分含有樹脂を上記基板電極表面に塗布して上記と同様にして接合温度２４０℃で接合すると、樹脂の巻き込みに起因すると推測されるボイドが多く見られた。
実施例３３、比較例３３、３４．
図４に示すように、ポリイミドフィルムを基体５１とし、この基体５１に電解めっきにより、配線５０としてパターンを有する１５０μｍ角の銅電極を０．３ｍｍピッチで形成し、上記銅電極にそれぞれ実施例４、比較例７、比較例８で用いた金属電極５２を形成して、各々実施例３３、比較例３３、比較例３４による電子部品を製造する。
被接合部材として、ガラスエポキシ基板５３を被接合部材本体とし、上記と同様のパターンを有する銅電極に無電解めっきにより５μｍ厚のＮｉ−Ｐ膜、さらにその表面に０．０５μｍ厚のＡｕ膜を積層して被接合面となる電極５４とした。
上記各１０個づつの電子部品と被接合部材とを、荷重と温度を制御できる本パターンに対応しうる所定パルスヒータを用いて接合する。
なお、上記電子部品と被接合部材の電極とは、それぞれに設けられた孔５５にパルスヒータステージに備えられている位置合わせピンを通すことにより、位置を合わせるものとする。
接合部温度２００℃、荷重１００ｇｆ、加熱時間１０秒とし、初期接合性および長期保存性を評価した結果、２００℃の加熱温度では、実施例４、比較例７、比較例８と同様、比較例３３は融点以下なので接合はできず、第２層にＩｎを備えた実施例３３では共晶反応を生じることにより第１層の融点が低下し接合が可能となる。しかし、第１層にＩｎを備えた比較例３４では、Ｓｎを主成分としたはんだを第１層とした実施例３３と比較して、初期接合性が劣り、高温高室処理を施した長期保存性は初期接合性評価結果と比べると低下する。
なお、同様の実験を実施例１〜１５、比較例１〜２３で用いた電極を用いて本実施例と同様に検討を行ったが、同様の傾向を示すことを確認した。
接合部温度２４０℃、荷重１００ｇｆ、加熱時間１０秒として、上記と同様の実験を行い、接合後の電極位置ずれの様子を光学顕微鏡で確認したが、全サンプルとも接合部温度が２００℃の場合と比較して位置ずれが大きい傾向を示した。
以上のことから、温度が低いほど接合信頼性が高いことは容易に類推できる。
本発明の第１の実施の形態の金属電極が電極端子となる接合工程を説明する断面図である。 図１に示した被接合部材の具体的な構成を示す断面図である。 本発明の第３の実施の形態の金属電極の断面図である。 フィルム基体に設けた本発明の実施例の金属電極の接合状態を示す断面図である。
符号の説明
１ 基体、１２ 配線層、１３ 半導体装置（電子部品）、２ 金属電極、２１ 金属電極（第１層）、２２ 金属電極（第２層）、３１ 金属電極（第３層）、３２ 金属電極（第４層）、３３ 金属電極（第５層）、４ 被接合部材、１９ 接合部、５２ 金属電極。

Claims (6)

  1. 基体上の配線に設けられ、多層の金属層からなる金属電極であって、上記多層の金属層を上記金属電極の最表面から上記基体へ向かって第１層から順次採番して、上記第１層が錫（Ｓｎ）を主成分とし、上記第２層がＳｎと共晶反応を生じる金属元素を含有し、かつ上記第１層の融点が上記第２層の融点より高いことを特徴とする金属電極。
  2. Ｓｎと共晶反応を生じる金属がインジウム（Ｉｎ）であることを特徴とする請求項１に記載の金属電極。
  3. Ｓｎとの共晶温度が２２１℃以下であることを特徴とする請求項１に記載の金属電極。
  4. 基体上のＡｌを主成分とする配線層に設けられ、５層の金属層からなる請求項１に記載の金属電極であって、第３層が銅（Ｃｕ）を主成分とした金属層、第４層が金（Ａｕ）を主成分とした金属層、第５層がニッケル（Ｎｉ）を主成分とした金属層であることを特徴とする金属電極。
  5. 第１層ないし第５層の金属層が無電解めっきにより形成されていることを特徴とする請求項４に記載の金属電極。
  6. 請求項１に記載の金属電極と、加熱によりＳｎと拡散する材料を被接合面とする被接合部材とを当接し、上記金属電極の第１層と第２層とで生じる共晶反応温度の中で、その最も低い温度以上、かつ上記第１層の融点未満で加熱する接合方法。
JP2003357591A 2003-03-05 2003-10-17 金属電極を用いた接合方法 Expired - Fee Related JP3988710B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003357591A JP3988710B2 (ja) 2003-03-05 2003-10-17 金属電極を用いた接合方法
US10/790,757 US7078330B2 (en) 2003-03-05 2004-03-03 Metal electrode and bonding method using the metal electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003058249 2003-03-05
JP2003357591A JP3988710B2 (ja) 2003-03-05 2003-10-17 金属電極を用いた接合方法

Publications (2)

Publication Number Publication Date
JP2004289113A true JP2004289113A (ja) 2004-10-14
JP3988710B2 JP3988710B2 (ja) 2007-10-10

Family

ID=32929692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003357591A Expired - Fee Related JP3988710B2 (ja) 2003-03-05 2003-10-17 金属電極を用いた接合方法

Country Status (2)

Country Link
US (1) US7078330B2 (ja)
JP (1) JP3988710B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153997A (ja) * 2014-02-18 2015-08-24 富士通株式会社 電子部品、電子部品の製造方法及び電子装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136641B2 (ja) * 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法
JP4192830B2 (ja) * 2004-04-27 2008-12-10 ブラザー工業株式会社 配線部材の接続方法
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
US9475145B2 (en) * 2012-02-27 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump joint in a device including lamellar structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287647A (ja) * 1986-06-06 1987-12-14 Matsushita Electric Ind Co Ltd 半導体チツプの接続バンプ
JPS63168028A (ja) * 1986-12-29 1988-07-12 Matsushita Electric Ind Co Ltd 微細接続構造
JPS642330A (en) * 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JP3024097B2 (ja) * 1997-04-30 2000-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ
JP2000138250A (ja) * 1998-10-29 2000-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001135662A (ja) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子および半導体装置の製造方法
JP2001148393A (ja) * 1999-11-19 2001-05-29 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001298051A (ja) * 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
JP2002208655A (ja) * 2000-06-02 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002299361A (ja) * 2001-03-28 2002-10-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287647A (ja) * 1986-06-06 1987-12-14 Matsushita Electric Ind Co Ltd 半導体チツプの接続バンプ
JPS63168028A (ja) * 1986-12-29 1988-07-12 Matsushita Electric Ind Co Ltd 微細接続構造
JPS642330A (en) * 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JP3024097B2 (ja) * 1997-04-30 2000-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ
JP2000138250A (ja) * 1998-10-29 2000-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001135662A (ja) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子および半導体装置の製造方法
JP2001148393A (ja) * 1999-11-19 2001-05-29 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001298051A (ja) * 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
JP2002208655A (ja) * 2000-06-02 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002299361A (ja) * 2001-03-28 2002-10-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153997A (ja) * 2014-02-18 2015-08-24 富士通株式会社 電子部品、電子部品の製造方法及び電子装置の製造方法

Also Published As

Publication number Publication date
US7078330B2 (en) 2006-07-18
JP3988710B2 (ja) 2007-10-10
US20040175917A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
KR101704030B1 (ko) 구리 첨가에 의한 솔더 인터커넥트의 개선
JP5099644B2 (ja) 電子部品、半導体パッケージ及び電子機器
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
JP5943065B2 (ja) 接合方法、電子装置の製造方法、および電子部品
US20100243300A1 (en) Soldering Method and Related Device for Improved Resistance to Brittle Fracture
TWI505898B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
KR20110081346A (ko) 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법
JP4961165B2 (ja) 電子部品搭載用基板、電子部品および電子装置
JP4791685B2 (ja) 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
EP0751847A1 (en) A method for joining metals by soldering
JP4022139B2 (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
US6193139B1 (en) Method for joining metals by soldering
JP5376356B2 (ja) 電子素子の実装方法および該実装方法によって実装された電子部品
JP3988710B2 (ja) 金属電極を用いた接合方法
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2007194630A (ja) はんだ接合層
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
US20120280023A1 (en) Soldering method and related device for improved resistance to brittle fracture
KR102579479B1 (ko) 접속핀
JP4369643B2 (ja) はんだ接合層
KR102579478B1 (ko) 전기접속용 금속핀
JP2008218483A (ja) 半導体装置及びその製造方法
KR20240033889A (ko) 접속핀

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees