JP2007027700A - 配線基板および配線基板の製造方法 - Google Patents
配線基板および配線基板の製造方法 Download PDFInfo
- Publication number
- JP2007027700A JP2007027700A JP2006162126A JP2006162126A JP2007027700A JP 2007027700 A JP2007027700 A JP 2007027700A JP 2006162126 A JP2006162126 A JP 2006162126A JP 2006162126 A JP2006162126 A JP 2006162126A JP 2007027700 A JP2007027700 A JP 2007027700A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- back surface
- spherical
- substrate body
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 基板本体101の裏面端子パッド111に半田ペースト13pを印刷する。ピン立て治具141に球面ピン121をセットする。ピン立て治具141と基板本体101との相対位置決めを行なう。ピン立て治具141と基板本体101とを加熱して、ピン立て治具141にセットした球面ピン121を基板本体101の裏面端子パッド111に半田付けする。半田付けのリフロー工程は、球面ピン121の鍔部123と、裏面端子パッド111とが加熱に応じて相対接近するように、表側から基板本体101に荷重をかけつつ行なう。
【選択図】図7
Description
棒状の軸部と該軸部より径大で先端に向かい先細る形状または該軸部より径大でその端面が膨出してなる鍔部とを有するピンが裏面側に半田付けされたピングリッドアレー型の配線基板の製造方法であって、配線基板の本体部分である基板本体の裏面端子パッドに半田ペーストを印刷する印刷工程と、ピン立て治具のピン孔にピンを軸部側から挿入し、ピン孔から鍔部が突出した状態となるようにピンをピン立て治具にセットするピン立て工程と、ピン立て治具にセットしたピンの鍔部が裏面端子パッドに印刷された半田ペーストに接触する、または向かい合う位置関係となるように、ピン立て治具と基板本体との相対位置決めを行なう位置決め工程と、ピン立て治具と基板本体とを加熱して、ピン立て治具にセットしたピンを基板本体の裏面端子パッドに半田付けするリフロー工程とを含み、リフロー工程は、ピンの鍔部と、裏面端子パッドとが加熱に応じて相対接近するように、表側から基板本体に荷重をかけつつ行なうとともに、少なくともピンの鍔部と裏面端子パッドとが接触するまで加熱を継続することを特徴とする。
図1は本発明の配線基板の側面図であり、図2はピンの接合構造を示す拡大断面図である。配線基板100は、コア基板上に、エポキシ樹脂を主成分とする樹脂絶縁層と、Cuメッキからなる内部配線層とを交互に積層した構造の基板本体101を備える。基板本体101の第一主面103には、集積回路チップICに接続する半田バンプ102が多数形成されている。基板本体101の第二主面104には、平面視で円形の多数の裏面端子パッド111が格子状に分散形成されている。裏面端子パッド111は、表面がNi/Auメッキによって形成されおり、ピン121が半田により接合されるピン接合部をなしている。第一主面103側の半田バンプ102と、第二主面104側の裏面端子パッド111とは、基板本体101の内部配線層同士を接続するビア、ならびにコア基板の表裏を貫くメッキスルーホールによって導通接続している。
1/2≦D1/W1≦1/1
1/4≦H1/D1≦1/2
配線基板100は、その本体部分である基板本体101を先ず作製し、その基板本体101の裏面端子パッド111に球面ピンを半田付けすることにより得られる。基板本体101は、公知のビルドアップ法等により、板状コアの両主面に樹脂誘電体層と導体層とを交互に形成することにより作製することができる。基板本体101の裏面端子パッド111への球面ピン121の半田付けは、以下の方法にて行なうことができる。
ピンの全長:2.07mm(球面ピン)、2.14mm(フラットピン)
鍔部の径:0.7mm(球面ピン)、0.75mm(フラットピン)
鍔部の高さ:0.24mm(球面ピン)、0.15mm(フラットピン)
軸部の径:0.305mm(球面ピンとフラットピンに共通)
ピン材質:アロイ194(球面ピンとフラットピンに共通)
半田の種類:Pb−10Sn−8Sb
半田ペーストのフラックス含有率:10wt
印刷した半田ペーストの乾燥条件(サンプル5のみ):60℃−1hr
リフロー条件:260℃−20秒
サンプル2:球面ピン+ガラス板+クリップ止め
サンプル3:球面ピン+ガラス板
サンプル4:球面ピン(荷重なし)
サンプル5:球面ピン+ガラス板+クリップ止め+リフロー前に乾燥工程
101 基板本体
111 裏面端子パッド
121 ピン(球面ピン)
122 軸部
123 鍔部
124 接合面
131 半田
13p,131p 半田ペースト
141 ピン立て治具
145 クリップ
151 板状体
BD ボイド
Claims (8)
- 集積回路チップを実装する側とは反対側に設けられた複数の裏面端子パッドに、棒状の軸部と該軸部より径大で半球状の鍔部とを有する複数の球面ピンがそれぞれ半田付けされているピングリッドアレー型の配線基板において、前記複数の球面ピンの前記鍔部と前記複数の裏面端子パッドとがそれぞれ接触していることを特徴とする配線基板。
- 棒状の軸部と半球状の鍔部とを有する球面ピンが裏面側に半田付けされたピングリッドアレー型の配線基板の製造方法であって、
前記配線基板の本体部分である基板本体の裏面端子パッドに半田ペーストを印刷する印刷工程と、
ピン立て治具のピン孔に前記球面ピンを前記軸部側から挿入し、前記ピン孔から前記鍔部が突出した状態となるように前記球面ピンを前記ピン立て治具にセットするピン立て工程と、
前記ピン立て治具にセットした前記球面ピンの前記鍔部が前記裏面端子パッドに印刷された半田ペーストに接触する、または向かい合う位置関係となるように、前記ピン立て治具と前記基板本体との相対位置決めを行なう位置決め工程と、
前記ピン立て治具と前記基板本体とを加熱して、前記ピン立て治具にセットした前記球面ピンを前記基板本体の前記裏面端子パッドに半田付けするリフロー工程とを含み、
前記リフロー工程は、前記球面ピンの前記鍔部と、前記裏面端子パッドとが前記加熱に応じて相対接近するように、表側から前記基板本体に荷重をかけつつ行なうとともに、少なくとも前記球面ピンの前記鍔部と前記裏面端子パッドとが接触するまで前記加熱を継続することを特徴とする配線基板の製造方法。 - 前記リフロー工程において前記基板本体にかける荷重を、前記加熱による前記球面ピンの前記鍔部と前記裏面端子パッドとの接近に応じて減衰させる請求項2記載の配線基板の製造方法。
- 前記リフロー工程において、前記半田ペーストをリフローした後で前記加熱をしながら前記基板本体に荷重をかけて前記ピンを前記基板本体の前記裏面端子パッドに設置する請求項2に記載の配線基板の製造方法。
- 前記位置決め工程においては、前記ピン立て治具と前記基板本体とをクリップで固定することにより両者の相対位置決めを行ない、前記基板本体と前記ピン立て治具との両者が互いに接近する方向に弾性付勢された状態を保持する請求項3又は4に記載の配線基板の製造方法。
- 前記位置決め工程において、前記基板本体の表面上に重石の役割を担う板状体を載置し、その板状体を載置した状態で前記リフロー工程を行なう請求項2ないし5のいずれか1項に記載の配線基板の製造方法。
- 前記裏面端子パッドに印刷した前記半田ペーストを前記リフロー工程の加熱温度よりも低い加熱温度で乾燥させる乾燥工程を、前記位置決め工程よりも前に行なう請求項2ないし6のいずれか1項に記載の配線基板の製造方法。
- 棒状の軸部と該軸部より径大で先端に向かい先細る形状または該軸部より径大でその端面が膨出してなる鍔部とを有するピンが裏面側に半田付けされたピングリッドアレー型の配線基板の製造方法であって、
前記配線基板の本体部分である基板本体の裏面端子パッドに半田ペーストを印刷する印刷工程と、
ピン立て治具のピン孔に前記ピンを前記軸部側から挿入し、前記ピン孔から前記鍔部が突出した状態となるように前記ピンを前記ピン立て治具にセットするピン立て工程と、
前記ピン立て治具にセットした前記ピンの前記鍔部が前記裏面端子パッドに印刷された半田ペーストに接触する、または向かい合う位置関係となるように、前記ピン立て治具と前記基板本体との相対位置決めを行なう位置決め工程と、
前記ピン立て治具と前記基板本体とを加熱して、前記ピン立て治具にセットした前記ピンを前記基板本体の前記裏面端子パッドに半田付けするリフロー工程とを含み、
前記リフロー工程は、前記ピンの前記鍔部と、前記裏面端子パッドとが前記加熱に応じて相対接近するように、表側から前記基板本体に荷重をかけつつ行なうとともに、少なくとも前記ピンの前記鍔部と前記裏面端子パッドとが接触するまで前記加熱を継続することを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162126A JP2007027700A (ja) | 2005-06-13 | 2006-06-12 | 配線基板および配線基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172962 | 2005-06-13 | ||
JP2006162126A JP2007027700A (ja) | 2005-06-13 | 2006-06-12 | 配線基板および配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027700A true JP2007027700A (ja) | 2007-02-01 |
Family
ID=37787998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006162126A Pending JP2007027700A (ja) | 2005-06-13 | 2006-06-12 | 配線基板および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027700A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003684B1 (ko) | 2008-07-03 | 2010-12-23 | 삼성전기주식회사 | 패키지 기판용 리드핀 |
JP2011100836A (ja) * | 2009-11-05 | 2011-05-19 | Shinko Electric Ind Co Ltd | リードピン及びリードピン付き配線基板とリードピン付き配線基板の製造方法 |
-
2006
- 2006-06-12 JP JP2006162126A patent/JP2007027700A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101003684B1 (ko) | 2008-07-03 | 2010-12-23 | 삼성전기주식회사 | 패키지 기판용 리드핀 |
JP2011100836A (ja) * | 2009-11-05 | 2011-05-19 | Shinko Electric Ind Co Ltd | リードピン及びリードピン付き配線基板とリードピン付き配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
TWI549204B (zh) | Manufacturing method of semiconductor device | |
JP2001217341A (ja) | リードピン付き配線基板 | |
JP2006344621A (ja) | リードピン付き配線基板およびリードピン | |
TWI232072B (en) | Method and structure for printed circuit board assembly and jig for assembling structure | |
JP6492768B2 (ja) | 電子装置及びはんだ実装方法 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP2010278139A (ja) | 半導体装置及びその製造方法 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP3550355B2 (ja) | ピン立設基板 | |
JP2007027701A (ja) | 配線基板 | |
JP2007027700A (ja) | 配線基板および配線基板の製造方法 | |
JP2006344624A (ja) | 電子部品の製造方法 | |
JP4364991B2 (ja) | リードピン付き配線基板 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JPH10209591A (ja) | 配線基板 | |
TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
JP3585806B2 (ja) | ピン付き配線基板 | |
JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
JP2009043844A (ja) | リードピン付き配線基板およびリードピン | |
JP3178401B2 (ja) | パッケージのbga型電極の形成および接続方法 | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP2856197B2 (ja) | Bga接続構造 | |
JP2005093872A (ja) | リードピン及びリードピン付き配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080909 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090715 |