JP2015220396A - はんだバンプの形成方法及びはんだボール固定用はんだペースト - Google Patents

はんだバンプの形成方法及びはんだボール固定用はんだペースト Download PDF

Info

Publication number
JP2015220396A
JP2015220396A JP2014104345A JP2014104345A JP2015220396A JP 2015220396 A JP2015220396 A JP 2015220396A JP 2014104345 A JP2014104345 A JP 2014104345A JP 2014104345 A JP2014104345 A JP 2014104345A JP 2015220396 A JP2015220396 A JP 2015220396A
Authority
JP
Japan
Prior art keywords
solder
paste
solder paste
ball
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014104345A
Other languages
English (en)
Inventor
司 八十嶋
Tsukasa Yasojima
司 八十嶋
将 中川
Susumu Nakagawa
将 中川
石川　雅之
Masayuki Ishikawa
石川　　雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2014104345A priority Critical patent/JP2015220396A/ja
Priority to CN201580003945.1A priority patent/CN105900224B/zh
Priority to PCT/JP2015/064318 priority patent/WO2015178374A1/ja
Priority to KR1020167017907A priority patent/KR20170008718A/ko
Priority to TW104116059A priority patent/TWI636140B/zh
Publication of JP2015220396A publication Critical patent/JP2015220396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60045—Pre-treatment step of the bump connectors prior to bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/6024—Arrangement of bump connectors prior to mounting wherein the bump connectors are disposed only on the mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】より簡便に、より確実にはんだボールを仮固定でき、歩留まり、高さ精度を向上させたはんだバンプを形成する。
【解決手段】はんだ粉末とフラックスとを含有し、はんだ粉末の平均粒径が０．１μｍ〜１０μｍで、フラックスの混合量が７５体積％〜９３体積％であるはんだペースト１４を基板１の電極２の上に塗布するとともに、そのはんだペースト１４の上にはんだボール１５を搭載して仮固定した後、これらはんだペースト１４及びはんだボール１５をリフロー処理してはんだバンプ３を形成する。
【選択図】 図１

Description

本発明は、半導体デバイスをフリップチップ実装等により基板に接続するために、はんだボールを用いてはんだバンプを形成する方法に関する。
近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装としてフリップチップ実装が普及している。このフリップチップ実装において半導体デバイスを接続するためにウエハやインターポーザーに設けられるはんだバンプを、はんだボールを用いて形成する方法がある。はんだボールは小球状のはんだであり、ウエハやインターポーザーの電極上に搭載して用いられる。
一般に、ウエハとインターポーザーとの間はインナーバンプと称され、フリップチップ実装される。一方、インターポーザーとマザーボード基板との間はアウターバンプと称され、インナーバンプより大きなはんだボールを用いてバンプ形成し、マザーボードと接合される。
インナーバンプとして、ウエハやインターポーザーにはんだボールを搭載する際には、まず、はんだボールを仮固定するためのフラックスを電極上に印刷し、その後、はんだボールを搭載する。そして、窒素雰囲気中のリフロー炉で溶融されバンプとなる。しかしながら、フラックスがリフロー処理時に軟化し流動するため、搭載したはんだボールも流動し、電極上から転げ落ちてバンプが形成されず、特に狭ピッチでは隣同士のボールが溶融結合するおそれがあり、はんだバンプの高さばらつきの原因になることがあった。
特許文献１には、電極表面の酸化防止及びはんだボールの濡れ性向上等のため、電極の上にプリコート用はんだペーストを印刷等で塗ってリフロー処理することにより、電極の上に薄く均一で平滑性に優れるプリコートを形成し、そのプリコートの上にはんだボールを搭載してリフロー処理することが開示されている。
これによれば、プリコートが電極に対して高い濡れ性を発揮するので、はんだボールのリフロー処理時には、プリコートのはんだとボールのはんだとが互いに溶融して電極の上にはんだバンプを好適に形成することができる。また、平滑で均一なプリコートが形成されるので、リフロー処理時のはんだボールの流動も低減できると想定される。
特開２０１２−１７９６２６号公報
特許文献１に記載のプリコート処理の手法は、従来より、主にアウターバンプ形成法として知られている。もちろん、インナーバンプ形成法としても用いられる技術ではある。ただし、はんだボールを用いた、より簡便な、より確実なインナーバンプ、アウターバンプ形成が求められていた。
本発明は、このような背景の下、フラックスを印刷してボールを搭載・固着する手法や特許文献１記載のプリコート処理を施してボールを搭載・接合する方法に代わり、より簡便かつ確実にはんだボールを仮固定でき、歩留まり、高さ精度を向上させたはんだバンプ（インナーバンプまたはアウターバンプ）を形成することを目的とする。
本発明のはんだバンプ形成方法は、基板の電極の上にはんだペーストを塗布するとともに、そのはんだペーストの上にはんだボールを搭載して仮固定した後、これらはんだペースト及びはんだボールをリフロー処理することを特徴とする。
すなわち、はんだボールをはんだペーストの粘着力によって電極上に仮固定するのであり、リフロー処理時には、従来技術のフラックスだけの場合と異なり、はんだ粉末が含まれるため、このはんだ粉末がはんだボールとともに溶融して一体化する。このため、はんだボールが転げ落ちることはない。なお、基板には前述したウエハ、インターポーザーのいずれをも含むものとする。
本発明のはんだバンプ形成方法において、前記はんだペースト中に含まれるはんだ粉末は、平均粒径が０．１μｍ〜１０μｍであるとよい。
平均粒径が大き過ぎると、電極上の塗布厚に高さばらつきが生じるおそれがあり、そのはんだペースト上に搭載したはんだボールに傾きが生じ易い。また、はんだ粉末の平均粒径が大きいと、ボイドも発生し易くなる。一方、平均粒径が小さ過ぎると、はんだ粉末の製造が困難になるとともに、リフロー処理時に溶融し難くなる。このような観点から、はんだ粉末の平均粒径は０．１μｍ〜１０μｍが好ましい。
本発明のはんだバンプ形成方法において、前記はんだペースト中のフラックスの混合量は７５体積％〜９３体積％であるとよい。
フラックスの量が多過ぎると、従来技術のフラックスだけの場合と同様の状態となって、はんだボールが転げ落ち易く、少な過ぎると、相対的にはんだ粉末の量が多くなることから、高さばらつきが生じるおそれがある。このような観点から、はんだペースト中のフラックス量は、７５体積％〜９３体積％が好ましい。
本発明のはんだボール固定用はんだペーストは、はんだ粉末とフラックスとを含有し、前記はんだ粉末の平均粒径が０．１μｍ〜１０μｍであり、前記フラックスの混合量が７５体積％〜９３体積％であることを特徴とする。
このようなはんだ粉末とフラックスとを含有したはんだペーストを用いることにより、はんだボールを簡便で確実に仮固定することができる。
本発明によれば、はんだペーストを塗布してはんだボールを搭載するという簡便な方法ではんだボールを仮固定でき、はんだボールの転げ落ちを防止して、確実にはんだバンプ（インナーバンプ、アウターバンプ）を形成でき、歩留まり、高さ精度を向上させることができる。
本発明の方法を適用してバンプ電極を形成する工程を順に示した断面図である。
以下、本発明の実施形態を図面を参照しながら説明する。ここでは、インナーバンプ向けインターポーザーに形成する場合を記載する。ここでは記載しないがインナーバンプ向けウエハ側に形成する場合、アウターバンプ向けも、大きな違いはなく、いずれにも本発明を適用することができる。
図１（ｄ）が本発明の方法を適用して形成したバンプ電極１０を示しており、基板１の電極パッド２の上にはんだバンプ３が形成されている。フリップチップ実装には多数のはんだバンプが形成されるが、図には１個のみ記載した。
基板１は、半導体パッケージ用有機基板の表面に回路層、絶縁層等が形成されたものであり、その表面に電極パッドが露出している。電極パッド２は、Ｓｎ又はＡｕ／Ｎｉ／Ｃｕなどのメタライズ層を使用することも可能であるが、Ｃｕ又は酸化防止膜をコートさせたＣｕを用いるのが好適である。
また、はんだバンプ３となるはんだボールやはんだボール固定用はんだペーストの材料としては、Ｓｎ−Ａｇ合金、Ｐｂ−Ｓｎ合金、Ｓｎ−Ｂｉ合金、Ｓｎ−Ｚｎ合金、Ｓｎ−Ｓｂ合金、Ｓｎ−Ｃｕ合金、Ｓｎ−Ａｇ−Ｃｕ合金等、Ｓｎと添加成分からなるＳｎ系合金が好適である。
次に、このように構成されたバンプ電極１０を基板１の上に製造する方法について図１に示す工程順に説明する。
（レジスト層形成工程）
予め、基板１の上にレジスト層１１を形成し、このレジスト層１１に露光、現像処理を施すことにより、各電極パッド２の上面を露出させた状態に開口部１２を形成する。このレジスト層１１の厚さは、例えば１５μｍ〜２０μｍとされ、開口部１２の内径は、得られるはんだバンプ３の外径に対応して設定される。
（はんだペースト塗布工程）
次に、基板１のレジスト層１１の上から、図１（ｂ）に示すように、厚み１０μｍ〜３０μｍのステンシルマスク１３でレジスト層１１を覆いながらスクリーン印刷によりはんだペースト１４を塗布して、レジスト層１１の開口部１２内に充填する。
このはんだペースト１４は、はんだ粉末とフラックスとを含有し、粘着性を有する。はんだ粉末は、アトマイズ法等によって製造され、その材料としては前述した合金の中から選択できるが、後述するはんだボールと同じ材料によって構成される。その平均粒径は、０．１μｍ〜１０μｍとされる。また、フラックスとしては、ロジン等の樹脂分、活性剤、チクソ剤、溶剤を含有しており、ハロゲンフリータイプ、活性（ＲＡ）タイプ、弱活性（ＲＭＡ）タイプ、水溶性タイプ等のものを用いることができる。
はんだ粉末とフラックスとの混合比率は、フラックスが７５体積％〜９３体積％となるように設定される。
つまり、このはんだペーストは、通常のはんだバンプ形成用のはんだペーストに用いられているはんだ粉末とは異なり、平均粒径が小さく、また、フラックス混合比率も大きい設定とされる。
開口部１２内を埋めるようにはんだペースト１４を塗布した後、ステンシルマスク１３を除去すると、ステンシルマスク１３の厚さの分、レジスト層１１の開口部１２から上方にわずかに突出した状態にはんだペースト１４が塗布される。このはんだペースト１４の塗布量としては、塗布厚として５μｍ〜３０μｍとするのが望ましい。
（はんだボール搭載工程）
はんだペースト１４が乾燥しないうちに、はんだペースト１４の上にはんだボール搭載機（図示略）を用いてはんだボール１５を搭載する。前述したように、基板１上のレジスト層１１には複数の開口部１２が形成されており、各開口部１２にはんだボール１５が搭載される。
このはんだボール１５は、バンプ間ピッチにもよるが、例えば、ボール径が７０μｍ〜９０μｍのものを用いる。
このはんだボール１５をはんだペースト１４の上に搭載すると、その重量により、図１（ｃ）に示すようにはんだボール１５の一部がはんだペースト１４内に沈み込んだ状態となる。はんだペースト１４は、粘着性を有しているので、はんだボール１５の下面にはんだペースト１４が粘着して、はんだペースト１４の上にはんだボール１５が仮固定される。
（リフロー処理工程）
次に、はんだペースト１４及びはんだボール１５を加熱して溶融させるリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中ではんだボールおよびはんだペーストに用いられているはんだの融点（液相線温度）より３０℃〜５０℃高い温度にて加熱する。
このリフロー処理においては、はんだペースト１４に含まれるフラックスが、はんだペースト１４中のはんだ粉末及びはんだボール１５表面の酸化膜や汚れを除去し、その後に溶融されるはんだ粉末やはんだボール１５は電極に濡れ、バンプを形成する。
このリフロー処理により、図１（ｄ）に示すように、基板１の電極パッド２の上にはんだバンプ３を形成したバンプ電極１０が形成される。
なお、このリフロー処理工程において、リフロー処理温度（はんだの融点（液相線温度）＋３０℃〜５０℃）に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
このようにして、はんだペーストの粘着力を利用してはんだボールを仮固定しているので、安定してはんだボールを搭載することができ、リフロー処理時にも、フラックスだけの場合と異なり、はんだペースト中のはんだ粉末が溶融してはんだボールと一体化するので、はんだボールが転げ落ちることはない。
この場合、はんだペースト中のはんだ粉末の平均粒径が０．１μｍ〜１０μｍと小さいので、はんだペーストを塗布したときの厚さにばらつきが生じることが少なく、ボイドの発生も防止できる。また、フラックス混合比率が大きいので、同様に、塗布厚さのばらつきが生じることが少ない。
したがって、リフロー処理により得られるはんだバンプの高さばらつきを小さくすることができ、高密度実装に有利である。
はんだボール及びボール固定用はんだペーストのはんだ種は同じものを使用した。はんだ合金としてＳｎ−３．０質量％Ａｇ−０．５質量％Ｃｕ（略してＳＡＣ３０５とする）、Ｓｎ−０．７質量％Ｃｕ、Ｐｂ−６３質量％Ｓｎを用い、表に示す平均粒径、フラックス混合比率のはんだペーストを作製し、厚さ２０μｍのレジスト層に直径７５μｍの開口部を２０００個形成し、これら開口部内にはんだペーストを塗布した後、直径９０μｍのボール固定用はんだペーストと同一の組成からなるはんだボールを搭載した。
そして、窒素雰囲気下ではんだの融点より３０℃高い温度で６０秒間のリフロー処理工程を経た後、はんだボールが転げ落ちたか否かを確認するとともに、はんだバンプの高さばらつきを測定した。
はんだボールが転げ落ちたものをミッシングといい、このミッシングが５個以上生じていたものを×とし、１〜４個生じていたものを△とし、ミッシングが生じていなかったものを○とした。
はんだバンプの高さばらつきは、各はんだバンプの高さを測定して、その標準偏差σを求め、３σが１０μｍ未満のものを◎、１０μｍ以上１５μｍ未満のもので、若干のばらつきは認められるものを〇、１５μｍ以上であったものを△とした。
これらの結果を表１に示す。
Figure 2015220396
この表に示されるように、はんだペーストにはんだボールを搭載してリフロー処理することにより、転げ落ちの発生を防止することができる。また、はんだ粉末の平均粒径とフラックス混合量を調整することで、より一層、転げ落ちを抑制することができ、高さばらつきも抑制できる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
１…基板
２…電極パッド
３…はんだバンプ
１０…バンプ電極
１１…レジスト層
１２…開口部
１３…ステンシルマスク
１４…はんだペースト
１５…はんだボール

Claims (4)

  1. 基板の電極の上にはんだペーストを塗布するとともに、そのはんだペーストの上にはんだボールを搭載して仮固定した後、これらはんだペースト及びはんだボールをリフロー処理することを特徴とするはんだバンプ形成方法。
  2. 前記はんだペースト中に含まれるはんだ粉末は、平均粒径が０．１μｍ〜１０μｍであることを特徴とする請求項１記載のはんだバンプ形成方法。
  3. 前記はんだペースト中のフラックスの混合量は７５体積％〜９３体積％であることを特徴とする請求項１又は２記載のはんだバンプ形成方法。
  4. はんだ粉末とフラックスとを含有し、前記はんだ粉末の平均粒径が０．１μｍ〜１０μｍであり、前記フラックスの混合量が７５体積％〜９３体積％であることを特徴とするはんだボール固定用はんだペースト。




JP2014104345A 2014-05-20 2014-05-20 はんだバンプの形成方法及びはんだボール固定用はんだペースト Pending JP2015220396A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014104345A JP2015220396A (ja) 2014-05-20 2014-05-20 はんだバンプの形成方法及びはんだボール固定用はんだペースト
CN201580003945.1A CN105900224B (zh) 2014-05-20 2015-05-19 焊接凸点的形成方法及焊球固定用焊膏
PCT/JP2015/064318 WO2015178374A1 (ja) 2014-05-20 2015-05-19 はんだバンプの形成方法及びはんだボール固定用はんだペースト
KR1020167017907A KR20170008718A (ko) 2014-05-20 2015-05-19 솔더 범프의 형성 방법 및 솔더볼 고정용 솔더 페이스트
TW104116059A TWI636140B (zh) 2014-05-20 2015-05-20 焊料凸塊之形成方法及焊料球固定用焊料膏

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014104345A JP2015220396A (ja) 2014-05-20 2014-05-20 はんだバンプの形成方法及びはんだボール固定用はんだペースト

Publications (1)

Publication Number Publication Date
JP2015220396A true JP2015220396A (ja) 2015-12-07

Family

ID=54554042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014104345A Pending JP2015220396A (ja) 2014-05-20 2014-05-20 はんだバンプの形成方法及びはんだボール固定用はんだペースト

Country Status (5)

Country Link
JP (1) JP2015220396A (ja)
KR (1) KR20170008718A (ja)
CN (1) CN105900224B (ja)
TW (1) TWI636140B (ja)
WO (1) WO2015178374A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164223A (ja) * 2015-05-14 2015-09-10 三菱マテリアル株式会社 はんだバンプ製造方法および下地形成用ペースト

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397018B1 (ko) * 2017-08-29 2022-05-17 한국전자통신연구원 반도체 패키지의 제조 방법
CN112313031A (zh) * 2018-06-26 2021-02-02 昭和电工材料株式会社 焊料粒子及焊料粒子的制造方法
WO2020004510A1 (ja) * 2018-06-26 2020-01-02 日立化成株式会社 異方性導電フィルム及びその製造方法並びに接続構造体の製造方法
CN111725081A (zh) * 2020-06-08 2020-09-29 北京时代民芯科技有限公司 一种针对塑封倒装焊基板的不同尺寸sop制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277554A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd 半田ボールの搭載方法および半田バンプ形成方法
JP2001068848A (ja) * 1999-08-24 2001-03-16 Furukawa Electric Co Ltd:The 半田組成物およびそれを用いた半田供給方法
JP2012124427A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 電子部品の製造方法および半導体装置の製造方法
JP2013004929A (ja) * 2011-06-21 2013-01-07 Mitsubishi Materials Corp はんだバンプ製造方法および下地形成用ペースト
JP2013093471A (ja) * 2011-10-26 2013-05-16 Hitachi Chemical Co Ltd はんだプリコート及びその形成方法、並びにはんだプリコート付き基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
CN101818323A (zh) * 2010-05-24 2010-09-01 中南大学 包覆改性锡基或铟基无铅焊料合金粉末的方法
JP5754582B2 (ja) 2011-02-28 2015-07-29 三菱マテリアル株式会社 プリコート用ハンダペースト

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277554A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd 半田ボールの搭載方法および半田バンプ形成方法
JP2001068848A (ja) * 1999-08-24 2001-03-16 Furukawa Electric Co Ltd:The 半田組成物およびそれを用いた半田供給方法
JP2012124427A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 電子部品の製造方法および半導体装置の製造方法
JP2013004929A (ja) * 2011-06-21 2013-01-07 Mitsubishi Materials Corp はんだバンプ製造方法および下地形成用ペースト
JP2013093471A (ja) * 2011-10-26 2013-05-16 Hitachi Chemical Co Ltd はんだプリコート及びその形成方法、並びにはんだプリコート付き基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
大澤直, はんだ付の基礎と応用, JPN6018044535, 25 June 2000 (2000-06-25), JP, pages 156, ISSN: 0003917627 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164223A (ja) * 2015-05-14 2015-09-10 三菱マテリアル株式会社 はんだバンプ製造方法および下地形成用ペースト

Also Published As

Publication number Publication date
KR20170008718A (ko) 2017-01-24
TWI636140B (zh) 2018-09-21
CN105900224A (zh) 2016-08-24
WO2015178374A1 (ja) 2015-11-26
CN105900224B (zh) 2019-04-02
TW201610173A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
WO2016076220A1 (ja) ソルダペースト用フラックス、ソルダペースト及びはんだ接合体
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP2015220396A (ja) はんだバンプの形成方法及びはんだボール固定用はんだペースト
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JP4672352B2 (ja) バンプ形成用ハンダペースト
JP5998875B2 (ja) はんだバンプの製造方法
JP2011167753A (ja) ソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージ、並びにピングリッドアレイパッケージ用基板の製造方法
JP6124032B2 (ja) 実装構造体と実装構造体の製造方法
JP2009088431A (ja) バンプ形成用ペースト、及びバンプ構造体
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
WO2017141404A1 (ja) フラックス
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6263885B2 (ja) はんだバンプ製造方法
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
JPWO2009034628A1 (ja) はんだプリコート基板、実装基板およびはんだプリコート方法
JP2013004929A (ja) はんだバンプ製造方法および下地形成用ペースト
WO2009150759A1 (ja) はんだ接合方法及びはんだ継手
JP6187536B2 (ja) はんだバンプ製造方法および下地形成用ペースト
TWI655985B (zh) Metal core column assembly method
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP2018098373A (ja) はんだバンプ形成方法
WO2019117041A1 (ja) ソルダペースト、接合構造体及び接合構造体の製造方法
KR101097488B1 (ko) 핀 그리드 어레이 기판의 제조방법
JP2009200285A (ja) バンプ及びバンプ接続構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113