JP2002009099A - 転写バンプ基板およびバンプ転写方法 - Google Patents

転写バンプ基板およびバンプ転写方法

Info

Publication number
JP2002009099A
JP2002009099A JP2000190931A JP2000190931A JP2002009099A JP 2002009099 A JP2002009099 A JP 2002009099A JP 2000190931 A JP2000190931 A JP 2000190931A JP 2000190931 A JP2000190931 A JP 2000190931A JP 2002009099 A JP2002009099 A JP 2002009099A
Authority
JP
Japan
Prior art keywords
substrate
bump
transfer
transfer bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000190931A
Other languages
English (en)
Inventor
Kenzo Fujii
健三 藤井
Taro Hirai
太郎 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2000190931A priority Critical patent/JP2002009099A/ja
Publication of JP2002009099A publication Critical patent/JP2002009099A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 導電性バンプをシリコンチップに転写すると
き導電性バンプが溶融した低温はんだ層に浮いた状態と
なるため、僅かの力、振動などでも位置ずれを起こす。
また低温はんだ層と高温はんだ層を組み合わせなければ
ならないため、はんだの選択幅が狭い。またシリコンチ
ップと基板を引き離すのは、全体を200℃以上に保持
しながらの作業であるため、作業がやりにくいうえ危険
である。さらにシリコンチップと基板を引き離すときし
ばしばシリコンチップが破壊される。 【解決手段】 本発明の転写バンプ基板10においては
基板11に樹脂フィルムまたは柔軟な樹脂板を使用し
た。さらに基板11上に低温はんだ層を介せず直接銅層
12Aを形成し、その上部にはんだ層12Bを形成し
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はBGA(ボールグ
リッドアレイ)、CSP(チップサイズパッケージ)な
どの半導体実装で使われる、導電性バンプを利用した接
続技術に関し、特にバンプの製造と、バンプのシリコン
チップまたはパッケージへの転写に関する。
【0002】
【従来の技術】入出力端子が数百を超える最近の集積回
路では、シリコンチップ表面またはパッケージ表面に格
子状の多数の電極を設け、それらと対応する回路基板の
電極とを導電性バンプで接続する構造が採用されてい
る。従来問題となっているのは数百から数千におよぶ多
数の導電性バンプをシリコンチップ表面またはパッケー
ジ表面の電極に正確に搭載する方法である。なお以下の
説明ではシリコンチップまたはパッケージを代表してシ
リコンチップと称する。
【0003】転写法と呼ばれる従来の導電性バンプの形
成法および搭載法を説明する。図7に従来の転写バンプ
基板の一例70の部分拡大断面図を示す。まず金属基板
71の上に印刷、めっきなどにより導電性バンプ72を
形成する。図7においては、厚さ125μmのステンレ
ス基板71の上面に、厚さ10μmのすず63%鉛37
%の低温はんだ層(融点約183℃)72A、厚さ70
μmの銅層72B、厚さ20μmの鉛95%すず5%の
高温はんだ層(融点約300℃)72Cの三層からなる
導電性バンプ72が形成されている。導電性バンプ72
は円柱形で、直径150μm、高さ100μmであり、
隣接する導電性バンプ72間のピッチは250μmであ
る。これらの導電性バンプ72がシリコンチップ一個あ
たり数百個から数千個形成されている。これらが全体と
して転写バンプ基板70と呼ばれる。
【0004】上記の従来の転写バンプ基板70から導電
性バンプ72をシリコンチップに転写する方法を次に説
明する。まず図8に示すように、転写バンプ基板70に
シリコンチップ80を、シリコンチップ80の電極80
Aと転写バンプ基板70の導電性バンプ72が接するよ
うに位置合わせして載せる。次に両者の位置関係を保持
したまま図9に示す時間−温度プロファイルにしたがっ
て加熱冷却する。図9において縦軸は温度で、RTは室
温、T1は低温はんだ層72Aの融点すなわち約183
℃、T2は高温はんだ層72Cの融点すなわち約300
℃、また横軸は時間を示す。まず高温はんだ層72Cの
融点T2より30〜50℃高い温度まで一気に加熱しし
ばらくその温度を保持する。このとき高温はんだ層72
Cとシリコンチップ80の電極80Aとがはんだ付けさ
れる。次に温度を高温はんだ層72Cの融点T2と低温
はんだ層72Aの融点T1の間の温度まで下げてその温
度を保持する。この温度では高温はんだ層72Cは硬化
しているが低温はんだ層72Aは溶融している。つまり
導電性バンプ72はシリコンチップ80の電極80Aに
は硬くはんだ付けされているが、基板71には溶融した
低温はんだ層72Aの表面張力によりゆるく付着してい
る。そこでこの温度に保持したままでシリコンチップ8
0と基板71を引き離すと導電性バンプ72はシリコン
チップ80側についていく。その後温度を室温に下げ、
低温はんだ層72Aも硬化させる。このようにして導電
性バンプ72が基板71からシリコンチップ80に転写
され、図10に示すような導電性バンプ72付きシリコ
ンチップ80が完成する。
【0005】
【発明が解決しようとする課題】上述した従来の転写法
には次の問題点がある。上述の転写原理から明らかなよ
うに、導電性バンプ72は必ずシリコンチップ80側に
高温はんだ層72C、基板71側に低温はんだ層72A
があるため、最初に高温はんだ層72Cの融点T2より
30〜50℃高い温度まで加熱するとき、高温はんだ層
72Cが溶融しないうちに、基板71側の低温はんだ層
72Aだけが溶融するときがある。そのとき導電性バン
プ72は溶融した低温はんだ層72A上に浮いた状態と
なるため、僅かの力、振動などでも位置ずれを起こす。
【0006】また適当な融点の低温はんだ層72Aと高
温はんだ層72Cを組み合わせなければならないため、
はんだの選択幅が狭く、必ずしもシリコンチップ80に
適切なはんだが選択できるとは限らない。
【0007】またシリコンチップ80と基板71を引き
離すのは、全体を200℃以上に保持しながらの作業で
あるため、作業がやりにくいうえ危険である。
【0008】さらにシリコンチップ80と基板71を引
き離すとき、1個の導電性バンプ72を基板71から引
き離す力は小さいが、導電性バンプ72が数百個から数
千個もあるため実際は相当強い力で引き離さなければな
らない。基板71は強固であるがシリコンチップ80は
脆いため、引き離すときの衝撃でしばしばシリコンチッ
プ80が破壊される。
【0009】
【課題を解決するための手段】従来の転写法の問題を解
決するため、本発明の転写バンプ基板においては基板に
樹脂フィルムまたは柔軟な樹脂板を使用した。さらに基
板上に低温はんだ層を介せず直接銅層を形成し、その上
部にはんだ層を形成した。はんだ層が一層であるためそ
の融点に制限が少なくはんだの選択の幅が広いため、シ
リコンチップに適したはんだが容易に選択できる。また
基板と銅層との結合は粗化された基板表面のミクロの凹
凸に銅層界面がくいこむ機械的なアンカー効果により得
られるため、基板表面の粗化状態により結合強度が適切
に調節でき転写作業中の位置ずれが防止できる。基板表
面の粗化はウエットブラストによると粗化状態が微妙に
制御できるので好都合である。基板が柔軟であるためシ
リコンチップと基板を引き離すとき一度に全ての導電性
バンプを引き離す必要はなく、1〜2列ずつ引き離すこ
とができる。そのため引き離すのに必要な力は従来の数
%で足り、引き離す衝撃でシリコンチップが破壊される
ことはごく稀である。またシリコンチップと基板を引き
離すのは室温でできるため作業が容易で安全である。
【0010】請求項1記載の発明は、樹脂フィルムまた
は柔軟な樹脂板からなる基板上に、少なくとも、低抵抗
金属または低抵抗合金からなる基部と、易融金属または
易融合金からなる表層部とを有する多層構造のバンプが
形成されたことを特徴とする転写バンプ基板である。
【0011】請求項2記載の発明は、請求項1記載の転
写バンプ基板において、前記低抵抗金属または低抵抗合
金が銅または銅合金であり、前記易融金属または易融合
金がすず、鉛、アンチモン、銀、ビスマス、インジウ
ム、銅の単体金属、または、これらから選ばれた複数の
金属からなる合金はんだであることを特徴とする転写バ
ンプ基板である。
【0012】請求項3記載の発明は、請求項1〜2記載
の転写バンプ基板において、前記バンプが、前記基板の
表面にめっき触媒が付与され、前記めっき触媒を核とし
て成長した無電解めっき層からなることを特徴とする転
写バンプ基板である。
【0013】請求項4記載の発明は、請求項1〜2記載
の転写バンプ基板において、前記バンプが、前記基板の
表面にめっき触媒が付与され、前記めっき触媒を核とし
て成長した無電解めっき層と前記無電解めっき層の上に
形成された電気めっき層からなることを特徴とする転写
バンプ基板である。
【0014】請求項5記載の発明は、請求項1〜2記載
の転写バンプ基板において、前記バンプが、前記基板の
表面にスパッターまたは蒸着により形成された金属薄膜
と、前記金属薄膜の上に形成された無電解めっき層から
なることを特徴とする転写バンプ基板である。
【0015】請求項6記載の発明は、請求項1〜2記載
の転写バンプ基板において、前記バンプが、前記基板の
表面にスパッターまたは蒸着により形成された金属薄膜
と、前記金属薄膜の上に形成された電気めっき層からな
ることを特徴とする転写バンプ基板である。
【0016】請求項7記載の発明は、請求項1〜2記載
の転写バンプ基板において、前記バンプが、前記基板の
表面にスパッターまたは蒸着により形成された金属薄膜
と、前記金属薄膜の上に形成された無電解めっき層と、
前記無電解めっき層の上に形成された電気めっき層から
なることを特徴とする転写バンプ基板である。
【0017】請求項8記載の発明は、請求項1〜7記載
の転写バンプ基板において、前記基板の、前記バンプが
形成される面が、前記バンプの形成前に粗化されている
ことを特徴とする転写バンプ基板である。
【0018】請求項9記載の発明は、請求項8記載の転
写バンプ基板において、前記基板の粗化が、ウエットブ
ラストまたはドライブラストによることを特徴とする転
写バンプ基板である。
【0019】請求項10記載の発明は、請求項9記載の
転写バンプ基板において、前記バンプと前記基板の結合
強度がウエットブラストまたはドライブラストの条件に
より制御されていることを特徴とする転写バンプ基板で
ある。
【0020】請求項11記載の発明は、樹脂フィルムま
たは柔軟な樹脂板からなる基板上に、少なくとも、低抵
抗金属または低抵抗合金からなる基部と、易融金属また
は易融合金からなる表層部を有する多層構造のバンプが
形成された転写バンプ基板と、前記転写バンプ基板の前
記バンプの位置に対応する位置に電極を形成した被転写
体とを、前記バンプと前記電極が対応する位置に接して
配置し、次に前記バンプを溶融させて前記バンプと前記
電極を接合させ、次に冷却後、前記樹脂フィルムまたは
柔軟な樹脂板を前記バンプから引き離してバンプを前記
被転写体に転写することを特徴とするバンプ転写方法で
ある。
【0021】
【発明の実施の形態】本発明の実施例を図面を用いて説
明する。図1は本発明の転写バンプ基板の一実施例10
の部分拡大断面図である。転写バンプ基板10の基板1
1は縦70mm横100mm厚さ125μmのポリイミ
ドフィルムで、その上面に導電性バンプ12が多数形成
されている。導電性バンプ12はほぼ円柱形で、寸法は
直径150μm、高さ90μmである。導電性バンプ1
2のピッチは縦横とも250μmで、図示しないが導電
性バンプ12の数は1個のシリコンチップあたり20×
20=400個である。なお1個のシリコンチップあた
りの導電性バンプ12の個数はシリコンチップの電極数
に応じて数十個から数千個となる。導電性バンプ12は
2層構造で、基板11に接する厚さ70μmの下層12
Aは銅、厚さ20μmの上層12Bは融点約183℃の
すず63%鉛37%はんだからなる。
【0022】次に図2〜4を用いて、図1の本発明の転
写バンプ基板の一実施例10の製造工程と、導電性バン
プ12のシリコンチップへの転写方法を説明する。
【0023】図2(a)は本発明の転写バンプ基板10
の基板11である、縦70mm横100mm厚さ125
μmのポリイミドフィルムの部分拡大断面図である。
【0024】次に図2(b)に示すように、基板11の
表面11Aをウェットブラストにより粗化する。ウェッ
トブラストとは砥粒を混合した高圧液体と高圧エアーを
同時に基板11の表面11Aに吹き付けて表面11Aを
粗化する方法である。その処理条件の一例は次の通りで
ある。砥粒:ヌープ硬度2200、平均粒径20μmの
多角形砥粒、砥粒濃度:25%、液体圧力:100KP
a、エアー圧力:150KPa。そして粗化された表面
11Aの平均粗度の一例は2μmである。表面11Aの
平均粗度はウエットブラストの処理条件で多様に制御で
きるため、完成した転写バンプ基板の導電性バンプの表
面11Aとの結合強度を適切とする処理条件を選ぶ。
【0025】次に図2(c)に示すように、基板11の
粗化された表面11Aにパラジウム触媒を付与し、前記
パラジウム触媒を核として厚さ0.5μmの無電解銅め
っき層11Bを形成する。もし表面11Aが粗化されて
いない場合は形成された無電解めっき層11Bは簡単に
はがれてしまい以後の工程が不可能となる。したがって
表面11Aの粗化は重要である。
【0026】次に図2(d)に示すように、前記無電解
銅めっき層11Bの上面に厚さ100μmのフィルムレ
ジスト11Cをラミネートする。
【0027】次に図2(e)に示すように、通常のフォ
トリソグラフィーによりフィルムレジスト11Cの、後
工程で導電性バンプを形成する部分11Dを除去して、
無電解銅めっき層11Bを露出させる。
【0028】次に図2(f)に示すように、露出した無
電解銅めっき層11Bの表面に、無電解銅めっき層11
Bをめっき電極として、厚さ70μmの電気銅めっき層
11Eを形成する。以後電気銅めっき層11E直下の無
電解銅めっき層11Bは電気銅めっき層11Eに吸収さ
れて一つの銅めっき層ができたと考え、両者を合わせて
電気銅めっき層11Eと称する。
【0029】次に図3(g)に示すように、電気銅めっ
き層11Eの上面に厚さ20μmのすず63%鉛37%
の電気はんだめっき層11Fを形成する。
【0030】次に図3(h)に示すように、フィルムレ
ジスト11Cを除去する。このままでは各導電性バンプ
が、無電解銅めっき層11Bにより電気的にショートし
ているため、導電性バンプの間にある無電解銅めっき層
11Bをエッチングして除去する。
【0031】図3(i)は、導電性バンプの間にある無
電解銅めっき層11Bをエッチング除去した状態を示
し、これがすなわち本発明の転写バンプ基板の一実施例
10の完成品である。なお図3(i)における電気銅め
っき層11E、電気はんだめっき層11Fは、それぞれ
図1における導電性バンプ12の下層12A、上層12
Bと同一物である。以下導電性バンプ12のシリコンチ
ップへの転写方法を説明する。
【0032】図3(j)に示すように、シリコンチップ
20の電極20Aと導電性バンプ12を位置合わせして
接触させ、その位置関係を保持したまま電気はんだめっ
き層11Fの融点より約30℃高い約213℃に加熱す
る。このときシリコンチップ20の電極20Aの材質は
表面に金めっきを施したアルミニウムである。このとき
の時間−温度プロファイルを図5に示す。図5において
縦軸は温度で、RTは室温、Tは電気はんだめっき層1
1Fの融点(約183℃)を、横軸は時間を示す。
【0033】溶けた電気はんだめっき層11Fはシリコ
ンチップ20の電極20Aと濡れてなじみ、冷却後図4
(k)に示すように導電性バンプ12は電極20Aと強
固に金属結合する。一方導電性バンプ12の電気銅めっ
き層11Eは基板11とはミクロなアンカー効果により
機械的に結合しているにすぎないから、導電性バンプ1
2と電極20Aの金属結合の方がはるかに強固である。
【0034】最後にシリコンチップ20と基板11を引
き離すと、導電性バンプ12はシリコンチップ20側に
ついていくため、図4(l)に示すように、表面に導電
性バンプ12を備えたシリコンチップ20が完成する。
【0035】シリコンチップ20と基板11を引き離す
方法を図6に示す。室温でシリコンチップ20の裏面を
真空吸着により固定し、基板11を端から順に引き離
す。このように基板11を端から順に引き離すことがで
きるのは基板11が柔軟であるためで、従来のリジッド
な基板では不可能である。この方法により一度に引き離
される導電性バンプ12は1〜2列(20〜40個)
で、引き離しに必要な力は従来のように一度に400個
の導電性バンプ12を引き離す場合の5〜10%程度で
ある。したがってシリコンチップ20が破壊されること
は従来と異なり非常に稀である。
【0036】基板11の材料としては上述のポリイミド
以外に液晶ポリマー、フッ素樹脂、ポリエチレンテレフ
タレート、ポリブチレンテレフタレートなどのフィルム
または柔軟な板材が使用可能である。
【0037】電気はんだめっき層11Fのはんだ材料と
しては上述のすず63%鉛37%はんだ以外に、すず、
鉛、アンチモン、銀、ビスマス、インジウムの単体金
属、または、これらから選ばれた複数の金属からなる合
金はんだが、シリコンチップ20からの要求特性に応じ
て使用可能である。
【0038】上記実施例においては基板11の粗化され
た表面11Aにパラジウム触媒を付与し、前記パラジウ
ム触媒を核として無電解銅めっき層11Bを形成した
が、これに代わり基板11の粗化された表面11Aにス
パッターまたは蒸着により金属薄膜を形成し、それをめ
っき電極として電気銅めっき層11Eを形成することも
できる。また電気めっき層11E、11Fを無電解めっ
き層とし、導電性バンプをすべて無電解めっきで形成す
ることも可能である。さらに基板11の表面11Aの粗
化はドライブラストを使用することもできるが、粗化状
態はウエットブラストに劣る。
【0039】
【発明の効果】本発明の転写バンプ基板においては基板
に樹脂フィルムまたは柔軟な樹脂板を使用した。さらに
基板上に低温はんだ層を介せず直接銅層を形成し、その
上部にはんだ層を形成した。はんだ層は一層であるため
その融点に制限がなく、はんだの選択の幅が広いため、
シリコンチップに適したはんだが選択できる。基板と銅
層との結合は粗化された基板表面のミクロの凹凸に銅層
界面がくいこむ機械的なアンカー効果により得られるた
め、基板表面の粗化状態により結合強度が適切に調節で
き、転写作業中の位置ずれが防止できる。基板表面の粗
化はウエットブラストによると粗化状態が微妙に制御で
きるので好都合である。基板が柔軟であるためシリコン
チップと基板を引き離すとき一度に全ての導電性バンプ
を引き離す必要はなく、1〜2列ずつ引き離すことがで
きる。そのため引き離すのに必要な力は従来の数%で足
り、引き離す衝撃でシリコンチップが破壊されることは
ごく稀である。またシリコンチップと基板を引き離すの
は室温でできるため作業が容易で安全である。
【図面の簡単な説明】
【図1】 本発明の転写バンプ基板の一実施例の部分拡
大断面図
【図2】 本発明の転写バンプ基板の一実施例に導電性
バンプを形成する工程の説明図
【図3】 本発明の転写バンプ基板の一実施例に導電性
バンプを形成する工程の説明図および本発明の転写バン
プ基板の一実施例の導電性バンプをシリコンチップに転
写する説明図
【図4】 本発明の転写バンプ基板の一実施例の導電性
バンプをシリコンチップに転写する工程の説明図
【図5】 本発明の転写バンプ基板の一実施例の導電性
バンプをシリコンチップに転写するときの温度プロファ
イル図
【図6】 本発明の転写バンプ基板の一実施例をシリコ
ンチップから引き離す方法の説明図
【図7】 従来の転写バンプ基板の部分拡大断面図
【図8】 従来の転写バンプ基板の導電性バンプをシリ
コンチップに転写する工程の説明図
【図9】 従来の転写バンプ基板の導電性バンプをシリ
コンチップに転写するときの温度プロファイル図
【図10】 従来の導電性バンプ付きシリコンチップの
部分拡大断面図
【符号の説明】
10 転写バンプ基板 11 基板 11A 表面 11B 無電解銅めっき層 11C フィルムレジスト 11D 導電性バンプ形成部分 11E 電気銅めっき層 11F 電気はんだめっき層 12 導電性バンプ 12A 導電性バンプの下層 12B 導電性バンプの上層 20 シリコンチップ 20A 電極 70 転写バンプ基板 71 基板 72 導電性バンプ 72A 低温はんだ層 72B 銅層 72C 高温はんだ層 80 シリコンチップ 80A 電極 T はんだ融点 T1 低温はんだ融点 T2 高温はんだ融点

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】樹脂フィルムまたは柔軟な樹脂板からなる
    基板上に、少なくとも、低抵抗金属または低抵抗合金か
    らなる基部と、易融金属または易融合金からなる表層部
    とを有する多層構造のバンプが形成されたことを特徴と
    する転写バンプ基板。
  2. 【請求項2】請求項1記載の転写バンプ基板において、
    前記低抵抗金属または低抵抗合金が銅または銅合金であ
    り、前記易融金属または易融合金がすず、鉛、アンチモ
    ン、銀、ビスマス、インジウム、銅の単体金属、また
    は、これらから選ばれた複数の金属からなる合金はんだ
    であることを特徴とする転写バンプ基板。
  3. 【請求項3】請求項1〜2記載の転写バンプ基板におい
    て、前記バンプが、前記基板の表面にめっき触媒が付与
    され、前記めっき触媒を核として成長した無電解めっき
    層からなることを特徴とする転写バンプ基板。
  4. 【請求項4】請求項1〜2記載の転写バンプ基板におい
    て、前記バンプが、前記基板の表面にめっき触媒が付与
    され、前記めっき触媒を核として成長した無電解めっき
    層と前記無電解めっき層の上に形成された電気めっき層
    からなることを特徴とする転写バンプ基板。
  5. 【請求項5】請求項1〜2記載の転写バンプ基板におい
    て、前記バンプが、前記基板の表面にスパッターまたは
    蒸着により形成された金属薄膜と、前記金属薄膜の上に
    形成された無電解めっき層からなることを特徴とする転
    写バンプ基板。
  6. 【請求項6】請求項1〜2記載の転写バンプ基板におい
    て、前記バンプが、前記基板の表面にスパッターまたは
    蒸着により形成された金属薄膜と、前記金属薄膜の上に
    形成された電気めっき層からなることを特徴とする転写
    バンプ基板。
  7. 【請求項7】請求項1〜2記載の転写バンプ基板におい
    て、前記バンプが、前記基板の表面にスパッターまたは
    蒸着により形成された金属薄膜と、前記金属薄膜の上に
    形成された無電解めっき層と、前記無電解めっき層の上
    に形成された電気めっき層からなることを特徴とする転
    写バンプ基板。
  8. 【請求項8】請求項1〜7記載の転写バンプ基板におい
    て、前記基板の、前記バンプが形成される面が、前記バ
    ンプの形成前に粗化されていることを特徴とする転写バ
    ンプ基板。
  9. 【請求項9】請求項8記載の転写バンプ基板において、
    前記基板の粗化が、ウエットブラストまたはドライブラ
    ストによることを特徴とする転写バンプ基板。
  10. 【請求項10】請求項9記載の転写バンプ基板におい
    て、前記バンプと前記基板の結合強度がウエットブラス
    トまたはドライブラストの条件により制御されているこ
    とを特徴とする転写バンプ基板。
  11. 【請求項11】樹脂フィルムまたは柔軟な樹脂板からな
    る基板上に、少なくとも、低抵抗金属または低抵抗合金
    からなる基部と、易融金属または易融合金からなる表層
    部を有する多層構造のバンプが形成された転写バンプ基
    板と、前記転写バンプ基板の前記バンプの位置に対応す
    る位置に電極を形成した被転写体とを、前記バンプと前
    記電極が対応する位置に接して配置し、次に前記バンプ
    を溶融させて前記バンプと前記電極を接合させ、次に冷
    却後、前記樹脂フィルムまたは柔軟な樹脂板を前記バン
    プから引き離してバンプを前記被転写体に転写すること
    を特徴とするバンプ転写方法。
JP2000190931A 2000-06-26 2000-06-26 転写バンプ基板およびバンプ転写方法 Pending JP2002009099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000190931A JP2002009099A (ja) 2000-06-26 2000-06-26 転写バンプ基板およびバンプ転写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000190931A JP2002009099A (ja) 2000-06-26 2000-06-26 転写バンプ基板およびバンプ転写方法

Publications (1)

Publication Number Publication Date
JP2002009099A true JP2002009099A (ja) 2002-01-11

Family

ID=18690323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000190931A Pending JP2002009099A (ja) 2000-06-26 2000-06-26 転写バンプ基板およびバンプ転写方法

Country Status (1)

Country Link
JP (1) JP2002009099A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905954B2 (en) 2002-08-26 2005-06-14 Infineon Technologies Ag Method for producing a semiconductor device and corresponding semiconductor device
KR100608360B1 (ko) 2004-04-16 2006-08-08 주식회사 하이닉스반도체 반도체 장치의 솔더 구조물 형성 방법
KR100708033B1 (ko) 2006-01-06 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 섭스트레이트 및 이의 제조방법
JP2015050250A (ja) * 2013-08-30 2015-03-16 富士通株式会社 半導体装置、電子装置、及び半導体装置の製造方法
JP2015141906A (ja) * 2014-01-27 2015-08-03 富士通株式会社 電子部品の製造方法及び電子装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905954B2 (en) 2002-08-26 2005-06-14 Infineon Technologies Ag Method for producing a semiconductor device and corresponding semiconductor device
KR100608360B1 (ko) 2004-04-16 2006-08-08 주식회사 하이닉스반도체 반도체 장치의 솔더 구조물 형성 방법
KR100708033B1 (ko) 2006-01-06 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 섭스트레이트 및 이의 제조방법
JP2015050250A (ja) * 2013-08-30 2015-03-16 富士通株式会社 半導体装置、電子装置、及び半導体装置の製造方法
JP2015141906A (ja) * 2014-01-27 2015-08-03 富士通株式会社 電子部品の製造方法及び電子装置の製造方法

Similar Documents

Publication Publication Date Title
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US9331042B2 (en) Semiconductor device manufacturing method and semiconductor device
US20010048166A1 (en) Flip chip type semiconductor device and method of manufactruing the same
KR100639736B1 (ko) 회로 장치의 제조 방법
US6989291B2 (en) Method for manufacturing circuit devices
JP2005235905A (ja) 半導体装置とその製造方法
WO2004014114A1 (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
US7030033B2 (en) Method for manufacturing circuit devices
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP2003007922A (ja) 回路装置の製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JP2002009099A (ja) 転写バンプ基板およびバンプ転写方法
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP3267167B2 (ja) 半導体装置とその製造方法
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH1070127A (ja) 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP2001007250A (ja) パッケージ基板
JP2001358160A (ja) 転写バンプ基板およびそれを用いたバンプ転写方法