JP2015050250A

JP2015050250A - 半導体装置、電子装置、及び半導体装置の製造方法

Info

Publication number: JP2015050250A
Application number: JP2013179691A
Authority: JP
Inventors: 浩三清水; Kozo Shimizu; 作山　誠樹; Seiki Sakuyama; 誠樹作山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-08-30
Filing date: 2013-08-30
Publication date: 2015-03-16
Anticipated expiration: 2033-08-30
Also published as: JP6175994B2

Abstract

【課題】半導体装置において、半導体素子と端子との接合を強固にすること。
【解決手段】複数の柱状端子６と、半導体素子２と、半導体素子２の表面に設けられ、半導体素子２と複数の柱状端子６とを接続するはんだ８とを有する半導体装置による。
【選択図】図１３

Description

本発明は、半導体装置、電子装置、及び半導体装置の製造方法に関する。

回路基板に半導体素子を実装してなる電子装置においては、フリップチップ接続により回路基板に半導体素子を接続することがある。回路基板上への半導体素子の実装密度は高密度化しており、それに伴って半導体素子の小型化も進んでいるが、上記のフリップチップ接続は半導体素子の小型化に有用である。

このように小型化された半導体素子を回路基板にフリップチップ接続する際、半導体素子と回路基板とを接続する端子としてはんだバンプを使用すると、溶融したはんだバンプが濡れ広がり、端子同士の短絡などの問題が発生する。そこで、はんだバンプに代えて、銅などの材料で半導体素子に端子を形成して、半導体素子を回路基板にフリップチップ接続することで、端子が溶融して端子同士の短絡などの問題が発生するのを回避している。

但し、この技術には、半導体素子と端子との接合強度を高める点において改善の余地がある。

半導体装置、電子装置、及び半導体装置の製造方法において、半導体素子と端子との接合を強固にすることを目的とする。

以下の開示の一観点によれば、複数の柱状端子と、半導体素子と、前記半導体素子の表面に設けられ、前記半導体素子と前記複数の柱状端子とを接続するはんだとを有する半導体装置が提供される。

また、以下の開示の他の一観点によれば、半導体素子と、前記半導体素子の表面にはんだを介して接続された柱状端子と、前記柱状端子を介して前記半導体素子と接続された回路基板とを有する電子装置が提供される。

更に、以下の開示の更に他の一観点によれば、基板の表面に柱状端子を形成する工程と、前記基板と異なる熱膨張率を有する半導体素子の表面にはんだを供給する工程と、前記はんだを加熱して溶融し、該はんだに前記柱状端子を接合させることにより、前記基板と前記半導体素子とを接続する工程と、前記基板と前記半導体素子とを接続する工程の後に、前記基板と前記半導体素子とを冷却して、前記基板から前記柱状端子を剥離させる工程とを有する半導体装置の製造方法が提供される。

以下の開示によれば、柱状端子と半導体素子とをはんだを介して接合することで、柱状端子とはんだとが強固に接合し、半導体素子に柱状端子を電解メッキで形成する場合と比較して、半導体素子と柱状端子との接合強度を高めることができる。

図１（ａ）及び（ｂ）は、本願発明者が検討した電子装置の製造途中の断面図（その１）である。図２（ａ）及び（ｂ）は、本願発明者が検討した電子装置の製造途中の断面図（その２）である。図３（ａ）及び（ｂ）は、本願発明者が検討した電子装置の製造途中の断面図（その３）である。図４（ａ）及び（ｂ）は、本願発明者が検討した電子装置の製造途中の断面図（その４）である。図５（ａ）及び（ｂ）は、本願発明者が検討した電子装置の製造途中の断面図（その５）である。図６は、本実施形態に係る半導体装置の製造途中の断面図（その１）である。図７は、本実施形態に係る半導体装置の製造途中の断面図（その２）である。図８は、本実施形態に係る半導体装置の製造途中の断面図（その３）である。図９は、本実施形態に係る半導体装置の製造途中の断面図（その４）である。図１０は、本実施形態に係る半導体装置の製造途中の断面図（その５）である。図１１は、本実施形態に係る半導体装置の製造途中の断面図（その６）である。図１２は、本実施形態に係る半導体装置の製造途中の断面図（その７）である。図１３は、本実施形態に係る半導体装置である。図１４は、本実施形態に係る半導体装置を搭載した電子装置の製造途中の断面図（その１）である。図１５は、本実施形態に係る半導体装置を搭載した電子装置の製造途中の断面図（その２）である。図１６は、本実施形態に係る半導体装置を搭載した電子装置の製造途中の断面図（その３）である。図１７は、本実施形態に係る半導体装置を搭載した電子装置の製造途中の断面図（その４）である。

本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。

以下に電子装置の製造方法の一例を示す。

図１〜図５は、本願発明者が検討した電子装置の製造途中の断面図である。

まず、図１（ａ）に示すように、複数の電極３を備えた半導体素子２を用意する。

次に、図１（ｂ）に示すように、半導体素子２と電極３のそれぞれの表面にシード層４として膜厚が１μｍ〜２μｍの銅膜をスパッタ法により形成する。

その後、図２（ａ）に示すように、シード層４の表面にドライフィルムレジストを貼付して膜厚が１００μｍのレジスト５を形成する。

続いて、図２（ｂ）に示すように、レジスト５を露光して現像し、電極３の上のレジスト５に開口５ａを形成する。開口５ａは平面視で直径１００μｍの円形で、ピッチｐは例えば２００μｍである。

そして、図３（ａ）に示すように、シード層４を給電層にしながら、開口５ａ内に電解メッキ法により銅膜を成長させ、その銅膜を柱状端子６とする。

このようにして、平面視で直径が１００μｍの銅の柱状端子６を半導体素子２の上にピッチｐが２００μｍとなるように形成する。

その後、図３（ｂ）に示すように、レジスト５を除去する。

そして、図４（ａ）に示すように、ウェットエッチングにより半導体素子２の表面のシード層４を除去することで半導体装置１の基本構造が完成する。

これ以降は、フリップチップ接続により半導体装置１を回路基板に搭載する工程に移る。

まず、図４（ｂ）に示すように、複数の電極１３を備えた回路基板７を用意し、各電極１３の表面にＳｎＡｇＣｕはんだペーストを印刷法により塗布することで、はんだ８を形成する。

次に、図５（ａ）に示すように、半導体装置１の柱状端子６の各々と、回路基板７の電極１３の上面に塗布したはんだ８の各々とを対向させ、半導体装置１と回路基板７とを位置合わせする。

そして、図５（ｂ）に示すように、はんだ８を加熱して溶融させ、はんだ８を介して半導体装置１の柱状端子６と回路基板７の電極１３とを接合する。

その後、半導体装置１と回路基板７とを冷却することで、電子装置１０の基本構造が完成する。

このような方法では、図５（ｂ）の点線円Ａに示すように、回路基板７の電極１３と柱状端子６とをはんだ８を介して接合している。そのため、柱状端子６の表層にはんだの合金層が形成され、その合金層によって電極１３と柱状端子６との接合強度が高められる。

一方、図５（ｂ）の点線円Ｂに示すように、半導体素子２の電極３の上においては、銅膜を電解メッキ法で成長させることにより、当該電極３と柱状端子６とが接合される。

電解メッキ法においては、柱状端子６となる銅等の金属材料が非結晶又は非晶質な状態で電極３の表面に成長する。また、電極３に近い部位の柱状端子６が多孔質になることもある。

そのため、点線円Ａ内に比べ、点線円Ｂ内においては電極３と柱状端子６との接合強度が低くなってしまう。

このような接合強度の低下は、以下のように半導体素子２と回路基板７とが異なる熱膨張係数を有している場合に特に問題となることがある。

半導体素子２の主材料はシリコンであるのに対し、回路基板７の主材料はシリコンよりも熱膨張係数が大きな樹脂であり、半導体素子２と回路基板７とでは熱膨張係数が異なる。

よって、温度変化に対する熱膨張量が半導体素子２と回路基板７とで異なり、半導体素子２と回路基板７とを接続している柱状端子６にせん断応力が生じる。

このとき、図５（ｂ）の点線円Ｂにおけるように電極３との接合強度が弱い柱状端子６が半導体素子２から剥離し、断線してしまうことがある。

そのため、この電子装置１０においては、半導体素子２と柱状端子６との接合強度を向上させる点で改善の余地がある。

（本実施形態）
図６〜図１２はそれぞれ、本実施形態に係る半導体装置の断面図である。なお、図６〜図１２において、図１〜図５で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。

まず、図６（ａ）に示すように、基板１２としてＦＲ４等の樹脂を含む基板を用意し、その表面にシード層１４として膜厚が１μｍ〜２μｍの銅膜をスパッタ法により形成する。

なお、ＦＲ４の熱膨張係数は約４０ｐｐｍ／℃である。

次に、図６（ｂ）に示すように、シード層１４の表面にドライフィルムレジストを貼付してレジスト５を形成する。レジスト５の膜厚は、例えば１００μｍとする。

続いて、図７（ａ）に示すように、レジスト５を露光して現像し、レジスト５に開口５ａを形成する。開口５ａは、例えば平面視で直径が１００μｍの円形で、ピッチｐは２００μｍである。

そして、図７（ｂ）に示すように、シード層１４を給電層にしながら、開口５ａ内に電解メッキ法により銅膜を成長させ、その銅膜を柱状端子６とする。その柱状端子６の大きさは特に限定されない。本実施形態では柱状端子６を平面視で直径が１００μｍ程度の円形とし、そのアスペクト比を１程度とする。また、各柱状端子６のピッチｐは約２００μｍである。

また、電解メッキ法で形成した銅膜は非晶質や多孔質になり易いため、基板１２と柱状端子６との接合強度は弱い。

その後、図８（ａ）に示すように、レジスト５を除去する。

そして、図８（ｂ）に示すように、ウェットエッチングによりシード層１４を除去する。

次に、図９に示すように、複数の電極３を備えた半導体素子２を用意し、電極３の各々の表面にはんだペーストを印刷法により供給することにより、はんだ８を形成する。そのはんだペーストとしては、例えば、粒径が１５μｍ〜２５μｍのＳｎＡｇＣｕはんだ粒を含むはんだペーストを使用し得る。

半導体素子２の主材料はシリコンであって、その熱膨張係数は基板１２のそれよりも格段に小さな３ｐｐｍ／℃程度である。

続いて、図１０に示すように、柱状端子６とはんだ８とが対向するように、基板１２と半導体素子２を位置合わせする。

次に、図１１に示すように、はんだ８を２３０℃以上の温度まで加熱して溶融させながら、はんだ８に柱状端子６を接触させ、基板１２と半導体素子２とを接続する。このとき、柱状端子６の表層にははんだの合金層が形成され、その合金層によって半導体素子２と柱状端子６との接続強度が高められる。

なお、はんだ８が酸化するのを防止するために、酸素濃度が濃度１００ｐｐｍ以下に低減された窒素雰囲気中で本工程を行うのが好ましい。

また、このようにはんだ８を加熱すると、基板１２と半導体素子２とが熱により体積が膨張した状態となる。

続いて、図１２に示すように、基板１２と半導体素子２とを冷却してはんだ８を凝固させる。

このように基板１２を冷却すると、図１２の点線円内に示すように、基板１２は矢印ｘの方向に縮んだ状態となる。

このとき、基板１２と半導体素子２は熱膨張係数が異なるため異なる熱収縮率で収縮する。そのため、基板１２と半導体素子２とを接続している柱状端子６にｘ方向にせん断応力が作用することになる。

前述のように柱状端子６は基板１２の上に電解メッキにより形成されており、基板１２と柱状端子６との接合強度は弱いため、このようにせん断応力が作用すると基板１２から全ての柱状端子６が自動的に簡単に剥離する。

なお、柱状端子６に大きなせん断応力を作用させて基板１２から簡単に剥離できるようにするため、半導体素子２と基板１２との熱膨張係数の差が２０ｐｐｍ以上となるように基板１２の材料を選ぶのが好ましい。

更に、半導体素子２と基板１２の各々の熱膨張量の差を十分に大きくするために、はんだ８としてはなるべく融点が高いものを用いるのが好ましい。そのようなはんだ８としては、前述した融点が２１７℃以上のＳｎＡｇＣｕはんだがある。

一方、半導体素子２と柱状端子６とは、はんだの合金により強固に接続されているため、本工程で半導体素子２から柱状端子６が剥離することはない。

上記した図６（ａ）〜図１２の工程はウエハレベルで行われ、ダイシングにより各半導体素子２を個片化することで、図１３に示すように、本実施形態に係る半導体装置１１の基本構造が完成する。

これ以降は、フリップチップ接続により半導体装置１１を回路基板に搭載する工程に移る。

図１４〜図１７は、本実施形態に係る半導体装置１１を搭載した電子装置の製造途中の断面図である。

まず、図１４に示すように、複数の電極１３を備えた回路基板７を用意し、その電極１３のそれぞれの表面にＳｎＡｇＣｕはんだペーストを印刷法により塗布し、はんだ８を形成する。

次に、図１５に示すように、上記のように作製した半導体装置１１を用意し、半導体装置１１の柱状端子６の各々と、回路基板７上のはんだ８の各々とを対向させ、半導体装置１１と回路基板７とを位置合わせする。

そして、図１６に示すように、はんだ８を加熱して溶融し、はんだ８を介して半導体装置１の柱状端子６と回路基板７の電極１３とを接続する。

このようにして、半導体素子２と回路基板７とが柱状端子６により接続された電子装置２０が完成する。

更に、図１７に示すように、半導体装置１１と回路基板７との間にアンダーフィル樹脂９を充填する。そのアンダーフィル樹脂９により半導体素子２と回路基板７とが機械的に強固に接続され、これらの接続信頼性を向上させることができる。

なお、アンダーフィル樹脂９を容易に充填できるようには、柱状端子６のアスペクト比を１以上とするのが好ましい。また、アンダーフィル樹脂９がなくても半導体素子２と回路基板７との接続強度が十分に高い場合には、アンダーフィル樹脂９を省いてもよい。

以上説明した本実施形態によれば、柱状端子６と半導体素子２とをはんだ８を介して接合することで、柱状端子６とはんだ８とが強固に接合する。そのため、半導体素子２に柱状端子６を電解メッキで形成する場合と比較して、半導体素子２と柱状端子６との接合強度を高めることができる。

更に、図１２に示したように、半導体素子２と基板１２の各々の熱膨張係数の差を利用することで、複数の柱状端子６を一括して基板１２から剥離することができる。

（実験例）
以下に、発明者が行なった実験結果を示す。

その実験では、上記した本実施形態に従い、以下のように柱状端子６の寸法が異なる電子装置２０を作製した。

柱状端子６としては、以下の第１例から第４例の四種類を用いた。

第１例…直径１００μｍ、ピッチ２００μｍ、高さ１００μｍ
第２例…直径７５μｍ、ピッチ１５０μｍ、高さ７５μｍ
第３例…直径１００μｍ、ピッチ２００μｍ、高さ５０μｍ
第４例…直径７５μｍ、ピッチ１５０μｍ、高さ３５μｍ
そして、第１例〜第４例のそれぞれの柱状端子６を有する電子装置２０に対して以下の試験を行なった。

まず、各電子装置２０に設けられた複数の柱状端子６同士をデイジーチェーン接続し、回路として接続できていることを確認した。

次に、第１例〜第４例の柱状端子６を有する電子装置２０に対し、−２５℃と１２５℃との間で温度を５００回繰り返し変化させる温度サイクル試験を行った。更に、これらの電子装置２０に対し、温度が１２１℃で湿度が８５％の環境中に１０００時間放置する高温高湿試験を行なった。

温度サイクル試験と高温高湿試験のいずれにおいても、第１例〜第４例の全ての柱状端子６に対して抵抗上昇率は１０％以下であり、本実施形態による電子装置２０が実使用に耐え得ることがわかった。

１、１１…半導体装置、２…半導体素子、３、１３…電極、４、１４…シード層、５…レジスト、５ａ…開口、６…柱状端子、７、１７…回路基板、８…はんだ、９…アンダーフィル樹脂、１０、２０…電子装置、１２…基板

Claims

複数の柱状端子と、
半導体素子と、
前記半導体素子の表面に設けられ、前記半導体素子と前記複数の柱状端子とを接続するはんだと、
を有することを特徴とする半導体装置。
半導体素子と、
前記半導体素子の表面にはんだを介して接続された柱状端子と、
前記柱状端子を介して前記半導体素子と接続された回路基板と、
を有することを特徴とする電子装置。
基板の表面に柱状端子を形成する工程と、
前記基板と異なる熱膨張率を有する半導体素子の表面にはんだを供給する工程と、
前記はんだを加熱して溶融し、該はんだに前記柱状端子を接合させることにより、前記基板と前記半導体素子とを接続する工程と、
前記基板と前記半導体素子とを接続する工程の後に、前記基板と前記半導体素子とを冷却して、前記基板から前記柱状端子を剥離させる工程と、
を有することを特徴とする半導体装置の製造方法。
前記柱状端子を形成する工程において、前記柱状端子は電解メッキにより形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
前記基板は樹脂を含み、前記半導体素子はシリコンを含むことを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。