JPH0414834A - はんだバンプの製造方法 - Google Patents
はんだバンプの製造方法Info
- Publication number
- JPH0414834A JPH0414834A JP11838890A JP11838890A JPH0414834A JP H0414834 A JPH0414834 A JP H0414834A JP 11838890 A JP11838890 A JP 11838890A JP 11838890 A JP11838890 A JP 11838890A JP H0414834 A JPH0414834 A JP H0414834A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- matrix
- transparent substrate
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 4
- 238000011179 visual inspection Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000833 kovar Inorganic materials 0.000 abstract description 2
- 230000000007 visual effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
はんだバンプの製造方法に関し、
位置合わせ精度よくはんだを半導体集積回路素子の電極
パッドに転写してはんだバンプを形成することを目的と
し、 はんだ付けできない透明な基板上にはんだをマスク蒸着
してマトリックス状のはんだ丘を形成する工程と、予め
、マトリックス状の電極パッドが形成されている半導体
集積回路素子をホットプレート上に載置する工程と、透
明な基板上に形成した前記マトリックス状のはんだ丘を
、該透明基板を通じて目視により前記半導体集積回路素
子上に形成してあるマトリックス状の電極パッドに突き
合わせた状態で半導体集積回路素子を加熱し、前記透明
基板上のはんだ丘を半導体集積回路素子の電極パッドに
転写する工程と、を含むことを特徴としてはんだバンプ
の製造方法を構成する。
パッドに転写してはんだバンプを形成することを目的と
し、 はんだ付けできない透明な基板上にはんだをマスク蒸着
してマトリックス状のはんだ丘を形成する工程と、予め
、マトリックス状の電極パッドが形成されている半導体
集積回路素子をホットプレート上に載置する工程と、透
明な基板上に形成した前記マトリックス状のはんだ丘を
、該透明基板を通じて目視により前記半導体集積回路素
子上に形成してあるマトリックス状の電極パッドに突き
合わせた状態で半導体集積回路素子を加熱し、前記透明
基板上のはんだ丘を半導体集積回路素子の電極パッドに
転写する工程と、を含むことを特徴としてはんだバンプ
の製造方法を構成する。
本発明ははんだバンプの製造方法に関する。
大量の情報を高速に処理する必要から、情報処理装置は
大容量化が進められており、この装置の主体を占める半
導体装置は単位素子の小型化による大容量化が進んで、
ＬＳＩやＶＬＳＩなとの集積回路素子が実用化されてい
る。
大容量化が進められており、この装置の主体を占める半
導体装置は単位素子の小型化による大容量化が進んで、
ＬＳＩやＶＬＳＩなとの集積回路素子が実用化されてい
る。
こ＼で、か＼る集積回路素子のセラミック回路基板への
装着方法として、従来のように素子数か少ない場合は集
積回路が形成されている半導体チップを共晶はんだや接
着剤を用いて回路基板に固定した後、半導体チップの周
辺に設けである電極パッドと回路基板上に設けである電
極パッドとをワイヤボンディングする方法で回路接続が
行われていた。
装着方法として、従来のように素子数か少ない場合は集
積回路が形成されている半導体チップを共晶はんだや接
着剤を用いて回路基板に固定した後、半導体チップの周
辺に設けである電極パッドと回路基板上に設けである電
極パッドとをワイヤボンディングする方法で回路接続が
行われていた。
然し、ＬＳＩのような大容量素子についてはか＼る方法
は困難であり、これに代わって半導体チップ面上にマト
リックス状に配列したはんだバンプを設けるフリップチ
ップ構造が実用化された。
は困難であり、これに代わって半導体チップ面上にマト
リックス状に配列したはんだバンプを設けるフリップチ
ップ構造が実用化された。
そして、セラミック回路基板上にも同形状のパッドをマ
トリックス状に設け、両者を位置合わせして溶着し、回
路接続する方法が採られるに到っている。
トリックス状に設け、両者を位置合わせして溶着し、回
路接続する方法が採られるに到っている。
第１図は本発明の実施法を示す説明図であるが、はんだ
付けできない基板Ｉの材質を除き、従来法と変わるとこ
ろはない。
付けできない基板Ｉの材質を除き、従来法と変わるとこ
ろはない。
フリップチップ構造をとるＬＳＩチップには先に記した
ようにマトリックス状にはんだバンプが形成されている
が、その密度は例えば、１ｃｍ角のチップの上に直径２
００μｍのはんだバンプが２１Ｘ２１個計４４１個配列
して構成されている。
ようにマトリックス状にはんだバンプが形成されている
が、その密度は例えば、１ｃｍ角のチップの上に直径２
００μｍのはんだバンプが２１Ｘ２１個計４４１個配列
して構成されている。
第１図はこれを模式的に３×３の構成として簡単化した
ものである。
ものである。
同図（Ｃ）はＬＳＩチップ２の表面にパターン形成され
ている電極パッド（以下略してパッド）３の上にはんだ
丘４を融着させてはんだバンプ５を形成した状態を示す
断面図であるが、この製法を説明すると次のようになる
。
ている電極パッド（以下略してパッド）３の上にはんだ
丘４を融着させてはんだバンプ５を形成した状態を示す
断面図であるが、この製法を説明すると次のようになる
。
すなわち、同図（Ａ）に示すように、はんだ付けできな
い基板ｌとしてシリコン（Ｓｉ）などの基板を用い、こ
の基板１の上に径２００μｍ程度の穴が３×３のマトリ
ックス状に開けられているメタルマスクを用いてはんだ
材料の蒸着を行い、マトリックス状にはんだ丘４を形成
する。
い基板ｌとしてシリコン（Ｓｉ）などの基板を用い、こ
の基板１の上に径２００μｍ程度の穴が３×３のマトリ
ックス状に開けられているメタルマスクを用いてはんだ
材料の蒸着を行い、マトリックス状にはんだ丘４を形成
する。
一方、ＬＳＩチップ２のはんだバンプ形成位置には予め
径２００μｍのパッド３が３×３のマトリックス状に形
成されている。
径２００μｍのパッド３が３×３のマトリックス状に形
成されている。
従来は位置合わせ装置を用い、同図（Ａ）に示すように
、はんだ付けできない基板ｌ上のはんだ丘４をＬＳＩチ
ップ２のパッド３に突き合わせた後に加熱することによ
り、はんだ丘４がパッド３に転写されて同図（Ｃ）に示
すようなはんだバンプ５が形成されていた。
、はんだ付けできない基板ｌ上のはんだ丘４をＬＳＩチ
ップ２のパッド３に突き合わせた後に加熱することによ
り、はんだ丘４がパッド３に転写されて同図（Ｃ）に示
すようなはんだバンプ５が形成されていた。
同図（Ｂ）は、はんだ付けできない基板１をＬＳＩチッ
プ２に位置合わせした状態を示す平面図であり、はんだ
丘４とパッド３との間に多少の位置ずれが存在する状態
を示している。
プ２に位置合わせした状態を示す平面図であり、はんだ
丘４とパッド３との間に多少の位置ずれが存在する状態
を示している。
然しなから、はんだバンプの形成に当たってはパッド３
とはんだ丘４との間で多少の位置ずれが存在していても
自己整合（Ｓｅ ｌ ｆ −ａ ｌ ｉｇｎ ）が働き
、同図（Ｃ）に示すように、パッド３の上に半球状のは
んだバンプ５を形成することができる。
とはんだ丘４との間で多少の位置ずれが存在していても
自己整合（Ｓｅ ｌ ｆ −ａ ｌ ｉｇｎ ）が働き
、同図（Ｃ）に示すように、パッド３の上に半球状のは
んだバンプ５を形成することができる。
然し、従来は位置ずれ量が自己整合が働く範囲よりも大
きくなる場合が多く、そのため位置合わせに多くの時間
を要すると共に、歩留まりの低下が避けられなかった。
きくなる場合が多く、そのため位置合わせに多くの時間
を要すると共に、歩留まりの低下が避けられなかった。
先に記したようにフリップチップタイプの半導体集積回
路素子のはんだバンプ形成に当たっては、はんだ付けて
きない基板上に形成した半田丘をＬＳＩチップ上のパッ
ド３に位置合わせ装置を用いて突き合わせた状態で加熱
し、はんだ丘を転写する方法がとられているが、位置合
わせに多くの時間を要すると共に、歩留まりの低下が避
けられないのが問題で、この解決が課題である。
路素子のはんだバンプ形成に当たっては、はんだ付けて
きない基板上に形成した半田丘をＬＳＩチップ上のパッ
ド３に位置合わせ装置を用いて突き合わせた状態で加熱
し、はんだ丘を転写する方法がとられているが、位置合
わせに多くの時間を要すると共に、歩留まりの低下が避
けられないのが問題で、この解決が課題である。
上記の課題ははんだ付けできない透明な基板上にはんだ
をマスク蒸着してマトリックス状のはんだ丘を形成する
工程と、予め、マトリックス状の電極パッドが形成され
ているＬＳＩチップをホットプレート上に載置する工程
と、透明な基板上に形成した前記マトリックス状のはん
だ丘を、該透明基板を通じて目視により前記のＬＳＩチ
ップ上に形成してあるマトリックス状の電極パッドに突
き合わせた状態でＬＳＩチップを加熱し、前記透明基板
上のはんだ丘をＬＳＩチップの電極パッドに転写する工
程と、を含むことを特徴としてはんだバンプの製造方法
を構成することにより解決することができる。
をマスク蒸着してマトリックス状のはんだ丘を形成する
工程と、予め、マトリックス状の電極パッドが形成され
ているＬＳＩチップをホットプレート上に載置する工程
と、透明な基板上に形成した前記マトリックス状のはん
だ丘を、該透明基板を通じて目視により前記のＬＳＩチ
ップ上に形成してあるマトリックス状の電極パッドに突
き合わせた状態でＬＳＩチップを加熱し、前記透明基板
上のはんだ丘をＬＳＩチップの電極パッドに転写する工
程と、を含むことを特徴としてはんだバンプの製造方法
を構成することにより解決することができる。
本発明ははんだ付けてきない基板として、従来用いられ
ているＳｉウェハのようなはんだ付けできない不透明な
基板に代わって、透明石英ガラス板やガラス板のような
平坦で透明な基板を用いるもので、位置合わせ装置を用
いる以外に透明基板を通じて目視により位置合わせの良
否を確認するのである。 すなわち、はんだ付けできな
い基板として透明基板を用いると、位置合わせ装置によ
る位置合わせ状態を目視できるので、微細修正を行うこ
とができ、これにより位置合わせ精度を格段に向上する
ことかて゛きる。
ているＳｉウェハのようなはんだ付けできない不透明な
基板に代わって、透明石英ガラス板やガラス板のような
平坦で透明な基板を用いるもので、位置合わせ装置を用
いる以外に透明基板を通じて目視により位置合わせの良
否を確認するのである。 すなわち、はんだ付けできな
い基板として透明基板を用いると、位置合わせ装置によ
る位置合わせ状態を目視できるので、微細修正を行うこ
とができ、これにより位置合わせ精度を格段に向上する
ことかて゛きる。
また、副次的な効果としては自己整合作用により補正さ
れるずれ量も確認することができた。
れるずれ量も確認することができた。
実施例１： （石英ガラス使用例）
直径４インチで厚さが０．４ｍの平滑な石英ガラス板を
用い、一方、ＬＳＩチップとしては、大きさがＩｃｍ角
で、この面積に直径２００μｍのパッドが２１ Ｘ ２
１個マトリックス状に形成してあるものを用いた。
用い、一方、ＬＳＩチップとしては、大きさがＩｃｍ角
で、この面積に直径２００μｍのパッドが２１ Ｘ ２
１個マトリックス状に形成してあるものを用いた。
まず、チップのパッドに対応して穴開けされているコバ
ール製のメタルマスクを用い、石英ガラスに密着させた
状態で、インジウム（Ｉｎ）の真空蒸着を行い、１００
μｍの厚さのはんだ丘がマトリックス状に形成してある
ものを石英ガラス基板上に多数形成した。
ール製のメタルマスクを用い、石英ガラスに密着させた
状態で、インジウム（Ｉｎ）の真空蒸着を行い、１００
μｍの厚さのはんだ丘がマトリックス状に形成してある
ものを石英ガラス基板上に多数形成した。
この石英ガラスを１チツプ毎に切断し、フリップチップ
ボンダを用いてホットプレート上に載置してあるＬＳＩ
チップに位置合わせした。
ボンダを用いてホットプレート上に載置してあるＬＳＩ
チップに位置合わせした。
次に、石英ガラスを通じ、目視により微調節してはんだ
丘をパッドに突き合わせた状態で、ホットプレートを２
２０℃に加熱してはんだ丘のＩｎを溶融せしめ、パッド
に転写させた。
丘をパッドに突き合わせた状態で、ホットプレートを２
２０℃に加熱してはんだ丘のＩｎを溶融せしめ、パッド
に転写させた。
その結果、位置ずれの全くないはんだバンプを形成する
ことができた。
ことができた。
実施例２： （ガラス使用例）
実施例１の透明石英板の代わりに大きさと厚さが同じガ
ラス板を用い、実施例１と全（同様の操作を行い、位置
ずれの全くないはんだバンプを形成することができた。
ラス板を用い、実施例１と全（同様の操作を行い、位置
ずれの全くないはんだバンプを形成することができた。
以上記したように本発明の実施により、はんだ丘とＬＳ
Ｉチップのパッドとの位置合わせが確実になり、これに
よりはんだバンプ製造工程における製造収率を向上する
ことが可能となる。
Ｉチップのパッドとの位置合わせが確実になり、これに
よりはんだバンプ製造工程における製造収率を向上する
ことが可能となる。
第１図（Ａ）、（Ｂ）、 （Ｃ）は本発明の詳細な説
明図である。 図において、 ■ははんだ付けてきない基板、 ２はＬＳＩチップ、 ３はパッド、４ははんだ
丘、 ５ははんだバンプ、である。
明図である。 図において、 ■ははんだ付けてきない基板、 ２はＬＳＩチップ、 ３はパッド、４ははんだ
丘、 ５ははんだバンプ、である。
Claims (3)
- （１）はんだ付けできない透明な基板上に、はんだをマ
スク蒸着してマトリックス状のはんだ丘を形成する工程
と、 予め、マトリックス状の電極パッドが形成されている半
導体集積回路素子をホットプレート上に載置する工程と
、 透明な基板上に形成した前記マトリックス状のはんだ丘
を、該透明基板を通じて目視により前記半導体集積回路
素子上に形成してあるマトリックス状の電極パッドに突
き合わせた状態で半導体集積回路素子を加熱し、前記透
明基板上のはんだ丘を半導体集積回路素子の電極パッド
に転写する工程と、 を含むことを特徴とするはんだバンプの製造方法。 - （２）請求項１記載のはんだ付けできない透明な基板が
ガラスからなることを特徴とするはんだバンプの製造方
法。 - （３）請求項１記載のはんだ付けできない透明な基板が
透明石英からなることを特徴とするはんだバンプの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11838890A JPH0414834A (ja) | 1990-05-08 | 1990-05-08 | はんだバンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11838890A JPH0414834A (ja) | 1990-05-08 | 1990-05-08 | はんだバンプの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414834A true JPH0414834A (ja) | 1992-01-20 |
Family
ID=14735451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11838890A Pending JPH0414834A (ja) | 1990-05-08 | 1990-05-08 | はんだバンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414834A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643831A (en) * | 1994-01-20 | 1997-07-01 | Fujitsu Limited | Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device |
| US5959346A (en) * | 1996-11-11 | 1999-09-28 | Fujitsu Limited | Method for fabricating metal bumps onto electronic device |
| US6025258A (en) * | 1994-01-20 | 2000-02-15 | Fujitsu Limited | Method for fabricating solder bumps by forming solder balls with a solder ball forming member |
| US6271110B1 (en) | 1994-01-20 | 2001-08-07 | Fujitsu Limited | Bump-forming method using two plates and electronic device |
| US6319810B1 (en) | 1994-01-20 | 2001-11-20 | Fujitsu Limited | Method for forming solder bumps |
| US6335271B1 (en) | 1997-08-19 | 2002-01-01 | Hitachi, Ltd. | Method of forming semiconductor device bump electrodes |
| US6528346B2 (en) | 1994-01-20 | 2003-03-04 | Fujitsu Limited | Bump-forming method using two plates and electronic device |
| US6653219B2 (en) | 2000-01-13 | 2003-11-25 | Hitachi, Ltd. | Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device |
-
1990
- 1990-05-08 JP JP11838890A patent/JPH0414834A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643831A (en) * | 1994-01-20 | 1997-07-01 | Fujitsu Limited | Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device |
| US6025258A (en) * | 1994-01-20 | 2000-02-15 | Fujitsu Limited | Method for fabricating solder bumps by forming solder balls with a solder ball forming member |
| US6271110B1 (en) | 1994-01-20 | 2001-08-07 | Fujitsu Limited | Bump-forming method using two plates and electronic device |
| US6319810B1 (en) | 1994-01-20 | 2001-11-20 | Fujitsu Limited | Method for forming solder bumps |
| US6528346B2 (en) | 1994-01-20 | 2003-03-04 | Fujitsu Limited | Bump-forming method using two plates and electronic device |
| US5959346A (en) * | 1996-11-11 | 1999-09-28 | Fujitsu Limited | Method for fabricating metal bumps onto electronic device |
| US6335271B1 (en) | 1997-08-19 | 2002-01-01 | Hitachi, Ltd. | Method of forming semiconductor device bump electrodes |
| US6653219B2 (en) | 2000-01-13 | 2003-11-25 | Hitachi, Ltd. | Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
| CN104871309B (zh) | 背靠背堆叠集成电路组合件以及制作方法 | |
| JPH0414834A (ja) | はんだバンプの製造方法 | |
| US6909182B2 (en) | Spherical semiconductor device and method for fabricating the same | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| TWI453881B (zh) | 封裝結構及其製法 | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| JPH06163634A (ja) | フリップチップ型半導体装置の実装方法 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| TWI588946B (zh) | 背對背堆疊積體電路總成及製造方法 | |
| TW201739024A (zh) | 基板結構 | |
| US6168971B1 (en) | Method of assembling thin film jumper connectors to a substrate | |
| JP2910398B2 (ja) | 半田バンプ形成方法 | |
| TW516142B (en) | Forming method for solder bump by self-alignment | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JP3086125B2 (ja) | 半導体チップへのバンプ形成方法および装置 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| JP3003098B2 (ja) | チップの配線基板等実装方法 | |
| JPS6088483A (ja) | 超電導集積回路の配線基板組立法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04100237A (ja) | はんだバンプの形成方法 | |
| US20210057341A1 (en) | Bridge support structure |