JPH118345A - マルチチップモジュールの接合構造とその製造方法 - Google Patents

マルチチップモジュールの接合構造とその製造方法

Info

Publication number
JPH118345A
JPH118345A JP15938997A JP15938997A JPH118345A JP H118345 A JPH118345 A JP H118345A JP 15938997 A JP15938997 A JP 15938997A JP 15938997 A JP15938997 A JP 15938997A JP H118345 A JPH118345 A JP H118345A
Authority
JP
Japan
Prior art keywords
substrate
chip
tool
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15938997A
Other languages
English (en)
Inventor
Yoshitaka Aoki
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP15938997A priority Critical patent/JPH118345A/ja
Publication of JPH118345A publication Critical patent/JPH118345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 マルチチップモジュールにおいて、たった一
本のツールで、異なる平面サイズでかつ複数のチップを
回路基板に接合する。 【解決手段】 回路基板１００にチップ小１１０及び、
チップ大１２０を接合する際、回路基板１００の実装面
からチップ小１１０の裏面１１３、チップ大１２０の裏
面１２３までのそれぞれの実装高さｈ（ｓ），ｈ（ｌ）
を変えることで接合層階性を得、使用するツール１３０
の平面サイズを最大にチップであるチップ大１２０と同
じにし、一番初めに実装高さを最も低く接合するチップ
大１２０から接合し、そして最後に実装高さを最も高く
すべきチップ小１１０を接合するようにした。その結
果、回路基板１００にチップ１１０及びチップ１２０を
たった一本のツール１３０だけで、間隔ΔＬを２５０μ
ｍ以下の高密度に接合することができる。これにより、
ツール交換がいらないでの生産効率を向上させ且つ、ボ
ンディング装置を安価にできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する利用分野】本発明は、半導体集積回路か
らなるチップを回路基板に接続する方法に関し、特にベ
アチップのフェースダウン実装方法を用いたマルチチッ
プモジュールの接合構造とその製造方法に関する。
【０００２】
【従来の技術】ここでは、回路基板に大小２チップを搭
載する例を用いて、従来のマルチチップモジュール（以
下ＭＣＭと略す）の接合構造及びその製造方法を図８か
ら図１６を用いて説明する。
【０００３】図８に、回路基板４００上に、半導体集積
回路チップであるチップ小４１０とチップ大４２０が搭
載された従来のＭＣＭの製造方法を断面図で示た。従来
のＭＣＭにおいて、チップ４１０小とチップ大４２０と
の間隔ΔＬは約２５０μm前後で且つ、ほぼ同じ実装高
さ（第一の基板の第一の面から第二の基板の第二の面ま
での高さ）ｈ（ｓ）と実装高さｈ（ｌ）で、それぞれ専
用のツール小４１２とツール小４２２を用いて搭載され
接合される。また、回路基板４００とチップ小４１０お
よびチップ大４２０で形成される空間と両チップ周辺は
絶縁性樹脂４４０が供給され硬化されている。
【０００４】従来のＭＣＭの接合構造は以下のようにし
て作られている。まず、チップ小４１０の表面４１７お
よびチップ大４２０の表面４２７の上にめっき法等の既
存のバンプ形成方法で約２５μｍ前後のＡｕバンプ４３
０が形成されている。更に、両チップを搭載すべき回路
基板４００上の所定の場所に、両チップ上に形成された
バンプ４３０と一対になるように複数の基板電極４１４
及び４２４（第一の基板電極）が既存の方法で形成され
ている。そして、両チップはそれぞれ専用のツール小４
１２及びツール大４２２を用いて、既存の画像認識法を
用いた位置合わせ方法でバンプ４３０と基板電極４１４
あるいは４２４を合わせ、あらかじめバンプ４３０また
は基板電極４１４、４２４の表面上に形成されている共
晶はんだ等の低融点金属（図示せず）を挟み、チップ小
４１０おおびチップ大４２０のどちらか一方から熱圧着
法により機械的、電気的に接合し、他方も同じようにし
て接合していた。接合時のチップ大４２０、チップ小４
１０の温度分布の特性をそれぞれ図９と図１０に示し
た。
【０００５】また、図１１に従来の他のＭＣＭの製造方
法を断面で示した。まず、回路基板４００にチップ小４
１０又はチップ大４２０のどちらか一方をツール小４１
２を使って所定の箇所に接合後、続いて他方もツール小
４１２を使って所定の箇所に接合する方法である。従っ
て、ツール交換は不要である。両チップはほぼ同じ厚み
で、各チップにはほぼ同じ高さの複数のバンプ４３０
が、所定の場所に具備されている。一方、回路基板４０
０にはほぼ同じ厚さで複数の基板電極４１４と基板電極
４２４が、所定の場所に具備されている。従って、両チ
ップはほぼ同じ実装高さで、間隔ΔＬで回路基板４００
に搭載されていた。チップ大４２０を回路基板４００に
接合する時の温度分布の特性Ｅ（実線）を図１２に、チ
ップ小４１０を回路基板４００に接合する時の温度分布
の特性Ｆを図１３にそれぞれ示した。
【０００６】更に、図１４に従来の更に他のＭＣＭの製
造方法を断面で示した。まず、回路基板４００にチップ
小４１０又はチップ大４２０のどちらか一方をツール大
４２２を使って所定の箇所に接合後、続いて他方もツー
ル大４２２を使って所定の箇所に接合する方法である。
この方法もツール交換は不要である。この方法での接合
構造は、前述した従来の他のＭＣＭの製造方法で説明し
た構造と同じである。チップ小４１０を回路基板４００
に接合する時の温度分布の特性Ｇを図１５に、チップ大
４２０を回路基板４００に接合する時の温度分布の特性
Ｈを図１６にそれぞれ示した。
【０００７】
【発明が解決しようとする課題】図８に示した従来のＭ
ＣＭの製造方法は、チップ小４１０とチップ大４２０を
回路基板４００に接合する工程において、機械的、電気
的に信頼性の高い接合を得、且つチップ小４１０とチッ
プ大４２０を高密度に実装するためには、各チップ専用
のツール小４１２及びツール大４２２を用いて搭載し接
合することが必要不可欠であった。そのため、各チップ
を搭載し接合する度に各チップ専用のツールに交換せざ
るを得なかった。従って、ツールの交換時間を要するの
で、タクトタイムが遅くなり、生産効率を下げる原因に
なっていた。更に、複雑なツール交換機構を必要とする
ので必然的にボンディング装置が高価になってしまう問
題があった。
【０００８】また、図１１に示した従来の他のＭＣＭの
製造方法では、チップ大４２０を回路基板４００に接合
する際、図１２の特性Ｅで明らかなように、チップ大４
２０の中心部と周辺とで大きな温度差が生まれ、チップ
大４２０のバンプ４３０周辺部では領域４８５ａ、４８
５ｂで示すとうり低融点金属材料の融点より低い温度に
なる。従って、バンプ４３０と基板電極４２４を接合す
る事が出来ない技術的な問題があった。
【０００９】そこで、図１２で示されている点Ｂ、点Ｃ
を融点以上の温度である点Ｂ’、点Ｃ’に上げるため
に、ツール小４１２の設定温度を上げる手法が考えられ
る。しかし、この手法ではツール小４１２の設定温度を
高く設定しても大気に露出しているチップ大４２０の表
面面積が大きいため、チップ大４２０の周辺は非常に暖
まりにくい。仮に、特性Ｅ上の点Ｂ，点Ｃが点Ｂ’、点
Ｃ’に上がったとすると、温度の特性は図１２に示した
特性Ｅから点線で描かれた特性Ｅ’になり、チップ大４
２０の中央部分が４００〜６００℃にもなってしまう。
【００１０】このようになると、その熱によりチップ大
４２０の表面上にに形成されている素子のｐｎ接合部
（図示せず）が破壊されるか、あるいは、チップ大４２
０の表面４２７に存在する保護膜（図示せず）にクラッ
クが入る問題があった。
【００１１】また、図１４に示した更なる従来の他のＭ
ＣＭの製造方法では、図１５及び図１６から明らかなよ
うに、両チップを回路基板４００に安定して良好に接合
できる事は分かるが、回路基板４００にまずチップ大４
２０を搭載し接合して、次にチップ小４１０を搭載し接
合する時、先に実装されているチップ大４２０を不良に
するようなダメージを絶対に与えてはならない。つまり
搭載し接合する時は、ツール大４２２及びチップ小４１
０がチップ大４２０にけっして触れてはならない。従っ
て、図１４から明らかなように、チップ大４２０とチッ
プ小４１０とのセンターピッチＬｐは、ツール大４２２
の一辺の長さを辺長ＬｔｌとするとＬｐは、 Ｌp＞Ｌｔｌ ……………………………………（１） でなければならないので、チップ小４１０の辺の長さを
Ｌｓｃとした場合、間隔ΔＬは、 ΔＬ＞（Ｌｔｌ−Ｌｓｃ）／２ ……………………（２） でなければならない。つまり、チップ大４２０の辺とチ
ップ小４１０辺の長さの差が５００μm以上ある場合、
間隔ΔＬは２５０μm以上になり、チップ小４１０とチ
ップ大４２０を高密度（間隔ΔＬ２５０μmが以下）で
搭載し接合することが技術的に出来ないという問題があ
った。
【００１２】本発明はこのような状況に鑑みてなされた
ものであり、たった１本のツールのみで平面サイズの異
なる複数のチップを高密度に搭載し接合する事ができる
ＭＣＭの接合構造及びその製造方法を提供するものであ
る。
【００１３】
【課題を解決するための手段】請求項１記載の本発明に
係わるＭＣＭの接合構造は、内部に少なくとも一層の導
体層を有し、第一の面に複数の第一の電極を配置した第
一の基板に、第一の面に複数の第二の電極を配置した第
二の基板を、第一の基板の第一面と第二の基板の第一の
面が向かい合うように配置する際に、第一の基板の第一
の面から第二の基板の第二の面までの高さが、配置する
第二の基板ごとに異なり、第一の基板が回路基板であ
り、第二の基板が半導体集積回路からなるチップであ
り、第二の電極がバンプであることを特徴とする。
【００１４】請求項３記載の本発明に係わるＭＣＭの製
造方法は、内部に少なくとも一層の導体層を有し、第一
の面に複数の第一の電極を配置した第一の基板に、第一
の面に複数の第二の電極を配置した第二の基板を、第一
の基板の第一面と第二の基板の第一の面が向かい合うよ
うに配置する際に、第一の基板の第一の面から第二の基
板の第二の面までの高さを、配置する第二の基板ごとに
変える工程と、平面サイズの異なる第二の基板の中で最
も大きい第二の基板の平面サイズと同じ平面サイズのツ
ールだけで、ツールの交換を行わず接合する工程と、第
一の基板に第二の基板を配置する際、高さを最も低く接
続する第二の基板から配置し、高さを最も高く接続する
第二の基板を一番最後に配置する工程と、第一の電極が
形成された第一の基板と第二の電極が形成された第二の
基板とを第一の電極と第二の電極とが向き合うように位
置合わせする工程と、１本のツールだけで第一の電極と
第二の電極とを熱圧着し、その後冷却する工程と、この
工程後に第一の基板と第二の基板の間に形成される空間
に絶縁性樹脂を注入する工程とを備えたことを特徴とす
る。
【００１５】本発明によれば第一の基板の第一の面から
第二の基板の第二のの面までの実装高さを搭載する第二
の基板ごとに変え、実装高さの低い順に接合するように
したので、複数の異なる平面サイズの第二の基板を第一
の基板の第一の面にツール交換をせずに一本のツールで
搭載、接合する事ができる。更に、使用するツールの平
面サイズを、複数で異なるサイズの第二の基板の内で、
最も大きい第二の基板の平面サイズに合わせたので、安
定して良好に第一の電極と第二の電極を接合させること
ができる。
【００１６】
【発明の実施の形態】本発明の第一の実施例について図
１から図７を用いて説明する。図１に本発明によるＭＣ
Ｍの接合構造の断面を示した。まず、本発明における半
導体集積回路からなるチップについて説明をする。Ｓ
ｉ、ＧａＡｓ等の半導体物性材料で形成された両チップ
の厚さｔ（ｓ）及びｔ（ｌ）は４００μm前後であり、
そのチップ表面に複数の素子（図示せず）とそれを結ぶ
複数の配線（図示せず）と、配線間を絶縁する絶縁層
（図示せず）と外部回路との信号のやりとり、電源供
給、ＧＮＤ接地のための複数の電極（図示せず）が形成
されている。この電極の配置はチップの周辺にストレー
ト状、千鳥状であっても、チップの表面上に格子状であ
ってもどちらでもかまわない。電極以外の全ての表面は
ＳｉＯ２、ＮＳＧ、ＰＳＧ等の無機材料、あるいはポリ
イミド等の絶縁性有機材料による単層膜または、多層膜
による保護膜（図示せず）、更に、それら材料の組み合
わせによる多層保護膜（図示せず）で覆われている。
【００１７】次に、本発明におけるバンプについて説明
する。複数のバンプ１１７及び１２７が、チップ小１１
０の表面１１２及びチップ大１２０の表面１２２上の所
定の場所に配置された複数の電極（図示せず）上に形成
されれている。チップ小１１０のバンプ１１７は、約３
０μｍの高さにまた、チップ大１２０のバンプ１２７
は、約２０μｍ高さにそれぞれ既存の技術であるめっき
法、ボール法、印刷法、スタッド法等のバンプ形成方法
を用いて形成する。
【００１８】また、本発明に用いたバンプ１１７及びバ
ンプ１２７の構造は、一種類の材料から成る単一構造
か、または少なくとも一種類の材料から成る複数のブロ
ックで構成される構造である。また、バンプの材料はＡ
ｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｂ、Ｐｄ等の良好な電
気伝導性を示す金属材料及び、少なくとも２種類以上の
これらの金属材料からなる合金で形成されている。ま
た、バンプの断面形状はマッシュルーム形状、ストレー
トウォール形状、欠球形状、多段形状、屈折形状等どれ
あってもかまわない。更に、バンプを上面から見た形状
は、多角形、円形等であってもかまわない。更に、両チ
ップのバンプ１１７及び１２７とプリント基板１００上
の基板電極１１４及び１２４の少なくともどちらか一方
の表面にＩｎ、Ｓｎ、等の低融点金属及びＰｂ／Ｓｎ等
の良好な電気導電性を示す低融点合金層（図示せず）
が、ディッピング法、めっき法、印刷法、転写法等の方
法で、数μｍの厚に形成されている。尚、本発明におけ
るチップサイズとバンプ高さの組み合わせを図５におい
て二重丸で示した。
【００１９】次に、本発明におけるツールについて説明
する。真空吸着機能を有するツール１３０は、その中心
部に各チップを真空吸着するための穴１３１が設けら
れ、穴１３１を減圧して吸着面１３２に各チップを真空
吸着する。
【００２０】次に、本発明におけるツール１３０とユニ
ット１６０の関係について説明する。ツール１３０は、
Ｘ，Ｙ，Ｚ，θの各方向に移動可能な機能と、熱及び圧
力を加えられる機能と圧力を認識する機能とを有するユ
ニット１６０に、ツール１３０の中心とユニット１６０
の中心とを合わせ、取り付け交換可能な構造で取り付け
られている。
【００２１】次に、本発明におけるツールとチップの関
係を説明する。ツール１３０とチップ大１２０とほぼ同
じ平面サイズである。また、チップ小１１０は、ツール
１３０のほぼ中央部に吸着され、ツール１３０の吸着面
１３２よりチップ小１１０の裏面１１３の平面サイズが
小さいため、チップ小１１０の裏面１１３に接触してい
ない全てのツール１３０の吸着面１３２は露出してい
る。
【００２２】以下に本発明の第一の実施例のＭＣＭの接
合構造とその製造方法について説明する。図１に示す本
発明のＭＣＭの接合構造は、図２から図４に示された工
程より得られる。図２（ａ）工程では、既存の画像認識
方法でチップ大１２０と吸着治具１７０を位置合わせ
し、チップ大１２０との表面１２２に吸着治具１７０の
吸着面１７１を接触させ、真空吸着してトレイ大１２１
から取り出す。図２（ｂ）工程では、チップ大１２０の
表面１２２が下を向くように反転させ、チップ大１２０
の裏面１２３を上にする。図２（ｃ）工程では、既存の
画像認識方法でチップ大１２０とツール１３０を位置合
わせし、チップ大１２０の裏面１２３とツール１３０の
吸着面１３２を接触させ真空吸着する。次に、吸着治具
１７０の穴１７１を大気圧に戻して、チップ大１２０を
吸着治具１７０からツール１３０へ移す。
【００２３】次に、図３（ａ）工程では、バンプ１２７
と基板電極１２４を対向させ、既存の画像認識方法等の
アライメント方法で、回路基板１００が搭載されている
ステージ１９０を画像認識データを基にＸ，Ｙ，の各方
向を移動させる。同時に画像認識データを基にユニット
１６０をＸ，Ｙ，θの各方向を移動させて、バンプ１２
７の中心と基板電極１２４の中心を合わせる。次に図３
（ｂ）工程では、チップ大１２０が吸着されたユニット
１６０をＺ方向に降下させて、回路基板１００の所定の
場所にチップ第１２０を搭載しそして、２０〜３０ｇ／
Ｂｕｍｐの圧力と低融点金属の融点から１０〜２０℃ほ
ど高い温度で、図６に示した特性Ａを１〜１０ｓｅｃ
間、ツール１３０を通じてチップ大１２０の裏面１２３
側からバンプ１２７と基板電極１２４の界面（図示せ
ず）に加える。そして、バンプ１２７の表面に施された
低融点金属（図示せず）を溶融させ、溶融した低融点金
属（図示せず）でバンプ１２７と基板電極１２４を濡ら
して、フィレット（図示せず）を形成して、機械的、電
気的にバンプ１２７と基板電極１２４を接合させる。次
に、ツール１３０をあらかじめこれに溶接されている熱
伝対（図示せず）で測定して得られるツール１３０の温
度が１００℃以下になるまでノズル１８５から放出され
る窒素、アルゴン等の不活性ガス１８６で冷却する。次
に、ツール１３０の穴１３１内を大気圧に戻し、ユニッ
ト１６０をＺ軸方向に上昇させて、ツール１３０とチッ
プ１２０を分離する。このようにして、チップ大１２０
は回路基板１００上の所定の場所に搭載、接合すること
ができる。
【００２４】すると、チップ大１２０の実装高さｈ
（ｌ）は、チップ厚ｔ（ｌ）が４００μm、バンプ１２
７の高さが２０μm、基板電極１２４の厚みが９〜３５
μmであるのでほぼ４２９〜４５５μmになる。
【００２５】次に、チップ小１１０を回路基板１００に
接合する工程を図４で説明する。まず、図４（ａ）の工
程では、図２（ａ）の工程と同じようにして、トレイ小
１１１からチップ小１１０を吸着治具１７０を用いて取
り出す。次に図２（ｂ）の工程と同じようにして、チッ
プ小１１０の裏面１１３が上になるように反転し、図２
（ｃ）の工程と同じようにして、チップ小１１０を吸着
治具１７０からツール１３０へ移す。次に図４（ｂ）工
程では、図３（ａ）の工程と同じように回路基板１００
上に形成された基板電極１１４の中心とチップ小１１０
上に形成されたバンプ１１７の中心が合うように、先に
回路基板１００に接合されているチップ大１２０の極近
傍に位置合わせして所定の場所に搭載する。
【００２６】この時点で、チップ小１１０の実装高さｈ
（ｓ）は、チップ厚みｔ（ｓ）が４００μm、バンプ１
１７の高さが３０μm、基板電極１２４の厚みが９〜３
５μmであるので、ほぼ４３９〜４６５μmになり、先に
接合されているチップ大１２０の実装高さｈ（ｌ）は約
４２９〜４５５μmであるので、ツール１３０の吸着面
１３２とチップ大１２０の裏面１２３とのギャップΔＨ
は１０μmになる。つまり、ツール１３０の吸着面１３
２は、チップ大１２０の裏面１２３より１０μm高い所
に位置することになる。従って、チップ小１１０の裏面
１１３と接触せず露出しているツール１３０の吸着面１
３２は、チップ大１２０の裏面１２３には絶対に触れる
ことはないので、チップ小１１０を先に配置されている
チップ大１２０の極近傍に搭載する事ができる。更に、
好ましくはこのギャップΔＨは１０μm以上あればより
好ましい。次に図４（ｃ）工程では、図３（ｂ）工程と
同じよな圧力と、図７に示す特性Ｂの温度を加えること
で回路基板１００上に形成された基板電極１１４とチッ
プ小１１０上に形成されたバンプ１１７とを接合するこ
とができる。
【００２７】この時、バンプ１１７はこの接合時に加え
られる圧力ではバンプ１１７がＺ軸方向にはほとんど圧
縮されないので、接合後でもギャップΔＨは、接合に必
要な圧力を加える前とほぼ同じである。従って、ツール
１３０だけを使用しても、チップ大１２０にツール１３
０の吸着面１３２が触れることなくチップ小１１０を回
路基板１００に高密度に搭載し接合することができる。
更に、チップ大１２０の辺とチップ小１１０の辺の長さ
の差が５００μm以上あるチップでも、間隔ΔＬを２５
０μm以下で搭載し接合することができる。従って、チ
ップ小１１０及びチップ大１２０を、ツール１３０だけ
でツールを交換することなく、間隔ΔＬを２５０μm以
下で回路基板１００に搭載し接合することができる。
【００２８】最後に、回路基板１００とチップ小１１０
およびチップ大１２０とで形成された空間に絶縁性樹脂
１４０を毛細管現象を利用したサイドポッティング法等
の方法で供給し硬化する。こうして、本発明の第一の実
施例のＭＣＭを製造することができる。
【００２９】尚、本発明では、バンプ１１７及び１２７
の高さをそれぞれ２０、３０μｍとしたが、これに限定
されるものではない。つまりギャップΔＨが１０μｍ以
上得られるバンプ高さ関係が得られれば、バンプ高さの
値はいくつでもかまわないことは明らかである。
【００３０】また、本発明では、チップサイズとバンプ
高さの関係を図５において二重丸印で示す組み合わせで
説明したが、図５において三角印で示す逆の組み合わせ
でもよいことは言うまでもない。
【００３１】また、本発明の説明では、バンプをチップ
に形成して説明したが、これに限らず回路基板１００上
の基板電極１１４及び１２４上や、あるいはチップと回
路基板の両方にバンプを形成してもかまわない。
【００３２】また、本発明では図１から図７の工程にお
いて、バンプ高さを各チップのごとに変えることで実装
高さを変え接合層階性を得たが、図１で明らかなように
チップの実装高さは、 実装高さ＝チップ厚＋バンプ高さ＋基板電極厚 …（３） の関係式で表されるので、チップに分割するダイシング
工程前で、ウエハ裏面を公知の化学機械的研磨方法で研
磨してチップごとに変えても同じ効果が得られることは
言うまでもない。
【００３３】更に、本発明では基板電極１２４と基板電
極１１４を同じ厚さにしているが、回路基板１００上に
形成されたチップ小１１０用の基板電極１１４とチップ
大１２０用の基板電極１２４の厚みを別々にしても同じ
効果が得られることは言うまでもない。
【００３４】また、本発明では、図３（ｂ）工程及び図
４（ｃ）工程で、バンプと基板電極の接合を低融点金属
材料による溶接で説明したが、良好な電気導電性を示す
金属及び合金の微粒子を絶縁樹脂に混入させた等方導電
性接着剤いわゆるＣＰ（Conductive Paste；導電性ペー
スト）やＡＣＦ（Anisotropic Conductive Film；異方
導電性フィルム）による接合あるいは、良好な導電粒子
を全く含まないタイプの導電性高分子材料であってもか
まわない。
【００３５】
【発明の効果】本発明によれば次のような効果が得られ
る。本発明によれば、回路基板とチップ裏面までの実装
高さをチップごとに変えることで実装高さ層階性を得
て、使用するツールの平面サイズを一番大きいチップ大
１２０と同じにし、接合する順番を実装高さの低い順に
した結果、１本のツールで平面サイズの異なるチップと
回路基板とを、間隔ΔＬが２５０μｍ以下の高密度な搭
載と接合を実現した。更に、ツールの交換がいらないの
で、生産効率が向上し、ボンディング装置の低価格化を
実現した。
【図面の簡単な説明】
【図１】本発明による第一実施例のＭＣＭの接合構造の
断面示す図である。
【図２】本発明による第一実施例のＭＣＭを製造工程順
に示す断面図で、図（ａ）はチップ大のピックアップ工
程部図、図（ｂ）はチップ大の反転工程を説明する断面
図、図（ｃ）はチップ大を吸着治具からツール大へ移す
工程を説明する断面図ある。
【図３】本発明による第一実施例のＭＣＭを製造工程順
に示す断面図で、図（ａ）は、アライメント工程を説明
する断面図、図（ｂ）は、接合工程を説明する断面図で
ある。
【図４】本発明による第一実施例のＭＣＭを製造工程順
に示す断面図で、図（ａ）はチップ小をピックアップす
る工程を説明する断面図、図（ｂ）は既にチップ大が接
合されている回路基板とチップ小とのアライメント工程
を説明する断面図、図（ｃ）はチップ小の接合工程を説
明する断面図である。
【図５】本発明による第一実施例のＭＣＭの接合構造を
得る為に使用されるチップサイズとバンプ高さの関係を
示した図である。
【図６】本発明による第一実施例のＭＣＭの接合構造を
得る為に使用されるツール大とチップ大との関係を示し
た断面図と、接合時の温度分布を示した図である。
【図７】本発明による第一実施例のＭＣＭの接合構造を
得る為に使用されるツール大とチップ小との関係を示し
た断面図と、接合時の温度分布を示した図である。
【図８】従来のＭＣＭの接合構造を断面で示した図であ
る。
【図９】従来のＭＣＭの接合構造を得る為に使用される
ツール大とチップ大の関係を示した断面図と、接合時の
温度分布を示した図である。
【図１０】従来のＭＣＭの接合構造を得る為に使用され
るツール小とチップ小の関係を示した断面図と、接合時
の温度分布を示した図である。
【図１１】従来の他のＭＣＭの接合構造と製造方法を断
面で示した図である。
【図１２】従来の他のＭＣＭの接合構造を得る為に使用
されるツール小とチップ大の関係を示した断面図と、接
合時の温度分布を示した図である。
【図１３】従来の他のＭＣＭの接合構造を得る為に使用
されるツール小とチップ小の関係を示した断面図と、接
合時の温度分布を示した図である。
【図１４】更なる従来の他のＭＣＭの接合構造と製造方
法を断面で示した図である。
【図１５】更なる従来の他のＭＣＭの接合構造を得る為
に使用されるツール大とチップ大の関係を示した断面図
と、接合時の温度分布を示した図である。
【図１６】更なる従来の他のＭＣＭの接合構造を得る為
に使用されるツール大とチップ小の関係を示した断面図
と、接合時の温度分布を示した図である。
【符号の説明】
１００…回路基板、１１０…チップ小、１１１…トレイ
小、１１２…表面、１１３…裏面、１１４…基板電極、
１１７…バンプ、１２０…チップ大、１２１…トレイ
大、１２２…表面、１２３…裏面、１２４…基板電極、
１２７…バンプ、１３０…ツール、１３１…穴、１３２
…吸着面、１４０…絶縁性樹脂、１６０…ユニット、１
７０…治具、１７１…穴、１７２…吸着面、１８０…間
隔、１８５…ノズル、１８６…不活性ガス、１９０…ス
テージ、４００…回路基板、４１０…チップ小、４１１
…トレイ小、４１２…ツール小、４１３…穴、４１４…
基板電極、４１７…表面、４１８…裏面、４１９…吸着
面、４２０…チップ大、４２１…トレイ大、４２２…ツ
ール大、４２３…穴、４２４…基板電極、４２７…表
面、４２８…裏面、４２９…吸着面、４３０…バンプ、
４４０…絶縁性樹脂、４８０…間隔、４８５…領域、４
９５…ノズル、４９６…不活性ガス、４９９…ステージ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 内部に少なくとも一層の導体層を有し、
    第一の面に複数の第一の電極を配置した第一の基板に、
    第一の面に複数の第二の電極を配置した複数の第二の基
    板を、第一の基板の第一面と第二の基板の第一の面が向
    かい合うように配置し接続する際に、前記第一の基板の
    前記第一の面から前記第二の基板の前記第二の面までの
    高さが、配置する前記第二の基板ごとに異なることを特
    徴とするマルチチップモジュールの接合構造。
  2. 【請求項２】 前記第一の基板が回路基板であり、前記
    第二の基板が半導体集積回路からなるチップであり、前
    記第二の電極がバンプであることを特徴とする請求項１
    記載のマルチチップモジュールの接合構造。
  3. 【請求項３】 前記第一の基板の前記第一の面から前記
    第二の基板の前記第二の面までの高さが１０μｍ以上で
    あることを特徴とする請求項１記載のマルチチップモジ
    ュールの接合構造。
  4. 【請求項４】 内部に少なくとも一層の導体層を有し、
    第一の面に複数の第一の電極を配置した第一の基板に、
    第一の面に複数の第二の電極を配置した第二の基板を、
    前記第一の基板の前記第一面と前記第二の基板の前記第
    一の面が向かい合うように配置し接続する際に、前記第
    一の基板の前記第一の面から前記第二の基板の前記第二
    の面までの高さを、配置する前記第二の基板ごとに変
    え、且つ、平面サイズの異なる前記第二の基板の中で最
    も大きい前記第二の基板の前記平面サイズと同じ前記平
    面サイズのツールだけで、前記ツールの交換を行わず接
    合することを特徴とするマルチチップモジュールの製造
    方法。
  5. 【請求項５】 複数の前記第二の基板を、前記第一の基
    板に配置する際、高さを最も低く接続する前記第二の基
    板から配置し、前記高さを最も高く接続する前記第二の
    基板を一番最後に配置する工程と、前記第一の電極が形
    成された前記第一の基板と前記第二の電極が形成された
    前記第二の基板とを前記第一の電極と前記第二の電極と
    が向き合うように位置合わせする工程と、一本のツール
    だけで前記第一の電極と前記第二の電極とを熱圧着し、
    その後に冷却する工程と、この工程後に前記第一の基板
    と前記第二の基板の間に形成される空間に絶縁性樹脂を
    注入する工程と、その絶縁性樹脂を硬化させる工程を含
    むことを特徴とする請求項３記載のマルチチップモジュ
    ールの製造方法。
JP15938997A 1997-06-17 1997-06-17 マルチチップモジュールの接合構造とその製造方法 Pending JPH118345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15938997A JPH118345A (ja) 1997-06-17 1997-06-17 マルチチップモジュールの接合構造とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15938997A JPH118345A (ja) 1997-06-17 1997-06-17 マルチチップモジュールの接合構造とその製造方法

Publications (1)

Publication Number Publication Date
JPH118345A true JPH118345A (ja) 1999-01-12

Family

ID=15692725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15938997A Pending JPH118345A (ja) 1997-06-17 1997-06-17 マルチチップモジュールの接合構造とその製造方法

Country Status (1)

Country Link
JP (1) JPH118345A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087529A (ja) * 2002-08-22 2004-03-18 Renesas Technology Corp 半導体装置の製造方法およびそれに使用されるボンディング装置
KR100478780B1 (ko) * 2001-11-16 2005-03-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈
US7038322B2 (en) 2000-10-05 2006-05-02 Hitachi, Ltd. Multi-chip module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038322B2 (en) 2000-10-05 2006-05-02 Hitachi, Ltd. Multi-chip module
KR100478780B1 (ko) * 2001-11-16 2005-03-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module
JP2004087529A (ja) * 2002-08-22 2004-03-18 Renesas Technology Corp 半導体装置の製造方法およびそれに使用されるボンディング装置

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
US20160254247A1 (en) Fan-out WLP with package
US6664621B2 (en) Semiconductor chip package with interconnect structure
JPS5839048A (ja) フレキシブル領域接着テ−プ
US9953958B2 (en) Electronic component device
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
US10770446B2 (en) Semiconductor packages and methods of manufacturing the same
JPH07170098A (ja) 電子部品の実装構造および実装方法
US11315902B2 (en) High bandwidth multichip module
JP5272922B2 (ja) 半導体装置及びその製造方法
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JPH118345A (ja) マルチチップモジュールの接合構造とその製造方法
JP2002231765A (ja) 半導体装置
JP2002151801A (ja) 回路基板構造およびその製造方法
CN108074824B (zh) 一种半导体器件的制作方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP4285140B2 (ja) 半導体装置の製造方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体