CN102024719B - 凸点的形成方法 - Google Patents

凸点的形成方法 Download PDF

Info

Publication number
CN102024719B
CN102024719B CN2009101959804A CN200910195980A CN102024719B CN 102024719 B CN102024719 B CN 102024719B CN 2009101959804 A CN2009101959804 A CN 2009101959804A CN 200910195980 A CN200910195980 A CN 200910195980A CN 102024719 B CN102024719 B CN 102024719B
Authority
CN
China
Prior art keywords
layer
metal
salient point
semiconductor substrate
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101959804A
Other languages
English (en)
Other versions
CN102024719A (zh
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101959804A priority Critical patent/CN102024719B/zh
Publication of CN102024719A publication Critical patent/CN102024719A/zh
Application granted granted Critical
Publication of CN102024719B publication Critical patent/CN102024719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种凸点的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层上的开口暴露出金属垫层；在钝化层开口内的金属垫层及钝化层上形成金属屏蔽层；在金属屏蔽层上形成光刻胶层，所述光刻胶层上有与金属垫层位置对应的开口；将半导体衬底放入含氢离子或氢氧根离子的电解池溶液内；利用外加电场进行反应以处理金属屏蔽层表面；在光刻胶层开口内的金属屏蔽层上形成凸点下金属层和焊料层；去除光刻胶层后，回流焊料层，形成凸点。本发明消除了后续凸点内产生的空洞，使所有凸点的尺寸保持一致，避免了短路和断路的发生，提高了封装的质量。

Description

凸点的形成方法
技术领域
本发明涉及半导体器件的制造领域，尤其涉及凸点的形成方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
倒装芯片(flip chip)技术是通过在芯片表面形成的焊球，使芯片翻转与底板形成连接，从而减小封装尺寸，满足电子产品的高性能(如高速、高频、更小的引脚)、小外形的要求，使产品具有很好的电学性能和传热性能。
凸点(bump)制作技术是倒装芯片中的一个关键技术。现有技术中的凸点是焊料通过一定工艺沉积在芯片金属垫层上，经过一定温度回流形成的金属焊球。申请号为200510025198.X的中国专利申请文件提供了一种凸点的形成方法具体工艺如下：如图1所示，在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102；在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成金属屏蔽层105，所述金属屏蔽层105的作用在于同金属垫层104保持良好粘附性，并且有效阻止后续的凸点材料同金属垫层104的相互扩散，所述金属屏蔽层105为双层结构，第一层材料为钛、钛化钨或铬，第二层材料为铜。
接着请参照图2，在金属屏蔽层105上形成光刻胶层107，通过现有光刻技术定义出金属垫层104形状，然后进行曝光、显影工艺，在光刻胶层107中形成开口，暴露出下层的金属垫层104上的金属屏蔽层105；以光刻胶层107为掩模，用电镀法在开口内的金属屏蔽层105上形成金属铜层106a，然后再用电镀法在金属铜层106a上形成金属镍层106b，所述金属铜层106a和金属镍层106b构成凸点下金属层106；继续以光刻胶层107为掩膜，在凸点下金属层106上形成焊料层108，形成焊料层108的方法为电镀法、植球法或印刷法，所述焊料层108为共熔锡铅合金，高铅锡铅合金，锡银合金，或锡银铜合金。
参考图3，去除光刻胶层107后，刻蚀去除焊料层108以外的金属屏蔽层105至露出钝化层102；在焊料层108上涂布助焊剂，然后，将芯片100放入回流炉内，正置于热板上，即芯片100的焊料层所在面的相对面放置在热板上方并进行固定，接着进行保温回流，形成凸点108a。
在现有形成凸点的过程中，由于非晶格金属层的表面容易形成局部的不均匀的氧化金属层。目前在去除氧化金属的时候，会形成局部的不均匀的表面缺陷。会使凸点下金属层中金属镍层表面部分位置产生凹陷或者在金属垫层表面产生凹陷，进而一直延续至凸点下金属层中金属镍层与锡铅合金的界面；该凹陷界面内形成的氢分子或其他气体分子，在后续回流形成凸点的过程中，由于温度升高的影响而膨胀，在凸点内形成空洞，使凸点的面积增大(如图4中10所示)，进而使凸点之间可能产生短路或凸点本身产生断路，影响封装的质量。
发明内容
本发明解决的问题是提供一种凸点的形成方法，防止凸点内形成空洞，使凸点的面积增大。
为解决上述问题，本发明提供一种凸点的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层上的开口暴露出金属垫层；在钝化层开口内的金属垫层及钝化层上形成金属屏蔽层；在金属屏蔽层上形成光刻胶层，所述光刻胶层上有与金属垫层位置对应的开口；将半导体衬底放入含氢离子或氢氧根离子的电解池溶液内；利用外加电场进行反应以处理金属屏蔽层表面；在光刻胶层开口内的金属屏蔽层上形成凸点下金属层和焊料层；去除光刻胶层后，回流焊料层，形成凸点。
可选的，所述金属屏蔽层为耐热金属层与金属铜层的组合。所述耐热金属层的材料为钛、钛化钨或铬。
可选的，所述凸点下金属层为铜或铜和镍组合。
可选的，所述电解池内的溶液的PH值为：5＜PH＜9。
可选的，所述半导体衬底置于电解池内的方式为垂直方式或水平方式。
可选的，所述半导体衬底在电解池内作为阴极，阳极材料为铂或耐热金属。
可选的，所述电解池内所加电流为直流电或交流电或脉冲电流，电压为1V～12V。
可选的，所述电解池内的温度为15℃～35℃。
可选的，所述半导体衬底放入电解池内加电流进行反应的时间为30秒～5分。
可选的，回流焊料层的温度为220℃～350℃。
可选的，所述焊料层的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
与现有技术相比，本发明具有以下优点：将带有缺陷的半导体衬底放入电解池内加电流进行反应去除缺陷，所述电解池内注入含氢离子或氢氧根离子的溶液。利用含氧化金属层的缺陷与氢氧根离子或氢离子作用形成金属分子，再通过外加电位以提供反应所需的电子，使氢离子或氢氧根离子产生相应的电位效应。去除缺陷，进而消除后续凸点内产生的空洞，使所有凸点的尺寸保持一致，避免了短路与断路的发生，提高了封装的质量。
附图说明
图1至图3是现有工艺制作凸点的示意图；
图4是现有工艺制作的凸点产生缺陷的效果图；
图5是本发明制作凸点的具体实施方式流程图；
图6、图7A、图7B、图8和图9是本发明制作凸点的实施例示意图。
具体实施方式
本发明的实施方式中将带有缺陷的半导体衬底放入电解池内加电流进行反应去除缺陷，所述电解池内注入含氢离子或氢氧根离子的溶液。利用含氧化金属层的缺陷与氢氧根离子或氢离子作用形成金属分子，再通过外加电位以提供反应所需的电子，使氢离子或氢氧根离子产生相应的电位效应。去除缺陷，进而消除后续凸点内产生的空洞，使所有凸点的尺寸保持一致，避免了短路与断路的发生，提高了封装的质量。
本发明给出了制作凸点的具体流程如图5所示，执行步骤S 11，提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层上的开口暴露出金属垫层；执行步骤S12，在钝化层开口内的金属垫层及钝化层上形成金属屏蔽层；执行步骤S13，在金属屏蔽层上形成光刻胶层，所述光刻胶层上有与金属垫层位置对应的开口；执行步骤S14，将半导体衬底放入含氢离子或氢氧根离子的电解池溶液内；执行步骤S15，利用外加电场进行反应以处理金属屏蔽层表面；执行步骤S16，在光刻胶层开口内的金属屏蔽层上形成凸点下金属层和焊料层；执行步骤S17，去除光刻胶层后，回流焊料层，形成凸点。
下面结合附图对本发明的具体实施方式做详细的说明。
图6、图7A、图7B、图8和图9是本发明制作凸点的实施例示意图。参照图6所示，提供半导体衬底200，所述半导体衬底200为带有半导体器件的半导体衬底，为了简化示图，此处仅以空白半导体衬底示意。在半导体衬底200上形成钝化层202和金属垫层204，所述金属垫层23镶嵌于钝化层202中，所述钝化层202中形成有开口，金属垫层204通过钝化层202的开口暴露出来。
所述形成钝化层202和金属垫层204工艺为本领域技术人员公知技术，作为本发明的一个实施方式，首先在半导体衬底200上形成第一金属层，所述第一金属层为Al、Cu或者它们的合金构成，所述第一金属层的厚度范围为400nm～800nm，所述第一金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和蚀刻技术图形化第一金属层，形成金属垫层204。
接着在半导体衬底200和金属垫层204上形成钝化层202，所述钝化层202可以为氧化硅、氮化硅或苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子聚合物；然后采用现有的光刻和显影技术，在钝化层202上形成开口，所述开口暴露出金属垫层204。
接着，在金属垫层204和钝化层202上形成金属屏蔽层205，所述金属屏蔽层205耐热金属层与金属铜层的组合，其中耐热金属层的材料为钛、钛化钨或铬；所述金属屏蔽层205的作用在于同金属垫层204保持良好粘附性，并且有效阻止后续的凸点材料同金属垫层204的相互扩散；形成所述金属屏蔽层205的方法可采用现有的蒸发或溅射的方法，其中较优的方法为溅射；所述金属屏蔽层205中耐热金属层的厚度为500埃～4000埃，金属铜层的厚度为1000埃～8000埃。
继续参考图6，用旋涂法在金属屏蔽层205上形成光刻胶层212；对光刻胶层212进行曝光、显影工艺后，在光刻胶层212上形成开口，所述开口的位置与金属垫层204的位置对应。
本实施例中，金属屏蔽层205表面部分位置由于非晶格金属层的表面容易形成局部的不均匀的氧化金属，产生凹陷207。
参考图7A，将带有各膜层的半导体衬底200垂直放入电解池208内，外加电源经由可变电阻(未图示)与半导体衬底200相连接，外加电源阴极接半导体衬底200，阳极210接外加电源阳极；将半导体衬底200作为阴极，阳极210为铂板或其他耐热金属板，所述阳极210与半导体衬底200平行；其中，在电解池208内有PH值范围为：5＜PH＜9的溶液，所述溶液内含氢离子或氢氧根离子。
以所述溶液内含氢氧根离子为例，半导体衬底200接于外加电源阴极，铂板或其它耐热金属板接于外加电源阳极，电子在外加电路中由阴极流向阳极，电流则由阳极流向阴极；使金属屏蔽层205表面的氧化铜缺陷还原为铜，而产生的带负电的氢氧根离子则在溶液中，由阴极流向阳极，形成电流的回路。其中各电解池208内所加电流为直流电或交流电或脉冲电流，通过外加电源向半导体衬底200和阳极210加的电压为1V～12V，电解池208内的温度为15℃～35℃，所述半导体衬底200放入电解池208内加电流进行反应去除缺陷207时间为30秒～5分。
作为第二实例，如图7B所示，将带有各膜层的半导体衬底200平行放入电解池208顶部的载置台上，外加电源经由可变电阻(未图示)与半导体衬底200相连接，外加电源阴极接半导体衬底200，阳极210接外加电源阳极；将半导体衬底200作为阴极，阳极210为铂板或其它耐热金属板，所述阳极210放置于电解池208的底部；其中，电解池208内有PH值范围为：5＜PH＜9的溶液，所述溶液内含氢离子或氢氧根离子。
以所述溶液内含氢氧根离子为例，半导体衬底200接于外加电源阴极，铂板或其它耐热金属板接于外加电源阳极，电子在外加电路中由阴极流向阳极，电流则由阳极流向阴极；使金属屏蔽层205表面的氧化铜缺陷还原为铜，而产生的带负电的氢氧根离子则在溶液中，由阴极流向阳极，形成电流的回路。其中各电解池208内所加电流为直流电或交流电或脉冲电流，通过外加电源向半导体衬底200和阳极210加的电压为1V～12V，电解池208内的温度为15℃～35℃，所述半导体衬底200放入电解池208内加电流进行反应去除缺陷207时间为30秒～5分。
作为一个优选实施例，所述电解池208内注入的溶液为PH＝7的纯水，通过外加电源向半导体衬底200和阳极210加的电压为2V，使阳极和阴极产生交流电，电解池208内的温度为20℃，所述半导体衬底200放入电解池208内加电流进行反应去除缺陷207时间为10秒～2分。
当所述电解池208内溶液为去离子水时，含氧化铜的缺陷与水分子和电子作用形成铜分子，再通过外加电位以提供反应所需的电子，使氢氧根离子产生负电位的效应，即氢氧根离子带负电。从而达到去除缺陷207的目的，进而以消除后续凸点内产生的空洞，使所有凸点的尺寸保持一致，避免了短路与断路的发生，提高了封装的质量。
参照图8所示，用电镀法在光刻胶开口内的金属屏蔽层205上形成厚度为2μm～40μm的凸点下金属层206；所述凸点下金属层206的材料为铜或铜与镍组合。接着，采用电镀法在凸点下金属层206上形成一层厚度为20μm～200μm的焊料层214，所述焊料层214的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金等。
如图9所示，去除光刻胶层212，去除所述光刻胶层212为本领域技术人员公知技术。
继续参考图9，以焊料层214为掩膜，用湿法刻蚀法刻蚀金属屏蔽层205至露出钝化层202；在焊料层214上涂布助焊剂；然后，将芯片200放入回流炉内，对半导体衬底200上的焊料层214进行保温回流，形成凸点214a。
本实施例中，回流温度为220℃～350℃。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种凸点的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层上的开口暴露出金属垫层；
在钝化层开口内的金属垫层及钝化层上形成金属屏蔽层；
在金属屏蔽层上形成光刻胶层，所述光刻胶层上有与金属垫层位置对应的开口；
将半导体衬底放入含氢离子或氢氧根离子的电解池溶液内；
利用外加电场进行反应以处理金属屏蔽层表面；
在光刻胶层开口内的金属屏蔽层上形成凸点下金属层和焊料层；
去除光刻胶层后，回流焊料层，形成凸点。
2.根据权利要求1所述的凸点的形成方法，其特征在于：所述金属屏蔽层为耐热金属层与金属铜层的组合。
3.根据权利要求2所述的凸点的形成方法，其特征在于：所述耐热金属层的材料为钛、钛化钨或铬。
4.根据权利要求1所述的凸点的形成方法，其特征在于：所述凸点下金属层为铜或铜和镍组合。
5.根据权利要求1所述的凸点的形成方法，其特征在于：所述电解池内的溶液的PH值为：PH＝7。
6.根据权利要求1所述的凸点的形成方法，其特征在于：所述半导体衬底置于电解池内的方式为垂直方式或水平方式。
7.根据权利要求1所述的凸点的形成方法，其特征在于：所述半导体衬底在电解池内作为阴极，阳极材料为铂或耐热金属。
8.根据权利要求7所述的凸点的形成方法，其特征在于：所述电解池内所加电流为直流电或交流电或脉冲电流，电压为1V～12V。
9.根据权利要求8所述的凸点的形成方法，其特征在于：所述电解池内的温度为15℃～35℃。
10.根据权利要求1所述的凸点的形成方法，其特征在于：所述半导体衬底放入电解池内加电流进行反应的时间为30秒～5分。
11.根据权利要求1所述的凸点的形成方法，其特征在于：回流焊料层的温度为220℃～350℃。
12.根据权利要求1所述的凸点的形成方法，其特征在于：所述焊料层的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
CN2009101959804A 2009-09-18 2009-09-18 凸点的形成方法 Active CN102024719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101959804A CN102024719B (zh) 2009-09-18 2009-09-18 凸点的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101959804A CN102024719B (zh) 2009-09-18 2009-09-18 凸点的形成方法

Publications (2)

Publication Number Publication Date
CN102024719A CN102024719A (zh) 2011-04-20
CN102024719B true CN102024719B (zh) 2012-06-20

Family

ID=43865862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101959804A Active CN102024719B (zh) 2009-09-18 2009-09-18 凸点的形成方法

Country Status (1)

Country Link
CN (1) CN102024719B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659296A (zh) * 2002-05-03 2005-08-24 应用材料有限公司 用在半导体处理设备中的抗卤素的阳极氧化铝
CN101159261A (zh) * 2006-10-04 2008-04-09 新光电气工业株式会社 半导体器件及其制造方法
TW200828610A (en) * 2006-10-24 2008-07-01 Applied Materials Inc Pulse plating of a low stress film on a solar cell substrate
CN101268544A (zh) * 2005-09-23 2008-09-17 朗姆研究公司 具有改进的微粒性能的主动加热铝挡板部件及其应用和制造方法
CN101304014A (zh) * 2007-05-07 2008-11-12 索尼株式会社 半导体芯片及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659296A (zh) * 2002-05-03 2005-08-24 应用材料有限公司 用在半导体处理设备中的抗卤素的阳极氧化铝
CN101268544A (zh) * 2005-09-23 2008-09-17 朗姆研究公司 具有改进的微粒性能的主动加热铝挡板部件及其应用和制造方法
CN101159261A (zh) * 2006-10-04 2008-04-09 新光电气工业株式会社 半导体器件及其制造方法
TW200828610A (en) * 2006-10-24 2008-07-01 Applied Materials Inc Pulse plating of a low stress film on a solar cell substrate
CN101304014A (zh) * 2007-05-07 2008-11-12 索尼株式会社 半导体芯片及其制造方法

Also Published As

Publication number Publication date
CN102024719A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US6989326B2 (en) Bump manufacturing method
TWI240979B (en) Bumping process
TW200525650A (en) Presolder structure formed on semiconductor package substrate and method for fabricating the same
TW201133748A (en) Integrated circuit devices and flip-chip assemblies
CN102148201A (zh) 半导体元件、封装结构、及半导体元件的形成方法
CN102034721B (zh) 芯片封装方法
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
CN101689515A (zh) 具有用于化学镀镍沉积的种子层的底部凸块金属化结构
TW201222692A (en) Wiring structure for improving crown-like defect and fabrication method using the same
US9059004B2 (en) Method for chip scale package and package structure thereof
CN101330065B (zh) 凸点制作方法
CN102024719B (zh) 凸点的形成方法
TWI229920B (en) Electrical connection structure of embedded chip and method for fabricating the same
CN101996887B (zh) 凸点的形成方法
CN101459087B (zh) 再分布金属线及再分布凸点的制作方法
KR101115705B1 (ko) 반도체 디바이스용 금속 범프 및 실을 형성하는 방법
CN102005396B (zh) 凸点制作方法以及凸点结构
JP2011029314A (ja) 半導体装置の製造方法
CN105374775B (zh) 焊盘、半导体器件和半导体器件的制造工艺
CN101740422B (zh) 凸点的制作方法
CN101373748B (zh) 晶圆级封装结构及其制作方法
CN101996888B (zh) 凸点的形成方法
CN102044454A (zh) 凸点及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant