JPH02156647A - Ｔａｂ用テープキャリア - Google Patents
Ｔａｂ用テープキャリアInfo
- Publication number
- JPH02156647A JPH02156647A JP63311524A JP31152488A JPH02156647A JP H02156647 A JPH02156647 A JP H02156647A JP 63311524 A JP63311524 A JP 63311524A JP 31152488 A JP31152488 A JP 31152488A JP H02156647 A JPH02156647 A JP H02156647A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- inner leads
- film
- tips
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 239000011889 copper foil Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 3
- 239000004033 plastic Substances 0.000 abstract description 2
- 238000005452 bending Methods 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）によって実装するテープキャリアに
関し、特に、インナーリードの配列ピッチを小さ（し、
ＩＣパフケージの小型化を図るＴＡＢ用テープキャリア
に関する。
Ｂｏｎｄｉｎｇ）によって実装するテープキャリアに
関し、特に、インナーリードの配列ピッチを小さ（し、
ＩＣパフケージの小型化を図るＴＡＢ用テープキャリア
に関する。
最近、デバイスホール内に接合されるＩＣ素子の高集積
化に伴ってその電極数が１００ピン〜３００ピンにまで
達してきており、将来は５００ピンまでの多ピン化が要
望されている。このため、デバイスホールの内側に配列
したインナーリードの間隔も狭くなってきており、その
間隔を０．１０〜０．１５ｍｍのピッチ（インナーリー
ドの中央から隣接するインナーリードの中央までの距離
）にすることが目標とされている。即ち、多ピン化にな
ると、必然的にＩＣ素子が大型化し、これによってＩＣ
素子がコストアップになると共にプリント基板への実装
面積が増大、これによる機器の大型化によって二次的な
コストアップになるためである。従って、インナーリー
ド同志を短絡させずにその微細化を図ることが要求され
ている。
化に伴ってその電極数が１００ピン〜３００ピンにまで
達してきており、将来は５００ピンまでの多ピン化が要
望されている。このため、デバイスホールの内側に配列
したインナーリードの間隔も狭くなってきており、その
間隔を０．１０〜０．１５ｍｍのピッチ（インナーリー
ドの中央から隣接するインナーリードの中央までの距離
）にすることが目標とされている。即ち、多ピン化にな
ると、必然的にＩＣ素子が大型化し、これによってＩＣ
素子がコストアップになると共にプリント基板への実装
面積が増大、これによる機器の大型化によって二次的な
コストアップになるためである。従って、インナーリー
ド同志を短絡させずにその微細化を図ることが要求され
ている。
このような要求の中で従来のＴＡＢ用テープキャリアは
、デバイスホール等を有するキャリアテープに銅箔を接
着し、この銅箔のケミカルホトエツチングによってイン
ナーリードを構成し、この後、ホトレジストの剥膜、電
気半田めっき等の工程によって製造されている。
、デバイスホール等を有するキャリアテープに銅箔を接
着し、この銅箔のケミカルホトエツチングによってイン
ナーリードを構成し、この後、ホトレジストの剥膜、電
気半田めっき等の工程によって製造されている。
しかし、従来のＴＡＢ用テープキャリアによると、以下
の問題点を有している。
の問題点を有している。
（１）インナーリードに変形、曲がりが発生するため、
インナーリードの間隔を小さくすることができない。即
ち、この構造では、０．１０ｍ−間隔が限界になってい
る。
インナーリードの間隔を小さくすることができない。即
ち、この構造では、０．１０ｍ−間隔が限界になってい
る。
（２）インナーリードの変形、曲がり等の位置ずれが起
こった場合、ＩＣ素子電極パッド（バンプ）との位置整
合が取れなくなり、ＩＣ素子との接合不良が生じる。
こった場合、ＩＣ素子電極パッド（バンプ）との位置整
合が取れなくなり、ＩＣ素子との接合不良が生じる。
（３）インナーリードピッチの微細化に限界があるため
、ＩＣ素子、ＩＣパッケージの小型化に限界があり、特
に精密機器等に組み込んだ場合、装置が大型化になり、
二次的、三次的のコストアンプになる。
、ＩＣ素子、ＩＣパッケージの小型化に限界があり、特
に精密機器等に組み込んだ場合、装置が大型化になり、
二次的、三次的のコストアンプになる。
従って、本発明の目的はインナーリードの変形や曲がり
を抑制してインナーリードの配列ピッチを小さく （例
えば、０．１０ｍｍピッチ以下）することができ、かつ
、ＩＣ素子との接合を良好にすることができるＴＡＢ用
テープキャリアを提供することである。
を抑制してインナーリードの配列ピッチを小さく （例
えば、０．１０ｍｍピッチ以下）することができ、かつ
、ＩＣ素子との接合を良好にすることができるＴＡＢ用
テープキャリアを提供することである。
本発明は以上述べた目的を実現するため、デバイスホー
ル内側に多数配列したインナーリードの先端を絶縁テー
プによって連結保持するようにしたＴＡＢ用テープキャ
リアを提供するものである。
ル内側に多数配列したインナーリードの先端を絶縁テー
プによって連結保持するようにしたＴＡＢ用テープキャ
リアを提供するものである。
即ち、本発明のＴＡＢ用テープキャリアは、デバイスホ
ール内側に多数配列したインナーリードの先端を絶縁テ
ープによって連結保持した構成を有しており、使用され
る絶縁テープとしては接着剤層と、フィルム層の２層構
造、もしくは接着性を有したフィルム単体によって構成
されている。
ール内側に多数配列したインナーリードの先端を絶縁テ
ープによって連結保持した構成を有しており、使用され
る絶縁テープとしては接着剤層と、フィルム層の２層構
造、もしくは接着性を有したフィルム単体によって構成
されている。
このような絶縁テープによってインナーリード先端を連
結保持することにより、インナーリード先端の変形や曲
がりをなくすことができ、これによってインナーリード
の配列ピッチを小さくすることができる。また、ＩＣ素
子電極バンドとの位置整合が良好となり、ＩＣ素子との
接合が向上する。
結保持することにより、インナーリード先端の変形や曲
がりをなくすことができ、これによってインナーリード
の配列ピッチを小さくすることができる。また、ＩＣ素
子電極バンドとの位置整合が良好となり、ＩＣ素子との
接合が向上する。
このインナーリード連結用絶縁テープをブリッジを介し
てキャリアテープと一体にすると、デバイスホール等を
形成するときに同時に形成することができるので、工程
数の増加がなく、コストアンプにならない。
てキャリアテープと一体にすると、デバイスホール等を
形成するときに同時に形成することができるので、工程
数の増加がなく、コストアンプにならない。
以下、本発明のＴＡＢ用テープキャリアを詳細に説明す
る。
る。
第１図は本発明の一実施例を示し、両側にパイロットホ
ール３が形成され、ポリイミドフィルムなどの絶縁性プ
ラスチックからなるフィルム２が長尺に形成されており
、その長平方向にはＩＣ素子（図示せず）に対応するデ
バイスホール４がパンチングによって打ち抜き加工され
ている。このデバイスホール４の内側から外側にかけて
インナーリード６が、また、その外側にアウターリード
５がそれぞれ銅箔によって形成されており、デバイスホ
ール４の内側に゛多数配列したインナーリード６の先端
は絶縁性の先端接続フィルム７によって連結保持されて
いる。先端接続フィルム７はブリッジＩＱによってフィ
ルム２ （キャリアテープ）と連結しており、デバイス
ホール４を打ら抜き加工する際にブリッジｌＯ１先Ｏ：
最接続フィルム７と同時に形成される。尚、先端接続フ
ィルム７はこれに限定するものではなく、別のフィルム
材を用意してインナリード６の先端を接続しても良い。
ール３が形成され、ポリイミドフィルムなどの絶縁性プ
ラスチックからなるフィルム２が長尺に形成されており
、その長平方向にはＩＣ素子（図示せず）に対応するデ
バイスホール４がパンチングによって打ち抜き加工され
ている。このデバイスホール４の内側から外側にかけて
インナーリード６が、また、その外側にアウターリード
５がそれぞれ銅箔によって形成されており、デバイスホ
ール４の内側に゛多数配列したインナーリード６の先端
は絶縁性の先端接続フィルム７によって連結保持されて
いる。先端接続フィルム７はブリッジＩＱによってフィ
ルム２ （キャリアテープ）と連結しており、デバイス
ホール４を打ら抜き加工する際にブリッジｌＯ１先Ｏ：
最接続フィルム７と同時に形成される。尚、先端接続フ
ィルム７はこれに限定するものではなく、別のフィルム
材を用意してインナリード６の先端を接続しても良い。
このようなＴＡＢ用テープキャリアのＩＣ素子の接合部
は第２図に示すように、インナーリード６の先端が絶縁
性の先端接続フィルム７によって連結保持されているた
め、インナーリード６の先端の曲がりや変形が抑えられ
、ＩＣ素子８の電極パッド９との位置整合が良好になり
、ＩＣ素子８との接合が良好になる。
は第２図に示すように、インナーリード６の先端が絶縁
性の先端接続フィルム７によって連結保持されているた
め、インナーリード６の先端の曲がりや変形が抑えられ
、ＩＣ素子８の電極パッド９との位置整合が良好になり
、ＩＣ素子８との接合が良好になる。
実施例 １ （第１図）
幅３５＋ｎ、厚さ５０μｍのフィルム２をパンチングに
よって打ち抜き加工してブリッジ１０、先端接続フィル
ム７およびデバイスホール４を形成する。
よって打ち抜き加工してブリッジ１０、先端接続フィル
ム７およびデバイスホール４を形成する。
フィルム２は予め厚さ２５μｍのエポキシ系接着剤が塗
布されており、接着剤を１６０℃に加熱してその全面に
厚さ３５μｍの圧延銅箔を融着させ、この後、ホトケミ
カルエツチングによってアウターリード５およびインナ
ーリード６を形成した。従って、この工程で必然的に先
端接続フィルム７はインナーリード６の先端部を接続す
る。このとき、インナーリード６の配列ピッチを８０μ
ｍであり、デバイスホール４の内側において、１通光た
り５０ピン、全部で２００ピン配列した。即ち、全イン
ナーリードの累積ピッチは（５０−１） Ｘｏ、０８＝
３．９２１墓となり、従来の配列ピッチ０．１ｍｍの累
積ピッチが（５０−１） Ｘｏ、１ ＝４．９重重 と
比較すると、累積ピッチを約１鰭縮小させたことになる
。次に、先端接続フィルム７上から３５０℃の熱ツール
を３秒間接触させて厚さ０．５μｍの６０％５ｎ−４０
％Ｐｂの半田めっきが施されたインナーリード６を高さ
２０μｍの金めつきで製造されたバンプ９を介してＩＣ
素子８に接合した（第２図）。尚、ポリイミドフィルム
および熱硬化性のエポキシフィルムは瞬間的な高温度に
充分耐えるので、この種の用途に使用することができる
。
布されており、接着剤を１６０℃に加熱してその全面に
厚さ３５μｍの圧延銅箔を融着させ、この後、ホトケミ
カルエツチングによってアウターリード５およびインナ
ーリード６を形成した。従って、この工程で必然的に先
端接続フィルム７はインナーリード６の先端部を接続す
る。このとき、インナーリード６の配列ピッチを８０μ
ｍであり、デバイスホール４の内側において、１通光た
り５０ピン、全部で２００ピン配列した。即ち、全イン
ナーリードの累積ピッチは（５０−１） Ｘｏ、０８＝
３．９２１墓となり、従来の配列ピッチ０．１ｍｍの累
積ピッチが（５０−１） Ｘｏ、１ ＝４．９重重 と
比較すると、累積ピッチを約１鰭縮小させたことになる
。次に、先端接続フィルム７上から３５０℃の熱ツール
を３秒間接触させて厚さ０．５μｍの６０％５ｎ−４０
％Ｐｂの半田めっきが施されたインナーリード６を高さ
２０μｍの金めつきで製造されたバンプ９を介してＩＣ
素子８に接合した（第２図）。尚、ポリイミドフィルム
および熱硬化性のエポキシフィルムは瞬間的な高温度に
充分耐えるので、この種の用途に使用することができる
。
実施例 ２
実施例１においてインナーリードピッチ０．０６＋ｕで
テープキャリアを作成した。ただし、この場合厚さ２５
μｍの薄い圧延銅箔を用いた。これによって、インナー
リードの微細化をより容易に達成するようにしている。
テープキャリアを作成した。ただし、この場合厚さ２５
μｍの薄い圧延銅箔を用いた。これによって、インナー
リードの微細化をより容易に達成するようにしている。
実施例 ３
実施例１において先端接続フィルム７をフィルム２とは
別のフィルムで作った。この場合ブリッジ等を形成せず
にデバイスホール４を開口し、インナーリード６にデバ
イスホール側から第４図に示す枠状の先端接続フィルム
７を貼付した。この先端接続フィルム７は厚さ５０μｍ
のポリイミドフィルムと１０μｍ厚のエポキシ接着剤よ
り成るものである。
別のフィルムで作った。この場合ブリッジ等を形成せず
にデバイスホール４を開口し、インナーリード６にデバ
イスホール側から第４図に示す枠状の先端接続フィルム
７を貼付した。この先端接続フィルム７は厚さ５０μｍ
のポリイミドフィルムと１０μｍ厚のエポキシ接着剤よ
り成るものである。
第４図はＩＣ素子とインナーリードの接合部の変形例を
示し、インナーリード６とバンプ９の接合位置をインナ
ーリード６上に設けられた先端接続フィルム７から外れ
た位置にしている。このようにすることにより、熱ツー
ルの熱をインナーリード６から直接バンプ９に与えるこ
とができ、第２図で示した方法よりも低い温度で短時間
（例えば、２３０℃で２秒間）で接合を完了することが
できる。
示し、インナーリード６とバンプ９の接合位置をインナ
ーリード６上に設けられた先端接続フィルム７から外れ
た位置にしている。このようにすることにより、熱ツー
ルの熱をインナーリード６から直接バンプ９に与えるこ
とができ、第２図で示した方法よりも低い温度で短時間
（例えば、２３０℃で２秒間）で接合を完了することが
できる。
このようにインナーリード先端を絶縁性の先端接続フィ
ルムよって連結保持するようにしたため、先端部におけ
る曲がり、変形を抑えることができ、これによってイン
ナーリードの微細化（配列ピッチの縮小）を図ることが
できる。このため、ＩＣパッケージおよびそれが適用さ
れる機器の形状を小型化することができ、コストダウン
を図ることができる。また、ＩＣ素子電極パッドとの位
置整合にずれがなくなり、ＩＣ素子との接合状態が良好
になる。尚、先端接続フィルムの形状は、第１図および
第３図に示すように、枠状になっているが、この形状が
単なる帯状のものよりピンチ保持のために数段優れてい
ることを確認している。ただし、枠状のものに限定する
ものではない。
ルムよって連結保持するようにしたため、先端部におけ
る曲がり、変形を抑えることができ、これによってイン
ナーリードの微細化（配列ピッチの縮小）を図ることが
できる。このため、ＩＣパッケージおよびそれが適用さ
れる機器の形状を小型化することができ、コストダウン
を図ることができる。また、ＩＣ素子電極パッドとの位
置整合にずれがなくなり、ＩＣ素子との接合状態が良好
になる。尚、先端接続フィルムの形状は、第１図および
第３図に示すように、枠状になっているが、この形状が
単なる帯状のものよりピンチ保持のために数段優れてい
ることを確認している。ただし、枠状のものに限定する
ものではない。
以上説明した通り、本発明のＴＡＢ用テープキャリアに
よると、デバイスホール内側に多数配列したインナーリ
ードの先端を絶縁テープによって連結保持するようにし
たため、インナーリードの変形や曲がり抑制され、イン
ナーリードの配列ピンチを小さくし、これによってＩＣ
パッケージおよびそれが適用される機器を小型化してコ
ストダウンを図ることができる。また、ＩＣ素子電極パ
ッドとの位置整合にずれがなくなるため、ＩＣ素子との
接合状態が良好になる。
よると、デバイスホール内側に多数配列したインナーリ
ードの先端を絶縁テープによって連結保持するようにし
たため、インナーリードの変形や曲がり抑制され、イン
ナーリードの配列ピンチを小さくし、これによってＩＣ
パッケージおよびそれが適用される機器を小型化してコ
ストダウンを図ることができる。また、ＩＣ素子電極パ
ッドとの位置整合にずれがなくなるため、ＩＣ素子との
接合状態が良好になる。
第１図は本発明の一実施例を示す説明図、第２図はＩＣ
素子との接合部を示す断面図、第３図は本発明の他の実
施例を示す説明図、第４図は他のＩＣ素子との接合部を
示す断面図。 符号の説明 １−・−・・・−Ｔ Ａ Ｂテープキャリア２−・−・
−−−−一・−フィルム ３・−−ｍ−−〜−−−・パイロットホール４−・・−
・−・−デバイスホール ５−・・・・・−・アウターリード ６−−−−−−−−・インナーリード
素子との接合部を示す断面図、第３図は本発明の他の実
施例を示す説明図、第４図は他のＩＣ素子との接合部を
示す断面図。 符号の説明 １−・−・・・−Ｔ Ａ Ｂテープキャリア２−・−・
−−−−一・−フィルム ３・−−ｍ−−〜−−−・パイロットホール４−・・−
・−・−デバイスホール ５−・・・・・−・アウターリード ６−−−−−−−−・インナーリード
Claims (2)
- （１）デバイスホール等を有するテープ上にエッチング
により導体パターンを形成し、当該デバイスホール内側
にインナーリードを多数配列したＴＡＢ用テープキャリ
アにおいて、 多数配列した前記インナーリードの先端を絶縁テープに
よって連結保持していることを特徴とするＴＡＢ用テー
プキャリア。 - （２）前記絶縁テープは、ブリッジを介してキャリアテ
ープと一体になっている構成の請求項第１項記載のＴＡ
Ｂ用テープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63311524A JPH02156647A (ja) | 1988-12-09 | 1988-12-09 | Ｔａｂ用テープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63311524A JPH02156647A (ja) | 1988-12-09 | 1988-12-09 | Ｔａｂ用テープキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156647A true JPH02156647A (ja) | 1990-06-15 |
Family
ID=18018275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63311524A Pending JPH02156647A (ja) | 1988-12-09 | 1988-12-09 | Ｔａｂ用テープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6510258B1 (en) | 1999-10-15 | 2003-01-21 | Bookham Technology Plc | Integrated chip optical devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137353A (ja) * | 1984-12-10 | 1986-06-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
-
1988
- 1988-12-09 JP JP63311524A patent/JPH02156647A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137353A (ja) * | 1984-12-10 | 1986-06-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6510258B1 (en) | 1999-10-15 | 2003-01-21 | Bookham Technology Plc | Integrated chip optical devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| KR100654338B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| KR20050023930A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
| JPH04196555A (ja) | Ｔａｂパッケージ | |
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH02156647A (ja) | Ｔａｂ用テープキャリア | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2553615B2 (ja) | フィルムキャリア | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP2519243B2 (ja) | 半導体装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPH036035A (ja) | 半導体装置 | |
| JPH09289226A (ja) | 半導体装置 |