JPH036035A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH036035A
JPH036035A JP14051389A JP14051389A JPH036035A JP H036035 A JPH036035 A JP H036035A JP 14051389 A JP14051389 A JP 14051389A JP 14051389 A JP14051389 A JP 14051389A JP H036035 A JPH036035 A JP H036035A
Authority
JP
Japan
Prior art keywords
electrode
lead
semiconductor chip
lead electrode
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14051389A
Other languages
English (en)
Inventor
Hirotaka Nakano
博隆 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14051389A priority Critical patent/JPH036035A/ja
Publication of JPH036035A publication Critical patent/JPH036035A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は半導体装置に係り、特にその半導体チップと
フィルム・キャリアとを接続させる手段の改良に関する
(従来の技術) 近年、電子部品やデバイスの実装技術では、半導体チッ
プの多ピン化と共に、軽薄短小化を自損した高密度実装
が叫ばれている。特に、液晶表示デバイスや液晶テレビ
の分野では、従来のワイヤーボンディング法による実装
方法では、高密度化に対応しきれず、これに応する技術
として、テープ・オートメイティッド・ボンディング方
法(以下、TAB方法と記す)が脚光を浴びている。
このT A B、方法においては、第3図に示すように
フィルム・キャリア1上に半導体チップ3が搭載されて
いる。フィルム・キャリア1上では、例えば新藤電子工
業株式会社の技術資料「フィルム・キャリア回路設計ガ
イドブック」に詳述されているが、ポリイミド等からな
るベース・フィルム7に透孔4か穿たれている。そして
、半導体チップ3が搭載される場所には、第4図に示す
ようにデバイス・ホール5が穿たれており、金属配線の
先端のリード電極6かデバイス・ホール5の内側に突出
している。
半導体チップ3には、第5図に示すように外部への接続
電極として、突起した金バンブ電極16が形成されてお
り、リード電極6群とバンブ電極16とを一括してボン
ディング、即ち、インナー・リート・ボンディング(以
下ILBと略称)を行なえば、第4図に示すように、半
導体チップ3がフィルム・キャリア1上のリード電極6
と接続されることになる。
(発明が解決しようとする課題) 半導体チップ3は図示しない封止用樹脂で封着固定され
るのであるが、封止用樹脂を塗布した後、硬化させるた
めの熱工程や、半導体チップ3自身の重量、外部応力等
により、第5図に示すように半導体チップ3の周辺端1
0において、半導体チップ3とリード電極6とが接触し
、電気的に短絡を起こすことがあった。
半導体チップ3は、シリコン基板11上に二酸化シリコ
ンの熱酸化膜12を介して八Ωの配線13が形成され、
この配線13を覆うようにパッシベーション膜14で保
護されているが、半導体チップ3の周辺端10はウェハ
状態から切出すため、完全には絶縁膜で覆われてはいな
い。尚、第5図中の15はバリア・メタル層である。
更に、フィルム・キャリア1の状態でリード電極6の先
端は、デバイス・ホール5内に突出したままの状態であ
るため、フィルム・キャリア1をリール状に巻(時の外
部応力等により、しばしば第6図に示すようにリード電
極6が6aのように変形してしまう。このようなリード
電極6の曲がり・変形6aは、半導体チップ3上のバン
ブ電極16との位置合わせが出来す、ILBが出来なく
なるという欠点があった。
更に甚だしい場合には、隣接するリード電極6間で接触
し、短絡を起こすということも生じた。
この発明は、上記従来の欠点に鑑みてなされたもので、
リード電極が外部応力等に対しても変形し難く、半導体
チップ周辺端での短絡が生ぜず、又、フィルム・キャリ
アの状態でもリード電極の変形か生ぜずにバンブ電極と
の位置合わせも容易であり、安定してILBを行なうこ
とが出来る半導体装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明は、ベース−フィルム上に所定のパターンにバ
ターニングされた金属配線からなるリード電極が形成さ
れてなるフィルム・キャリアを備え、半導体チップが装
着される時、該半導体チップの電極がバンブ電極を介し
て上記リード電極の所定の位置に接続されてなる半導体
装置において、上記半導体チップの電極が接続される上
記リード電極に対応する位置の上記ベース・フィルムに
透孔が形成され、この透孔に位置する上記リード電極と
上記バンブ電極が接続され、且つ上記リード電極の先端
付近はベース・フィルムにより支持され、更に上記リー
ド電極は上記半導体チップ周辺近傍でも上記ベース・フ
ィルムにより固定支持されてなる半導体装置である。
(作用) この発明によれば、リード電極群の半導体チップ周辺端
近傍や電極の内側にあるリード電極先端近傍をベース・
フィルムにより支持し、且つバンブ電極を接合する位置
近傍では、ベース・フィルムを開孔させる構造を有する
ため、外部応力等によってリード電極が変形するのを防
止することが出来る。
その結果、リード電極の変形や曲がりに起因する短絡の
発生や、ILBの接合時の位置ズレやピッチ・ズレ等を
防止することが出来る。
(実施例) 以下、図面を参照して、この発明の一実施例を詳細に説
明する。
この発明による半導体装置は第1図及び第2図に示すよ
うに構成され、従来例(第3図乃至第5図)と同一箇所
は同一符号を付すことにする。
従来例と同様に、フィルム・キャリア1上に半導体チッ
プ3が搭載されているが、先ず半導体チップ3について
述べると、第1図に示すようにシリコン基板11上には
、二酸化シリコンの酸化膜12を介してAΩの配線13
が形成されている。
この配線13上には窒化シリコンのパッシベーション膜
14が被覆されているが、このパッシベーション膜14
の開孔部から、バリア・メタル層15を介して金バンプ
電極16が突設されている。
このバンブ電極16は、フィルム・キャリア1上に形成
された金属配線の先端のリード電極6にILBにより接
続されることになる。
一方、第2図からも明らかなように、フィルム・キャリ
ア1はそのポリイミド等からなるベス・フィルム7に上
記の半導体チップ3が搭載される場所には、デバイス・
ホール5が穿たれている。更に、この発明では、このデ
バイス・ホール5の近傍にしてリード電極6に対応する
位置に透孔8が形成されている。そして、この透孔8に
位置するリード電極6とバンブ電極16が接続され、且
つリード電極6の先端付近は透孔8とデバイス・ホール
5の間のベース・フィルム7aにより支持され、更にリ
ード電極6は半導体チップ3周辺近傍でもベース・フィ
ルム7により固定支持されている。
尚、この発明のフィルム・キャリア1は、上記以外は従
来例(第3図)と同一構成ゆえ、詳細な説明は省略する
さて、上記の場合、バンブ電極16は電気メツキ法によ
り形成されるもので、高さが25μm、大きさ80μm
角のものを用いた。総パッド数は130個であり、バン
プ・ピッチは140μmである。
又、ベース・フィルム7としては、幅70 m m s
厚さ70μmポリイミド・テープである。このベース・
フィルム7上には、表面が厚さ0.4μmのスズが形成
された銅からなる厚さ35μmのリード電極6を有する
金属配線2が形成されている。
更に、ILBを行なう箇所でのリード・ピッチは140
μmで、リード幅は70μmである。
上述のフィルム・キャリア1を用いて半導体チップ3と
ILBを行なうが、ILB装置の治具は、リード電極6
と接触する領域の表面部をやや凸とした。ILBの条件
は、温度が500℃、圧力はパッド当り60g1時間は
1秒である。
このILBにより、第1図に示すように、半導体チップ
3がバンブ電極16を介してフィルム・キャリア1上に
搭載されることになる。続いて、エポキシ系樹脂を半導
体チップ3面上から塗布し、更に例えば100℃、6時
間の熱処理により、塗布した樹脂をキュア・硬化させる
上記のようにリード電極6がベース・フィルム7.7a
により支持されているので、半導体チップ3を接合した
後で、その自重や外部応力、封止樹脂の塗布・硬化の工
程によってもリード電t!!ii6が変形し曲がること
はない。
従って、リード電極6と半導体チップ3の周辺端での電
気的短絡も生じなかった。又、ベース・フィルム7aに
より、リード電極6の先端近傍が固定されているため、
外部応力等によってリードの変形が殆ど生ぜず、ILB
時のバンブ電極16との位置合わせも容易となった。又
、リード同士の接触による短絡も生じなかった。
(変形例) 上記実施例では、リード電極6先端より内側のベース・
フィルム7にデバイス・ホール5を形成したが、デバイ
ス・ホール5を形成しなくても、この発明は適用出来る
又、上記実施例では、第1図に示すように、ベース・フ
ィルム7.7aが半導体チップ3と対面しない側に形成
されている場合につき詳述したが、ベース・フィルム7
が薄い場合、半導体チップ3と対面する側にベース・フ
ィルム7を位置させても良いのは勿論である。
更に上記実施例では、ベース・フィルム7上に接着材を
用いないで、金属配線2が形成されたフィルム・キャリ
ア1を用いた場合につき詳述したが、接着材例えばポリ
イミド系の耐熱性接着材を用いて金属配線2がベース・
フィルム7上に形成されている場合にも、この発明は適
用出来る。
尚、この実施例では、バンブ電極16が半導体チップ3
上に形成されている場合につき例を取り詳述したが、ベ
ース・フィルム7上のリード電極6にバンブ電極を形成
し、半導体チップ3上の電極にILBをして接合する、
いわゆる転写バンブの場合にも、この発明が適用出来る
のは勿論である。
[発明の効果] この発明によれば、フィルム・キャリアはILBを行な
うリード7[1t[の先端付近がベース・フィルムによ
り固定支持されているため、外部応力によってリード電
極が変形することがなく、ILB工程においてリード電
極群と半導体チップの電極の位置合わせか容易であり、
安定したILBが行なえる。
又、リード電極群は、半導体チップ周辺端近傍でもベー
ス・フィルムにより固定支持されているため、外部応力
や封止樹脂の塗布・硬化工程でリード電極が変形せず、
半導体チップ周辺端と接触して短絡を起こすこともない
【図面の簡単な説明】
第1図はこの発明の一実施例に係る半導体装置の要部を
拡大して示す断面図、第2図はこの発明の半導体装置に
おけるフィルム・キャリアの要部を示す平面図、第3図
は従来の半導体装置を拡大して示す平面図、第4図は従
来の半導体装置におけるフィルム・キャリアの要部を示
す平面図、第5図は従来の半導体装置の要部を拡大して
示す断面図、第6図は従来の半導体装置におけるフィル
ム・キャリアの要部(問題点)を示す平面図である。 1・・・フィルム・キャリア、2・・・金属配線、3・
・・半導体チップ、5・・・デバイス・ホール、6・・
・リード電極、7.7a・・・ベース・フィルム、8・
・透孔。

Claims (1)

  1. 【特許請求の範囲】  ベース・フィルム上に所定のパターンにパターニング
    された金属配線からなるリード電極が形成されてなるフ
    ィルム・キャリアを備え、半導体チップが装着される時
    、該半導体チップの電極がバンプ電極を介して上記リー
    ド電極の所定の位置に接続されてなる半導体装置におい
    て、 上記半導体チップの電極が接続される上記リード電極に
    対応する位置の上記ベース・フィルムに透孔が形成され
    、この透孔に位置する上記リード電極と上記バンプ電極
    が接続され、且つ上記リード電極の先端付近はベース・
    フィルムにより支持され、更に上記リード電極は上記半
    導体チップ周辺近傍でも上記ベース・フィルムにより固
    定支持されてなることを特徴とする半導体装置。
JP14051389A 1989-06-02 1989-06-02 半導体装置 Pending JPH036035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14051389A JPH036035A (ja) 1989-06-02 1989-06-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14051389A JPH036035A (ja) 1989-06-02 1989-06-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH036035A true JPH036035A (ja) 1991-01-11

Family

ID=15270397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14051389A Pending JPH036035A (ja) 1989-06-02 1989-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH036035A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2673043A1 (fr) * 1991-02-20 1992-08-21 Telecommunications Sa Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase.
US5168739A (en) * 1990-08-10 1992-12-08 Sms Schloemann Siemag Aktiengesellschaft Upsetting press for reducing the width of rolling stock

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168739A (en) * 1990-08-10 1992-12-08 Sms Schloemann Siemag Aktiengesellschaft Upsetting press for reducing the width of rolling stock
FR2673043A1 (fr) * 1991-02-20 1992-08-21 Telecommunications Sa Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase.

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JP3269171B2 (ja) 半導体装置およびそれを有した時計
US7470568B2 (en) Method of manufacturing a semiconductor device
US6320254B1 (en) Plug structure
US7893550B2 (en) Semiconductor package comprising alignment members
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JPH036035A (ja) 半導体装置
JP2001035866A (ja) チップ型電子部品の製造方法
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JP3019065B2 (ja) 半導体装置の接続方法
JP4053507B2 (ja) 半導体装置の製造方法
JP2001015627A (ja) 半導体装置および半導体装置の製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JPH09199631A (ja) 半導体装置の構造と製造方法
KR940004278Y1 (ko) Cot 패키지
JP2626081B2 (ja) フィルムキャリヤ半導体装置
JP2551243B2 (ja) 半導体装置
JPH0719797B2 (ja) 半導体装置の実装具
JPH1140605A (ja) テープキャリアパッケージ
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
KR100381842B1 (ko) 반도체패키지용 리드프레임의 제조 방법
JP4213499B2 (ja) 半導体装置及びその製造方法
JPH02156647A (ja) Tab用テープキャリア