FR2673043A1 - Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. - Google Patents
Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. Download PDFInfo
- Publication number
- FR2673043A1 FR2673043A1 FR9102016A FR9102016A FR2673043A1 FR 2673043 A1 FR2673043 A1 FR 2673043A1 FR 9102016 A FR9102016 A FR 9102016A FR 9102016 A FR9102016 A FR 9102016A FR 2673043 A1 FR2673043 A1 FR 2673043A1
- Authority
- FR
- France
- Prior art keywords
- network
- components
- base
- electrical components
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
L'embase (1) a une bonne conductivité thermique et les composants (2, 3) sont montés directement sur l'embase (1), entre celle-ci (1) et le réseau (6) qui est réalisé à partir d'un matériau multicouche souple. L'invention permet d'évacuer convenablement l'énergie thermique des composants.
Description
Les composants électriques fabriqués en matériau semiconducteur du genre silicium, par exemple, classique ou du type ASIC (assigned specific integrated circuit), sont généralement montés sur des circuits hybrides particuliers ou en boîtiers spécifiques. Leur interconnexion et leur connexion à d'autres composants s'effectuent généralement par un réseau, ou matrice, multicouche support rigide, sur lequel ils sont montés, réalisé sur une embase constituée d'un circuit imprimé ou d'une céramique en oxyde ou nitrure d'aluminium. Un réseau multicouche est constitué d'une pluralité de circuits imprimés associés les uns aux autres par des faces qui ne peuvent plus recevoir de composants mais dont la capacité globale d'interconnexion est grande. Le réseau est perce de trous métallisés traversants et non traversants.Dans le cas des trous non traversants, il s'agit d'accéder électriquement à l'une des faces d'un circuit intérieur du réseau et on parle de "vias". Les bornes des composants sont généralement reliés, par fils d'or à la périphérie de ces composants, à des pistes conductrices du premier circuit imprimé, le plus éloigné de la base, du réseau multicouche. Ces bornes peuvent être munies de bossages appropriés et raccordés directement aux conducteurs du réseau multicouche.
Les réseaux multicouches conventionnels sont réalisés à partir de supports diélectriques de faible conductivité thermique. Comme les composants silicium évoqués cidessus sont souvent à relativement forte dissipation thermique, on conçoit aisément que les performances de l'ensemble d'un système de tels composants montés sur un réseau multicouche en soient affectées.
La présente invention vise à améliorer ces performances.
A cet effet, la présente invention concerne un système de composants électriques, d'un réseau d'interconnexion des composants et d'une embase, caractérisé par le fait que l'embase a une bonne conductivité thermique et les composants sont montés directement sur l'embase, entre celle-ci et le réseau.
Grâce au montage direct des composants sur une embase bonne conductrice de la chaleur, l'énergie thermique des composants est convenablement évacuée, ce qui est un gage de performance.
Avantageusement, le réseau, généralement multicouche, est réalisé à partir d'un matériau souple, du type kapton ou teflon, par exemple, grâce à quoi les contraintes mécaniques, provoquées sur le système par des variations de température, sont aussi convenablement absorbées.
Dans la forme de réalisation préférée du système de l'invention, les composants sont raccordés au réseau par leurs faces actives et des plots disposés sur la face du réseau tournée vers les composants et l'embase.
Dans ce cas, le réseau comporte avantageusement des orifices de passage, de l'extérieur vers l'intérieur du système, de moyens de raccordement des plots aux composants. Il peut s'agir d'un raccordement par microsoudage, thermocompression, ultra-sons, laser, refusion de brasure ou collage conducteur.
L'invention sera mieux comprise à l'aide de la description suivante de la forme de réalisation préférée du système de l'invention et représentée schématiquement sur la figure unique en annexe.
Sur une embase 1, bonne conductrice de la chaleur, sont directement montés des composants 2, 3, par exemple en matériau semi-conducteur du type silicium ou arséniure de gallium, fixés ici par collage par leur face 4 opposée à leur face active 5 pourvue de plages d'aluminium de connexion électrique. Les composants 2,3 sont interconnectés et connectés à d'autres composants, non représentés, par un réseau ici multicouche 6, par leur face active 5 et des plots 7 disposés sur des pistes conductrices 8 imprimées sur la face 9 du réseau 6 tournée vers les composants 2, 3 et l'embase 1. Les composants 2, 3 se trouvent donc entre l'embase 1 et le réseau d'interconnexion 6. Les plots 7 pourraient aussi être formés de bossages, ménagés sur le matériau semiconducteur.
Le réseau 6 comporte ici des orifices 10 de passage d'un outil d'apport de l'énergie nécessaire au raccordement des plots 7 aux plages d'aluminium des composants 2, 3; il peut s'agir d'un outil de soudage, de fusion, de refusion, par exemple.
Le réseau multicouche 6 est constitué d'une pluralité de circuits imprimés 11, 12, 13 réalisés à partir d'un matériau diélectrique souple, par exemple du type kapton ou teflon.
Outre la bonne évacuation de l'énergie thermique des composants 2, 3 par l'embase 1 et la bonne absorption des contraintes mécaniques, dues aux variations de température, grâce à la souplesse du réseau multicouche 6, le système qui vient d'être décrit présente d'autres caractéristiques remarquables. Toute la surface 5 des composants tournée vers le réseau 6 peut être utilisée pour leur raccordement électrique, et pas seulement des bandes périphériques de cette surface 5. L'épaisseur, la largeur et la longueur des pistes conductrices imprimées du réseau 6, tout comme l'épaisseur des diverses couches diélectriques de ce réseau, peuvent être facilement déterminées pour réaliser une adaptation des impédances de lignes et donc pour fonctionner à fréquence élevée.
Enfin, l'intervalle entre composants peut être quelconque, donc faible, ce qui permet une plus grande densité de ceux-ci.
Claims (5)
1. Système de composants électriques (2, 3), d'un réseau (6) d'interconnexion des composants et d'une embase (1), caractérisé par le fait que l'embase (1) a une bonne conductivité thermique et les composants (2, 3) sont montés directement sur l'embase (1), entre celle-ci (1) et le réseau (6).
2. Système selon la revendication 1, dans lequel le réseau d'interconnexion (6) est réalisé à partir d'un matériau souple.
3. Système selon l'une des revendications 1 et 2, dans lequel le réseau d'interconnexion (6) est un réseau multicouche.
4. Système selon l'une des revendications 1 à 3, dans lequel les composants (2, 3) sont raccordés au réseau (6) par leurs faces actives (5) et des plots (7) disposés sur la face (9) du réseau tournée vers 1'embase (1).
5. Système selon la revendication 4, dans lequel des orifices (10) de passage, de l'extérieur vers l'intérieur, de moyens de raccordement des plots (7) aux composants (2, 3) sont ménagés dans le réseau (6).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9102016A FR2673043B1 (fr) | 1991-02-20 | 1991-02-20 | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9102016A FR2673043B1 (fr) | 1991-02-20 | 1991-02-20 | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2673043A1 true FR2673043A1 (fr) | 1992-08-21 |
FR2673043B1 FR2673043B1 (fr) | 1997-07-04 |
Family
ID=9409914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9102016A Expired - Fee Related FR2673043B1 (fr) | 1991-02-20 | 1991-02-20 | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2673043B1 (fr) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0703615A1 (fr) * | 1994-05-31 | 1996-03-27 | Nec Corporation | Support de bande pour augmenter le nombre des broches de connexion entre le support de bande et le substrat |
EP0734065A2 (fr) * | 1995-03-24 | 1996-09-25 | Shinko Electric Industries Co. Ltd. | Dispositif semi-conducteur ayant une dimension de puce |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6419737A (en) * | 1987-07-15 | 1989-01-23 | Hitachi Ltd | Multilayer interconnection tape carrier |
JPH036035A (ja) * | 1989-06-02 | 1991-01-11 | Toshiba Corp | 半導体装置 |
JPH0311646A (ja) * | 1989-06-08 | 1991-01-18 | Shinko Electric Ind Co Ltd | フィルムキャリア |
-
1991
- 1991-02-20 FR FR9102016A patent/FR2673043B1/fr not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6419737A (en) * | 1987-07-15 | 1989-01-23 | Hitachi Ltd | Multilayer interconnection tape carrier |
JPH036035A (ja) * | 1989-06-02 | 1991-01-11 | Toshiba Corp | 半導体装置 |
JPH0311646A (ja) * | 1989-06-08 | 1991-01-18 | Shinko Electric Ind Co Ltd | フィルムキャリア |
Non-Patent Citations (7)
Title |
---|
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 25, no. 4, Septembre 1982, NEW YORK US pages 1954 - 1956; J. EDWARDS: 'CHIP ATTACHMENT TO TAPE AND CABLE' * |
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 31, no. 1, Juin 1988, NEW YORK US pages 108 - 110; 'VLSI PACKAGING' * |
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 31, no. 3, Août 1988, NEW YORK US pages 451 - 452; 'LOW-COST, HIGH-POWER, MULTI-CHIP MODULE DESIGN' * |
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 31, no. 8, Janvier 1989, NEW YORK US pages 135 - 138; 'THIN FILM MODULE' * |
PATENT ABSTRACTS OF JAPAN vol. 013, no. 198 (E-756)11 Mai 1989 & JP-A-01 019 737 ( HITACHI LTD. ) 23 Janvier 1989 * |
PATENT ABSTRACTS OF JAPAN vol. 015, no. 114 (E-104)19 Mars 1991 & JP-A-03 006 035 ( TOSHIBA CORP. ) 11 Janvier 1991 * |
PATENT ABSTRACTS OF JAPAN vol. 015, no. 125 (E-105)27 Mars 1991 & JP-A-03 011 646 ( SHINKO ELECTRIC IND CO LTD ) 18 Janvier 1991 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0703615A1 (fr) * | 1994-05-31 | 1996-03-27 | Nec Corporation | Support de bande pour augmenter le nombre des broches de connexion entre le support de bande et le substrat |
US5731630A (en) * | 1994-05-31 | 1998-03-24 | Nec Corporation | Tape carrier for increasing the number of terminals between the tape carrier and a substrate |
EP0734065A2 (fr) * | 1995-03-24 | 1996-09-25 | Shinko Electric Industries Co. Ltd. | Dispositif semi-conducteur ayant une dimension de puce |
EP0734065A3 (fr) * | 1995-03-24 | 1997-03-05 | Shinko Electric Ind Co | Dispositif semi-conducteur ayant une dimension de puce |
US5677576A (en) * | 1995-03-24 | 1997-10-14 | Shinko Electric Industries Co., Ltd. | Chip sized semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
FR2673043B1 (fr) | 1997-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2813440A1 (fr) | Dispositif a semiconducteur pour la commande d'energie electrique | |
FR2765067A1 (fr) | Module d'electronique de puissance et un dispositif d'electronique de puissance pourvu de tels modules | |
US5602720A (en) | Mounting structure for semiconductor device having low thermal resistance | |
EP1005083B1 (fr) | Composant électronique de puissance comportant des moyens de refroidissement | |
CA2352513A1 (fr) | Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu | |
FR2720190A1 (fr) | Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu. | |
FR2937795A1 (fr) | Dispositif electronique a matrice de diodes electroluminescentes de forte puissance comprenant des moyens de refroidissement ameliores | |
JP2004014599A (ja) | 半導体装置およびその製造方法 | |
JPH11121668A (ja) | 液冷平形半導体装置 | |
FR2673043A1 (fr) | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. | |
EP0124428A1 (fr) | Support allégé pour composants électroniques | |
EP1271646B1 (fr) | Module électronique de puissance et composant de puissance destiné à équiper un tel module | |
EP0446125B1 (fr) | Composant semi-conducteur de puissance | |
EP0734066B1 (fr) | Module électronique de puissance | |
EP0920789B1 (fr) | Procede de fabrication d'un dispositif de dissipation de l'energie thermique produite par des composants electroniques implantes sur une carte a circuits imprimes, et dispositif ainsi obtenu | |
JP2002164484A (ja) | パワー回路 | |
FR2790905A1 (fr) | Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant | |
FR2786658A1 (fr) | Structure composite pour composant electronique de puissance procede de fabrication de cette structure et composant electronique de puissance pourvu d'une telle structure | |
EP0101335A1 (fr) | Microboîtier d'encapsulation de circuits intégrés logiques fonctionnant en très haute fréquence | |
FR2571921A1 (fr) | Dissipateur de chaleur pour composants electroniques avec substrat en ceramique | |
FR2737608A1 (fr) | Dispositif electronique de puissance pourvu de moyens ameliores d'evacuation de la chaleur | |
JP4055276B2 (ja) | 半導体用パッケージ及び該パッケージを用いた半導体モジュール | |
EP4062447B1 (fr) | Cadre metallique conducteur pour module électronique de puissance et procede de fabrication associe | |
EP0840373A1 (fr) | Procèdè de liaison d'un substrat de diamant à au moins un substrat métallique | |
FR2523397A1 (fr) | Procede de montage de composants electroniques sur un support et produit realisable par le procede |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |