JP4055276B2 - 半導体用パッケージ及び該パッケージを用いた半導体モジュール - Google Patents
半導体用パッケージ及び該パッケージを用いた半導体モジュール Download PDFInfo
- Publication number
- JP4055276B2 JP4055276B2 JP35731098A JP35731098A JP4055276B2 JP 4055276 B2 JP4055276 B2 JP 4055276B2 JP 35731098 A JP35731098 A JP 35731098A JP 35731098 A JP35731098 A JP 35731098A JP 4055276 B2 JP4055276 B2 JP 4055276B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- synthetic diamond
- phase synthetic
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体用パッケージに関するものであり、より詳しくは、大出力トランジスタ、あるいはマイクロ波モノリシックIC(MMIC)等の大出力で、高放熱の半導体素子を搭載するための放熱特性に優れた半導体用パッケージに関し、またこの半導体用パッケージに半導体素子を搭載した半導体モジュールに関する。
【0002】
【従来の技術】
半導体素子の大出力化、動作周波数の向上に伴い、これらの素子の発生する熱量が増大してきている。更には、電子機器の小型化、軽量化への市場の要求は大きく、半導体素子の実装密度は増加の一途をたどっている。このような半導体素子の発熱量の増大、及び実装密度の増大に伴って、これらの半導体素子を実装するモジュールに要求される放熱特性も一層厳しさを増している。
【0003】
このように高い放熱性が要求される半導体モジュールでは、ヒートシンクとして熱伝導性の高い材料で構成された基板を用い、この基板に半導体素子を搭載することにより、効率的に熱を拡散させて半導体素子の過熱を防いでいる(米国特許第4788627号、特開平7−99268号参照)。尚、この基板は金属部材に接合され、必要に応じて気密封止して使用される。
【0004】
このような従来の典型的な半導体モジュールを図3及び図4に示す。図3はその半導体用パッケージの斜視図であり、図4の(a)は図3の半導体用パッケージの断面図、及び図4の(b)はその平面図である。金属部材11の上に取り付けられた基板12に半導体素子搭載部15が設けられ、半導体素子搭載部15の周囲には下層の金属部材11と接続されたビアホール14が設けてある。更に、基板12の両端近くには、メタライズ層16を介してリードフレーム13が取り付けられている。
【0005】
また、従来の半導体モジュールにおいて、特に大出力トランジスタやMMIC等の発熱量の大きな高出力半導体素子を搭載する場合には、半導体素子を搭載する基板として熱伝導性が優れ且つ誘電特性にも秀でた酸化ベリリウム(BeO)が広く使用されてきた。
【0006】
【発明が解決しようとする課題】
このような、熱伝導性の優れたBeOを基板として用いた半導体モジュールにおいても、上記した半導体素子の発熱量の増大及び実装密度の増大が続く現状では、その放熱特性が不十分となっている。BeO基板の厚みを薄くして熱抵抗を低減させる試みもなされているが、BeO自体が加工性が悪い上に毒性を有しているため、事実上その薄肉化は限界に達している。
【0007】
一方、ダイヤモンドは物質中で最も熱伝導率が高く、上記のような半導体モジュールの熱抵抗を下げるには究極の材料といえる。また、ダイヤモンドの誘電特性も、従来から基板として使用されてきたBeO、アルミナ、AlN等と比較して遜色無い(特開平4−343232号公報参照)。しかし、半導体モジュールに適用するには低コストで製造できることが重要であるが、ダイヤモンドは価格が高すぎるという問題があった。
【0008】
しかも、ダイヤモンドは熱膨張率が半導体素子に比べて小さいため、その基板上にロウ付けにより半導体素子を搭載する際に、半導体素子が割れてしまうという欠点があった。また、MMICを搭載するとき、アースを低インダクタンスに取るためビアホールを基板に設けるが、ダイヤモンドは加工が難しいため加工コストが大幅に上昇するという問題もあった。更に、ダイヤモンドに直接リードフレームを取り付けると、リードフレームとダイヤモンドの接着強度が小さいために、リードフレームが剥離しやすいという問題もあった。
【0009】
本発明は、このような従来の事情に鑑み、毒性が無く製造上安全であり、ヒートシンクとして放熱性に優れると同時に、半導体素子搭載時における半導体素子の割れを防止することのできる、安価な半導体用パッケージ及びこれを用いた半導体モジュールを実現することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明が提供する半導体用パッケージは、半導体素子を搭載する気相合成ダイヤモンド基板と、該気相合成ダイヤモンド基板の半導体素子を搭載する面と反対側の面で該気相合成ダイヤモンド基板に接合した高熱伝導性の金属部材とを備え、該金属部材が気相合成ダイヤモンド基板の周囲に該気相合成ダイヤモンド基板の表面に達する盛り上がり部を有することを特徴とするものである。
【0011】
また、本発明が提供する他の半導体用パッケージは、半導体素子を搭載する熱伝導率100W/m・K以上の基材と、該基材の半導体素子を搭載する側の面の一部又は全部に形成した気相合成ダイヤモンド層と、前記基材の半導体素子を搭載する面と反対側の面で該基材に接合した高熱伝導性の金属部材とを備え、該金属部材が前記気相合成ダイヤモンド層を有する基材の周囲に該気相合成ダイヤモンド層の表面に達する盛り上がり部を有することを特徴とする。この場合、前記基材はSi、AlN、SiC、CuW合金、CuMo合金、CuWMo合金から選ばれた少なくとも1種からなることが好ましい。
【0012】
上記のいずれの半導体用パッケージにおいても、パッケージのリードフレーム接合箇所に、アルミナ又はアルミナを主成分とするセラミックス部材を配置することができる。また、前記気相合成ダイヤモンド基板又は前記気相合成ダイヤモンド層の半導体素子搭載面には、比誘電率5以下の絶縁層と金属配線層とからなる多層配線層を形成することができる。
【0013】
更に、本発明が提供する半導体モジュールは、上記した半導体用パッケージにおいて、前記気相合成ダイヤモンド基板の半導体素子搭載面上に、又は前記基材表面に形成した気相合成ダイヤモンド層の半導体素子搭載面上に、高出力半導体素子を搭載したものである。
【0014】
【発明の実施の形態】
本発明では、半導体素子を搭載する基板として、気相合成によって形成したダイヤモンド自立板からなる気相合成ダイヤモンド基板、若しくは表面に気相合成ダイヤモンド層を形成した熱伝導率100W/m・K以上の基材を用いる。気相合成ダイヤモンドは近年特に開発が進んでおり、天然ダイヤモンドや高圧合成ダイヤモンドに比べて大面積に合成できるので、半導体モジュールやパッケージの価格の低減を図ることができる。また、この気相合成ダイヤモンド基板か、又は気相合成ダイヤモンド層を形成した基材を高熱伝導性の金属部材に接合することにより、半導体用パッケージの熱抵抗を低下させることが可能となる。かかる高熱伝導性の金属部材としては、例えばCu、Mo、CuW合金、CuMo合金、CuWMo合金が好ましく、これらのクラッド材を用いることもできる。
【0015】
本発明の半導体用パッケージにおいては、上記金属部材が、気相合成ダイヤモンド基板又は気相合成ダイヤモンド層を形成した基材の周囲に、該気相合成ダイヤモンド基板又は該気相合成ダイヤモンド層の表面に達する盛り上がり部を有することが好ましい。この盛り上がり部の内側のみに気相合成ダイヤモンド基板又は気相合成ダイヤモンド層を形成した基材を収納して金属部材に接合することにより、気相合成ダイヤモンドからなる部分及びパッケージの小型化と低価格化を図ることができる。しかも、この盛り上がり部によってマイクロ波やミリ波の漏洩を防止することができるうえ、盛り上がり部をビアホールの代わりに利用することで、搭載する半導体素子にアース電位を供給することが可能となり、高性能なパッケージを得ることができる。
【0016】
本発明においては、半導体素子を搭載する基板として、前記のごとく、気相合成により形成されたダイヤモンド自立板からなる気相合成ダイヤモンド基板を用いることができる。その場合、厚さが薄すぎるとダイヤモンドの高放熱性が十分発揮できず、逆に厚すぎると合成コストの上昇につながるので、気相合成ダイヤモンド基板の厚さは50〜700μmが好ましく、100〜500μmの範囲がより好ましい。
【0017】
また、本発明の別の形態として、半導体素子を搭載する基板は、熱伝導率が100W/m・K以上である基材と、この基材の表面の一部又は全部に設けた気相合成ダイヤモンド層とから構成することもできる。熱伝導率が100W/m・K以上の基材としては、Si、AlN、SiC、CuW合金、CuMo合金、CuWMo合金の少なくとも1種であることが好ましい。また、この基材の厚さは200〜700μmの範囲が好ましい。この基材上に形成する気相合成ダイヤモンド層の厚さは、5〜200μmが好ましく、10〜100μmの範囲が更に好ましい。
【0018】
この場合には、基材上の気相合成ダイヤモンド層の厚さを薄くすることができるので、より一層低価格のパッケージが得られる。同時に、基材上の気相合成ダイヤモンド層が薄いので、半導体素子搭載面の実効的な熱膨張率はダイヤモンド自立板からなる気相合成ダイヤモンド基板の場合に比べて大きくなり、半導体素子の熱膨張率に近づく。従って、半導体素子の内部に発生する熱応力を緩和することができ、半導体素子の搭載時における割れを一層効果的に防止することができる。
【0019】
また、基材上に気相合成ダイヤモンド層を配置することによって、半導体素子から発生する熱を更に効率よく放散することができる。即ち、半導体素子で発生した熱は、まず高熱伝導率の気相合成ダイヤモンド層中を横方向に拡散し、その後気相合成ダイヤモンド層の全面から下層の高熱伝導率の基材に向かって広がっていくため、気相合成ダイヤモンド層の厚さが薄くても、熱拡散性に優れたパッケージを得ることができる。気相合成ダイヤモンド層中での横方向の良好な熱拡散を得るため、気相合成ダイヤモンド層の熱伝導率は1000W/m・K以上であることが好ましい。
【0020】
本発明の半導体用パッケージでは、前記の気相合成ダイヤモンド基板の半導体素子搭載部、又は前記基材上の気相合成ダイヤモンド層の半導体素子搭載部に、メタライズ層を形成して、このメタライズ層上に半導体素子をロウ材により接合する。メタライズ層は、Au、Mo、Ni、Pt、Pd、Ti、Cu、Alから選ばれた少なくとも1種の金属又は合金、若しくはそれらの積層体が好ましい。また、使用するロウ材としては、Au、Si、Ge、Sn、Pb、In、Ag、Tiから選ばれた少なくとも1種類の金属又は合金が好ましい。これらメタライズ層及びロウ付け層の厚みは、合計で0.1〜50μmの範囲とすることが好ましい。
【0021】
半導体用パッケージのリードフレーム接続箇所には、アルミナ又はアルミナを主成分とするセラミックス部材が配置されていることが好ましい。例えば、金属部材の盛り上がり部の内側に気相合成ダイヤモンド基板又は気相合成ダイヤモンド層を有する基材を接合し、盛り上がり部の外側にセラミック部材を接合して、このセラミック部材上にメタライズ層を介してリードフレームを接続することができる。このように、半導体素子を搭載する基板とは別に、リードフレーム接続用のセラミック部材を金属部材に接合することによって、コストの低減を図ると共に、リードフレームを容易に且つ高い接着強度で取り付けることができる。
【0022】
また、本発明の半導体用パッケージでは、その気相合成ダイヤモンド基板又は基材上の気相合成ダイヤモンド層の半導体素子搭載面に、比誘電率が5以下の絶縁層と金属配線層とからなる多層配線層を形成することによって、更に半導体素子の搭載密度を高めることができる。その結果、半導体モジュールの使用周波数の増大、並びにパッケージ及びモジュールの小型化に資することができる。
【0023】
更に、本発明における半導体用パッケージを使用することにより、その気相合成ダイヤモンド基板上又は気相合成ダイヤモンド層上に、高出力半導体素子を搭載して、低価格で放熱性に優れた半導体モジュールを構成することができる。搭載する半導体素子としては、GaAsあるいはSiを主成分とする高出力半導体素子、中でも大出力トランジスタやMMlCが好適である。また、高出力半導体素子は、その発熱領域と反対側の面を気相合成ダイヤモンド基板側又は基材上の気相合成ダイヤモンド層側に接合することが好ましい。
【0024】
このように半導体素子を搭載する基板を気相合成ダイヤモンドで作製することによって、気相合成ダイヤモンド基板をヒートシンクとするか、若しくは基材及びその上に形成した気相合成ダイヤモンド層をヒートシンクとする、放熱性に優れ且つ熱抵抗の小さい半導体用パッケージが得られる。この半導体用パッケージに半導体素子を搭載した半導体モジュールでは、これまでにない大出力のマイクロ波増幅用トランジスタあるいはMMICが安定に動作する。
【0025】
【実施例】
参考例1
図1に示す半導体用パッケージを作製した。この半導体用パッケージは、間隔を隔てて平行に設けられた2つの盛り上がり部26を有する金属部材21を備え、2つの盛り上がり部26に囲まれた部位(サブマウント部)には、気相合成により形成されたダイヤモンド自立板からなる気相合成ダイヤモンド基板22が接合されている。また、盛り上がり部22の外側には、枠状のアルミナからなるセラミック部材27が接合してある。気相合成ダイヤモンド基板22の表面には半導体素子搭載部25を有し、セラミック部材27の表面にはメタライズそう28を介してリードフレーム23が取り付けてある。
【0026】
この半導体用パッケージは、以下のごとく製造した。即ち、CuW合金からなる金属部材21に、サブマウント部を囲むように高さHだけ盛り上げて、平行な2つの盛り上がり部26を形成した。この盛り上がり部26の外側に嵌め込むことができるように、アルミナからなる厚さHの枠状のセラミック部材27を形成し、その表面のリードフレーム23の接合箇所にメタライズ層28を設け、裏面にもメタライズ層(図示せず)を形成した。このセラミック部材27の裏面を金属部材21に、及び表面のメタライズ層28にリードフレーム23を、それぞれ銀ロウにてロウ付け接合した。
【0027】
気相合成ダイヤモンド基板22となるダイヤモンド自立板は、熱フィラメントCVD法により下記表1の条件でSi基板上にダイヤモンドを気相合成し、その成長表面を研磨し、更にSi基板を酸によって溶解除去して作製した。得られたダイヤモンド自立板の熱伝導率をレーザーフラッシュ法によって測定したところ、1050〜1150W/m・Kの範囲内であった。
【0028】
【表1】
原料ガス 1.2%メタン−水素
流 量 500sccm
圧 力 80Torr
基板温度 800℃
フィラメント タングステン
フィラメント温度 2200℃
【0029】
このダイヤモンド自立板を、レーザー加工により前記金属部材21の盛り上がり部26に囲まれたサブマウント部に収納可能な直方体に切り出し、気相合成ダイヤモンド基板22とした。この気相合成ダイヤモンド基板22の表面の半導体素子搭載部25に、下から順にTi、Pt、Auを積層して、1μmAu/0.1μmPt/0.05μmチタンの積層体からなるメタライズ層を形成した。このダイヤモンド自立板22の裏面を、AuGeロウ付けにより金属部材21の盛り上がり部26に囲まれたサブマウント部に接合した。
【0030】
かくして得られた半導体用パッケージの寸法は、気相合成ダイヤモンド基板22が縦3mm×横7mm×厚さ0.3mm、金属部材21の厚さが1.5mm、その盛り上がり部26の高さHが0.45mmである。この半導体用パッケージを用い、その気相合成ダイヤモンド基板22の表面の半導体素子搭載部25にMMICチップ(発熱量60W)を搭載して、半導体モジュールを構成した。この半導体モジュールを駆動したところ、放熱性が非常に高く且つチップに対するアース電位の供給もインダクタンスを小さくできるため、MMICチップは高効率に安定して長時間動作することができた。
【0031】
一方、上記ダイヤモンド自立板からなる気相合成ダイヤモンド基板22の代わりに、従来のAlN基板又はBeO基板をサブマウント部に搭載した半導体用パッケージを作製し、上記と同様にMMICチップを搭載して使用したところ、チップの発熱量が10Wを越えると温度上昇により誤動作が頻発し、ついにはMMICチップが破損した。
【0032】
実施例1
上記参考例1のダイヤモンド自立板からなる気相合成ダイヤモンド基板22に代えて、図2に示すように、表面に気相合成ダイヤモンド層24bを設けた基材24aを使用して、同様に半導体用パッケージを作製した。尚、気相合成ダイヤモンド層24bの形成は以下の通り行ったが、その他の製法及びパッケージの寸法は上記参考例1と同様とした。
【0033】
即ち、気相合成ダイヤモンド層24bの形成については、基材24aとして、Si、AlN、CuW合金、SiC、Si3N4をそれぞれ用意し、その一表面をダイヤモンドパウダーを使用して傷つけ処理を行った後、熱フィラメントCVD法により下記表2の条件で基材24aの全表面にダイヤモンドを成長させた。
【0034】
【表2】
原料ガス 0.8%メタン−水素
流 量 400sccm
圧 力 90Torr
基板温度 770℃
フィラメント タングステン
フィラメント温度 2250℃
【0035】
各基材24aの表面に、高い接着強度の気相合成ダイヤモンド層24bが形成された。基材24aの厚さは全て0.28mmであり、各気相合成ダイヤモンド層24bは研磨後の厚さが20μmとなるようにした。また、得られた各気相合成ダイヤモンド層24bの熱伝導率をレーザーフラッシュ法によって測定したところ、いずれも1150〜1250W/m・Kの範囲内であった。
【0036】
各気相合成ダイヤモンド層24bを研磨した後、全体を直方体にレーザー切断し、その表面に実施例1と同様にメタライズ層を施し、更に実施例1と同様に金属部材21の盛り上がり部26で囲まれたサブマウント部に接合して、半導体用パッケージとした。
【0037】
得られた各半導体用パッケージについて、気相合成ダイヤモンド層24bの表面の半導体素子搭載部25にMMICチップ(発熱量60W)を搭載して、半導体モジュールを構成した。これらの各半導体モジュールを駆動したところ、実施例1と同様にMMICチップは高効率で安定して長時間動作することができた。ただし、基材24aがSi3N4の場合のみ、動作開始後数分でMMICチップが加熱して破損した。これは、Si3N4焼結体の熱伝導率が20〜50W/m・Kと小さいためであると考えられる。
【0038】
【発明の効果】
本発明によれば、半導体素子を搭載する基板として、気相合成ダイヤモンド基板か又は気相合成によりダイヤモンド層を形成した高熱伝導率の基材を用いることにより、有毒なBeOを用いないので製造上安全であり、放熱性に優れ且つ熱抵抗が小さく、搭載時の半導体素子の割れを防止することができる半導体用パッケージが得られる。
【0039】
特に、高熱伝導率の基材上に薄い気相合成ダイヤモンド層を設けた基板を用いた場合には、表面の見掛けの熱膨張係数を大きくすることができるので、その上に搭載する半導体素子の破損をより確実に防ぐことができる。
【0040】
更に、金属部材に盛り上がり部を設けることによって、アース電位を低インダクタンスで供給でき、且つマイクロ波やミリ波の漏洩のない半導体モジュールが得られるので、MMIC等の大出力で高放熱の半導体素子であっても安定して動作させることが可能である。
【図面の簡単な説明】
【図1】本発明の半導体用パッケージの一具体例を示す概略の図面であり、その(a)は(b)のA−A線に沿った断面図、及び(b)は平面図である。
【図2】本発明の半導体用パッケージの他の具体例を示す概略の図面であり、(a)は(b)のB−B線に沿った断面図、及び(b)は平面図である。
【図3】従来の半導体用パッケージの具体例を示す概略の斜視図である。
【図4】従来の半導体用パッケージの具体例を示す概略の図面であり、(a)は(b)のC−C線に沿った断面図、及び(b)は平面図である。
【符号の説明】
11、21 金属部材
12 基板
13、23 リードフレーム
14 ビアホール
15 半導体素子
16、28 メタライズ層
22 気相合成ダイヤモンド基板
24a 基材
24b 気相合成ダイヤモンド層
25 半導体素子搭載部
26 盛り上がり部
27 セラミック部材
Claims (3)
- 半導体素子を搭載する、Si、AlN、SiC、CuW合金、CuMo合金、CuWMo合金から選ばれた少なくとも1種からなる基材と、該基材の半導体素子を搭載する側の面の一部又は全部に形成した厚さ5〜200μmである気相合成ダイヤモンド層と、前記基材の半導体素子を搭載する面と反対側の面で該基材に接合した高熱伝導性の金属部材とを備え、該金属部材が前記気相合成ダイヤモンド層を有する基材の周囲に該気相合成ダイヤモンド層の表面に達する盛り上がり部を有し、パッケージのリードフレーム接合箇所に、アルミナ又はアルミナを主成分とするセラミックス部材が配置されていることを特徴とする半導体用パッケージ。
- 前記気相合成ダイヤモンド層の半導体素子搭載面に、比誘電率5以下の絶縁層と金属配線層とからなる多層配線層が形成されていることを特徴とする、請求項1に記載の半導体用パッケージ。
- 請求項1又は2に記載の半導体用パッケージにおいて、前記気相合成ダイヤモンド層の半導体素子搭載面上に、高出力半導体素子を搭載したことを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35731098A JP4055276B2 (ja) | 1998-01-16 | 1998-12-16 | 半導体用パッケージ及び該パッケージを用いた半導体モジュール |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-6238 | 1998-01-16 | ||
JP623898 | 1998-01-16 | ||
JP8423398 | 1998-03-30 | ||
JP10-84233 | 1998-03-30 | ||
JP35731098A JP4055276B2 (ja) | 1998-01-16 | 1998-12-16 | 半導体用パッケージ及び該パッケージを用いた半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11345922A JPH11345922A (ja) | 1999-12-14 |
JP4055276B2 true JP4055276B2 (ja) | 2008-03-05 |
Family
ID=27277075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35731098A Expired - Fee Related JP4055276B2 (ja) | 1998-01-16 | 1998-12-16 | 半導体用パッケージ及び該パッケージを用いた半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4055276B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244357A (ja) | 2000-03-02 | 2001-09-07 | Sumitomo Electric Ind Ltd | パッケージ及びその製造方法 |
JP3910383B2 (ja) * | 2001-07-17 | 2007-04-25 | 株式会社日立製作所 | パワーモジュールおよびインバータ |
JP5466578B2 (ja) * | 2010-05-27 | 2014-04-09 | 株式会社神戸製鋼所 | ダイヤモンド・アルミニウム接合体及びその製造方法 |
-
1998
- 1998-12-16 JP JP35731098A patent/JP4055276B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11345922A (ja) | 1999-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6316826B1 (en) | Semiconductor mounting package | |
US5299214A (en) | Heat radiating component and semiconductor device provided with the same | |
US6335863B1 (en) | Package for semiconductors, and semiconductor module that employs the package | |
JP5223677B2 (ja) | 半導体装置 | |
JP7105981B2 (ja) | モノリシックマイクロ波集積回路(mmic)冷却構造 | |
JP2001291925A (ja) | 高出力ダイオードレーザバー用の実装基板およびヒートシンク | |
JP3338495B2 (ja) | 半導体モジュール | |
WO2004015756A1 (ja) | サブマウントおよび半導体装置 | |
JPH11346031A (ja) | ダイオ―ドレ―ザ―素子及びその製造方法 | |
JP2009176839A (ja) | 半導体素子の放熱構造 | |
JP4055276B2 (ja) | 半導体用パッケージ及び該パッケージを用いた半導体モジュール | |
JP5031136B2 (ja) | 半導体レーザ装置 | |
JP3387221B2 (ja) | 半導体用高熱伝導性セラミックスパッケージ | |
US20040046247A1 (en) | Hermetic semiconductor package | |
JP2003060282A (ja) | サブマウント材 | |
JP3129249B2 (ja) | 光半導体気密封止容器及び光半導体モジュール | |
JP2000138320A (ja) | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 | |
JPS60157284A (ja) | 半導体装置 | |
JP3695706B2 (ja) | 半導体パッケージ | |
JP3047864B2 (ja) | 光半導体気密封止容器及び光半導体モジュール | |
JPH0513843A (ja) | 放熱部品および該放熱部品を備えた半導体レーザー | |
JPH0763080B2 (ja) | 半導体パツケ−ジ構造体 | |
JPH08125076A (ja) | 半導体パッケージ | |
JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
JPH0514514Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051214 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20060531 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
A521 | Written amendment |
Effective date: 20070727 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070816 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071203 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |