JPH0311646A - フィルムキャリア - Google Patents
フィルムキャリアInfo
- Publication number
- JPH0311646A JPH0311646A JP14578889A JP14578889A JPH0311646A JP H0311646 A JPH0311646 A JP H0311646A JP 14578889 A JP14578889 A JP 14578889A JP 14578889 A JP14578889 A JP 14578889A JP H0311646 A JPH0311646 A JP H0311646A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor element
- carrier film
- carrier
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はエリアＴＡＢと称されるＴＡＢ （ＴａｐｅＡ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）用フィルムキャリ
アに関する。
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）用フィルムキャリ
アに関する。
（従来の技術）
エリアＴ Ａ Ｂ （ＡＲＥＡ−ＴＡＢ）は第４図およ
び第５図に示すように、ポリイミド等の耐熱性を有する
キャリアフィルム１２の片面側に外部接続用の回路パタ
ーン１４が形成され、キャリアフィルム１２の他面側に
、スルーホールめっき層１６を介して上記回路パターン
１４に導通する内部回路パターン１８が形成されて、該
内部回路パターン１８上にバンプ２６を介して半導体素
子２０が接続されるようになっている。
び第５図に示すように、ポリイミド等の耐熱性を有する
キャリアフィルム１２の片面側に外部接続用の回路パタ
ーン１４が形成され、キャリアフィルム１２の他面側に
、スルーホールめっき層１６を介して上記回路パターン
１４に導通する内部回路パターン１８が形成されて、該
内部回路パターン１８上にバンプ２６を介して半導体素
子２０が接続されるようになっている。
このようにエリアＴＡＢは、外部接続用の回路パターン
１４に重ねて内部回路パターン１８を形成しうるため、
複雑な回路パターンの設計が自由に行え、特に半導体素
子の接続用電極の位置に合わせて内部回路パターンを設
計することが可能となり、半導体素子の回路配置がＴＡ
Ｂ側の接続ピン位置に制約されることなく行なえるので
、半導体素子の回路配置の自由度が増し、−層の高集積
化が可能となる利点を有している。
１４に重ねて内部回路パターン１８を形成しうるため、
複雑な回路パターンの設計が自由に行え、特に半導体素
子の接続用電極の位置に合わせて内部回路パターンを設
計することが可能となり、半導体素子の回路配置がＴＡ
Ｂ側の接続ピン位置に制約されることなく行なえるので
、半導体素子の回路配置の自由度が増し、−層の高集積
化が可能となる利点を有している。
（発明が解決しようとする課題）
しかしながら従来のエリアＴＡＢには次のような問題点
がある。
がある。
すなわち、キャリアフィルム１２とこれに搭載される半
導体素子２０とでは熱膨張係数に大きな差があるために
、高温で半導体素子２０がキャリアフィルムＩ２の内部
回路パターン１８上に接続されたのち、両者の熱収縮の
差異による応力、および半導体素子２００発熱冷却の際
に、半導体素子２０とキャリアフィルム１２との熱膨張
係数の差によって発生する応力が半導体素子２０と内部
回路パターン１８の接合部であるバンプに集中し、接合
部の剥がれが住じ、接合不良が発生するなど、信頼上大
きな問題点を有していた。
導体素子２０とでは熱膨張係数に大きな差があるために
、高温で半導体素子２０がキャリアフィルムＩ２の内部
回路パターン１８上に接続されたのち、両者の熱収縮の
差異による応力、および半導体素子２００発熱冷却の際
に、半導体素子２０とキャリアフィルム１２との熱膨張
係数の差によって発生する応力が半導体素子２０と内部
回路パターン１８の接合部であるバンプに集中し、接合
部の剥がれが住じ、接合不良が発生するなど、信頼上大
きな問題点を有していた。
そこで本発明は上記問題点を解消すべくなされたもので
あり、その目的とするところは、半導体素子と内部回路
パターンとの接合が確実となり信頬性を高めるこのでき
るＴＡＢ用フィルムキャリアを提供するにある。
あり、その目的とするところは、半導体素子と内部回路
パターンとの接合が確実となり信頬性を高めるこのでき
るＴＡＢ用フィルムキャリアを提供するにある。
（課題を解決するための手段）
上記目的を達成するため、本発明に係るＴＡＢ用フィル
ムキャリアでは、キャリアフィルムの片面側に外部接続
用の回路パターンが形成され、キャリアフィルムの他面
側に前記回路パターンに導通して内部回路パターンが形
成され、該内部回路パターン上にバンプを介して半導体
素子が搭載されるＴＡＢ用フィルムキャリアにおいて、
前記半導体素子が接合される部位の内部回路パターン先
端部が前記キャリアフィルム面に対して離れた状態にあ
ることを特徴とする。
ムキャリアでは、キャリアフィルムの片面側に外部接続
用の回路パターンが形成され、キャリアフィルムの他面
側に前記回路パターンに導通して内部回路パターンが形
成され、該内部回路パターン上にバンプを介して半導体
素子が搭載されるＴＡＢ用フィルムキャリアにおいて、
前記半導体素子が接合される部位の内部回路パターン先
端部が前記キャリアフィルム面に対して離れた状態にあ
ることを特徴とする。
また特に、半導体素子が接合される内部回路パターン部
に対応するキャリアフィルムに透孔を設けておけば好適
である。
に対応するキャリアフィルムに透孔を設けておけば好適
である。
（作用）
本発明によれば、半導体素子と接合される部位の内部回
路パターン先端部がキャリアフィルム面に対して離れた
状態にあるので、半導体素子とキャリアフィルムの熱膨
張係数の差などによる応力が当該部位によって吸収され
、接合部が剥離するという不具合が解消される。
路パターン先端部がキャリアフィルム面に対して離れた
状態にあるので、半導体素子とキャリアフィルムの熱膨
張係数の差などによる応力が当該部位によって吸収され
、接合部が剥離するという不具合が解消される。
また、回路パターン先端部に対応するキャリアフィルム
に透孔を設けておけば、半導体素子と内部回路パターン
先端部の接合状態を外部から確認しうるので、−層信顛
性が高いＴＡＢ用フィルムキャリアが提供される。
に透孔を設けておけば、半導体素子と内部回路パターン
先端部の接合状態を外部から確認しうるので、−層信顛
性が高いＴＡＢ用フィルムキャリアが提供される。
（実施例）
以下では本発明の好適な実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第１図はＴＡＢ用フィルムキャリア１０の部分平面図、
第２図は部分断面図である。
第２図は部分断面図である。
ポリイミド等の耐熱性を有するキャリアフィルム１２の
片面側に外部接続用の回路パターン１４が形成され、キ
ャリアフィルム１２の他面側に、スルーホールめっき皮
膜１６を介して上記回路パターン１′４に導通ずる内部
回路パターン１８が形成されている点は従来と同じであ
る。
片面側に外部接続用の回路パターン１４が形成され、キ
ャリアフィルム１２の他面側に、スルーホールめっき皮
膜１６を介して上記回路パターン１′４に導通ずる内部
回路パターン１８が形成されている点は従来と同じであ
る。
本実施例で特徴とする点は、半導体素子２０が接合され
る部位の内部回路パターン１８の先端部に対応するキャ
リアフィルム１２部分に透孔２２が形成されている点に
ある。したがって内部回路パターン１８の先端部は透孔
２２内に位置し、キャリアフィルム１２とは離れた状態
にある。
る部位の内部回路パターン１８の先端部に対応するキャ
リアフィルム１２部分に透孔２２が形成されている点に
ある。したがって内部回路パターン１８の先端部は透孔
２２内に位置し、キャリアフィルム１２とは離れた状態
にある。
内部回路パターン１８先端部は、半導体素子２０との接
続エリアを広く確保するためにランド２４に形成すると
よい。
続エリアを広く確保するためにランド２４に形成すると
よい。
また内部回路パターン１８先端部は第２図に明確なよう
に、ランド２４がキャリアフィルム１２面からはさらに
外方に離反するように中途において曲折されている。
に、ランド２４がキャリアフィルム１２面からはさらに
外方に離反するように中途において曲折されている。
上記のＴＡＢ用フィルムキャリア１０を形成するには、
まずキャリアフィルム１２に上記の透孔２２およびその
他の必要な透孔などを打ち抜き、しかる後、該キャリア
フィルム上に接着剤により銅箔を接着して所要のエツチ
ング加工を施して回路パターンＩ４、内部回路パターン
１８を形成するか、あるいはキャリアフィルム１２上に
蒸着もしくはスパッタリングにより銅層を形成し、この
銅層をエンチング加工して回路パターン１４、内部回路
パターン１Ｂに形成してのち、上記透孔２２等をキャリ
アフィルム１２をエツチング加工することによって形成
するとよい。なおスルーホールめっき皮膜１６は通常の
ごとく無電解めっき等によって形成する。
まずキャリアフィルム１２に上記の透孔２２およびその
他の必要な透孔などを打ち抜き、しかる後、該キャリア
フィルム上に接着剤により銅箔を接着して所要のエツチ
ング加工を施して回路パターンＩ４、内部回路パターン
１８を形成するか、あるいはキャリアフィルム１２上に
蒸着もしくはスパッタリングにより銅層を形成し、この
銅層をエンチング加工して回路パターン１４、内部回路
パターン１Ｂに形成してのち、上記透孔２２等をキャリ
アフィルム１２をエツチング加工することによって形成
するとよい。なおスルーホールめっき皮膜１６は通常の
ごとく無電解めっき等によって形成する。
上記のように構成されているので、半導体素子２０を半
導体素子２０に形成されているバンプ２６によってラン
ド２４上に接合して搭載することができる。
導体素子２０に形成されているバンプ２６によってラン
ド２４上に接合して搭載することができる。
なおバンプ２６は、第３図に示すように内部回路パター
ン１日先端部のランド２４上にあらかじめ形成しておい
てもよい。
ン１日先端部のランド２４上にあらかじめ形成しておい
てもよい。
上記のように、半導体素子２０と接合される内部回路パ
ターン１８の先端部はキャリアフィルム１２とは離れた
状態にあるので、半導体素子２０とキャリアフィルム１
２の熱膨張係数の差などによって発生する応力は内部回
路パターン１８の先端部によって吸収され、したがって
半導体素子２０と内部回路パターン１８先端部の接合部
への応力集中を緩和でき、該接合部の剥離という不具合
を解消できる。
ターン１８の先端部はキャリアフィルム１２とは離れた
状態にあるので、半導体素子２０とキャリアフィルム１
２の熱膨張係数の差などによって発生する応力は内部回
路パターン１８の先端部によって吸収され、したがって
半導体素子２０と内部回路パターン１８先端部の接合部
への応力集中を緩和でき、該接合部の剥離という不具合
を解消できる。
上記のように内部回路パターン１８の先端部を曲折させ
ることで応力緩衝部分が形成されるので、より応力集中
を回避できるが、曲折せずともキャリアフィルム１２に
対して離れた状態になっていればよい。
ることで応力緩衝部分が形成されるので、より応力集中
を回避できるが、曲折せずともキャリアフィルム１２に
対して離れた状態になっていればよい。
また上記のように内部回路パターン１８の先端部に対応
するキャリアフィルム１２部分に透孔２２が形成されて
いるので、該透孔２２から接合部の接続状態、例えば金
−シリコン共晶合金によるハンプ２６のメニスカス形状
などを確認することができ、半導体素子２０と内部回路
パターン１８の接合の良否を判定でき、−層信転性を高
めることができる。
するキャリアフィルム１２部分に透孔２２が形成されて
いるので、該透孔２２から接合部の接続状態、例えば金
−シリコン共晶合金によるハンプ２６のメニスカス形状
などを確認することができ、半導体素子２０と内部回路
パターン１８の接合の良否を判定でき、−層信転性を高
めることができる。
なお上記においては透孔２２を形成したが、要は本発明
では、内部回路パターン先端部がキャリアフィルム１２
面に対して離れた状態にあればよいので、内部回路パタ
ーン１８先端部が単にキャリアフィルム１２面と接合し
ていない状態に形成してもよいものである。
では、内部回路パターン先端部がキャリアフィルム１２
面に対して離れた状態にあればよいので、内部回路パタ
ーン１８先端部が単にキャリアフィルム１２面と接合し
ていない状態に形成してもよいものである。
このように内部回路パターン１８先端部がキャリアフィ
ルム１２面と接合していない状態に形成するには、キャ
リアフィルム１２上に銅箔を接着する際、当該内部回路
パターン１８先端部に対応する部位のキャリアフィルム
１２上に接着剤を塗布しないようにすることで形成でき
る。
ルム１２面と接合していない状態に形成するには、キャ
リアフィルム１２上に銅箔を接着する際、当該内部回路
パターン１８先端部に対応する部位のキャリアフィルム
１２上に接着剤を塗布しないようにすることで形成でき
る。
以上、本発明につき好適な実施例を挙げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
（発明の効果）
以上のように本発明によれば、半導体素子と接合される
部位の内部回路パターン先端部がキャリアフィルム面に
対して離れた状態にあるので、半導体素子とキャリアフ
ィルムの熱膨張係数の差などによる応力が当該部位によ
って吸収され、接合部が剥離するという不具合が解消さ
れる。
部位の内部回路パターン先端部がキャリアフィルム面に
対して離れた状態にあるので、半導体素子とキャリアフ
ィルムの熱膨張係数の差などによる応力が当該部位によ
って吸収され、接合部が剥離するという不具合が解消さ
れる。
また、回路パターン先端部に対応するキャリアフィルム
に透孔を設けておけば、半導体素子と内部回路パターン
の先端部との接合状態を外部から確認しうるので、−層
信頼性が高いＴＡＢ用フィルムキャリアが提供できる。
に透孔を設けておけば、半導体素子と内部回路パターン
の先端部との接合状態を外部から確認しうるので、−層
信頼性が高いＴＡＢ用フィルムキャリアが提供できる。
第１図は本発明に係るＴＡＢ用フィルムキャリアの一例
を示す部分平面図、第２図はその部分断面図、第３図は
バンプを内部回路パターン側に形成した実施例の部分断
面図を示す。 第４回は従来のＴＡＢ用フィルムキャリアの平面図、第
５図はその部分断面図を示す。 １０・・・ＴＡＢ用フィルムキャリア、１２・・・キャ
リアフィルム、 １４・・・回路パターン、 １８・・・内部回路パターン、 ２０・・・半導体素子、 ２２・・・透孔、２６・・・
バンプ。
を示す部分平面図、第２図はその部分断面図、第３図は
バンプを内部回路パターン側に形成した実施例の部分断
面図を示す。 第４回は従来のＴＡＢ用フィルムキャリアの平面図、第
５図はその部分断面図を示す。 １０・・・ＴＡＢ用フィルムキャリア、１２・・・キャ
リアフィルム、 １４・・・回路パターン、 １８・・・内部回路パターン、 ２０・・・半導体素子、 ２２・・・透孔、２６・・・
バンプ。
Claims (1)
- 【特許請求の範囲】 １、キャリアフィルムの片面側に外部接続用の回路パタ
ーンが形成され、キャリアフィルムの他面側に前記回路
パターンに導通して内部回路パターンが形成され、該内
部回路パターン上にバンプを介して半導体素子が搭載さ
れるＴＡＢ用フィルムキャリアにおいて、 前記半導体素子が接合される部位の内部回 路パターン先端部が前記キャリアフィルム面に対して離
れた状態にあることを特徴とするＴＡＢ用フィルムキャ
リア。 ２、前記半導体素子が接合される部位の内部回路パター
ン先端部に対応するキャリアフィルムに透孔が形成され
ていることを特徴とする請求項１記載のＴＡＢ用フィル
ムキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145788A JP2823242B2 (ja) | 1989-06-08 | 1989-06-08 | フィルムキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145788A JP2823242B2 (ja) | 1989-06-08 | 1989-06-08 | フィルムキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311646A true JPH0311646A (ja) | 1991-01-18 |
| JP2823242B2 JP2823242B2 (ja) | 1998-11-11 |
Family
ID=15393176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145788A Expired - Lifetime JP2823242B2 (ja) | 1989-06-08 | 1989-06-08 | フィルムキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823242B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673043A1 (fr) * | 1991-02-20 | 1992-08-21 | Telecommunications Sa | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
| JPH0521538A (ja) * | 1991-07-17 | 1993-01-29 | Hitachi Cable Ltd | フイルムキヤリア装置 |
| JPH06310573A (ja) * | 1993-04-23 | 1994-11-04 | Rohm Co Ltd | Ｔａｂ用キャリヤテープおよびこれを用いたテープキャリヤパッケージ |
| JPH07321157A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | フレキシブルフィルム及びこれを有する半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626448A (en) * | 1979-08-13 | 1981-03-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS60154536A (ja) * | 1984-01-24 | 1985-08-14 | Toshiba Corp | 集積回路素子の配線方法 |
| JPS62112144U (ja) * | 1985-12-28 | 1987-07-17 | ||
| JPS63167733U (ja) * | 1987-04-20 | 1988-11-01 |
-
1989
- 1989-06-08 JP JP1145788A patent/JP2823242B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626448A (en) * | 1979-08-13 | 1981-03-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS60154536A (ja) * | 1984-01-24 | 1985-08-14 | Toshiba Corp | 集積回路素子の配線方法 |
| JPS62112144U (ja) * | 1985-12-28 | 1987-07-17 | ||
| JPS63167733U (ja) * | 1987-04-20 | 1988-11-01 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673043A1 (fr) * | 1991-02-20 | 1992-08-21 | Telecommunications Sa | Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase. |
| JPH0521538A (ja) * | 1991-07-17 | 1993-01-29 | Hitachi Cable Ltd | フイルムキヤリア装置 |
| JPH06310573A (ja) * | 1993-04-23 | 1994-11-04 | Rohm Co Ltd | Ｔａｂ用キャリヤテープおよびこれを用いたテープキャリヤパッケージ |
| JPH07321157A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | フレキシブルフィルム及びこれを有する半導体装置 |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2823242B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000091818A (ja) | フィルム型伝送線路の製造方法および該線路の接続方法 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JPH0311646A (ja) | フィルムキャリア | |
| JP2001298046A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001217513A (ja) | 回路基板 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH05129515A (ja) | 半導体装置 | |
| KR20060128655A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000299505A (ja) | 超伝導集積回路のフリップチップ接続方法 | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JPS62249435A (ja) | 半導体装置 | |
| US6500528B1 (en) | Enhancements in sheet processing and lead formation | |
| JPS60140737A (ja) | 半導体装置の製造方法 | |
| JPH11224886A (ja) | 半導体素子の実装構造 | |
| JPH01205543A (ja) | フリップチップ接合用ｌｓｉ素子チップ | |
| JP2005123223A (ja) | 配線板及び半導体装置、ならびに配線板の製造方法 | |
| JPS60219741A (ja) | 半導体装置の製造方法 | |
| JPH02252250A (ja) | 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 | |
| JPH04213832A (ja) | 半田バンプ電極を有する半導体素子 | |
| JPH046843A (ja) | 半導体装置実装基板の電極構造 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 |