JPS60154536A - 集積回路素子の配線方法 - Google Patents
集積回路素子の配線方法Info
- Publication number
- JPS60154536A JPS60154536A JP59010635A JP1063584A JPS60154536A JP S60154536 A JPS60154536 A JP S60154536A JP 59010635 A JP59010635 A JP 59010635A JP 1063584 A JP1063584 A JP 1063584A JP S60154536 A JPS60154536 A JP S60154536A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- conductor
- circuit element
- bumps
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、集積回路素子に対して外部の導体パターン
を配線する方法に係り、特に高さ方向の占有スペースが
小さい配線方法に関する。
を配線する方法に係り、特に高さ方向の占有スペースが
小さい配線方法に関する。
［発明の技術的背景とその問題点］
モノリシック集積回路素子を基板上等に実装する場合に
、集積回路素子に対して外部の導体パターンを配線する
方法として従来、ワイヤボンディングが一般的に用いら
れている。ところが、ワイヤボンディングではワイヤの
高さ方向（占めるス程度あるため、素子とワイヤを含め
た全体の高さは素子の厚さの約２倍となる。この高さ方
向の占有スペースは一般には問題とならないが、特に薄
型であることを要求されるようなデバイス、例えば集積
回路素子をカード状の基体に組込んで従来の磁気カード
を発展させたような情報処理・記憶機能を持たせたＩＣ
カードあるいはメモリカードと称されるものでは、全体
形状を薄くする上で大きな障害となる。
、集積回路素子に対して外部の導体パターンを配線する
方法として従来、ワイヤボンディングが一般的に用いら
れている。ところが、ワイヤボンディングではワイヤの
高さ方向（占めるス程度あるため、素子とワイヤを含め
た全体の高さは素子の厚さの約２倍となる。この高さ方
向の占有スペースは一般には問題とならないが、特に薄
型であることを要求されるようなデバイス、例えば集積
回路素子をカード状の基体に組込んで従来の磁気カード
を発展させたような情報処理・記憶機能を持たせたＩＣ
カードあるいはメモリカードと称されるものでは、全体
形状を薄くする上で大きな障害となる。
一方、集積回路素子上に導体バンプを形成し、これに導
体パターン（リード）を接続する方法も知られている。
体パターン（リード）を接続する方法も知られている。
ここで、導体バンプはアルミパッド上に金をメッキによ
り１０〜３０μｍ被着したもので、これに金メッキされ
たリードを熱圧着するか、またはＳｎメッキされたリー
ドを圧接し共晶により接着することによって配線がなさ
れる。この方法は集積回路素子上に導体バンプを形成す
る工程が通常のアルミパッド形成工程に追加された工程
となるため、素子の価格上昇をもたらすという欠点があ
り、あまり用いられていない。すなわち、このような導
体バンプを備えた集積回路素子は一般に高価であり、ま
た品種も少ないので、既存の任意の素子を入手して前述
のようなＩＣカード等を安価に製作することは困難であ
った。
り１０〜３０μｍ被着したもので、これに金メッキされ
たリードを熱圧着するか、またはＳｎメッキされたリー
ドを圧接し共晶により接着することによって配線がなさ
れる。この方法は集積回路素子上に導体バンプを形成す
る工程が通常のアルミパッド形成工程に追加された工程
となるため、素子の価格上昇をもたらすという欠点があ
り、あまり用いられていない。すなわち、このような導
体バンプを備えた集積回路素子は一般に高価であり、ま
た品種も少ないので、既存の任意の素子を入手して前述
のようなＩＣカード等を安価に製作することは困難であ
った。
また、前記のようなＩＣカード等を構成する場合を考え
ると、集積回路素子上の入出力パッドの間隔は一般に数
１０μｍ程度と極めて高密度になるが、その場合絶縁性
フィルム上の導体パターンの間隔もそれに伴い高密度に
なる。しかしながら、導体パターンの間隔をこのような
高密度に安定に保持することは非常に困難であり、また
導体バター、ンを集積回路素子上の入出力パッドに接続
した後の状態においても、導体パターンの導体バンプよ
り先端側の部分が不安定なため、隣接するものどうし接
触して配線の短絡を生じ易い。
ると、集積回路素子上の入出力パッドの間隔は一般に数
１０μｍ程度と極めて高密度になるが、その場合絶縁性
フィルム上の導体パターンの間隔もそれに伴い高密度に
なる。しかしながら、導体パターンの間隔をこのような
高密度に安定に保持することは非常に困難であり、また
導体バター、ンを集積回路素子上の入出力パッドに接続
した後の状態においても、導体パターンの導体バンプよ
り先端側の部分が不安定なため、隣接するものどうし接
触して配線の短絡を生じ易い。
［発明の目的］
この発明の目的は、高さ方向の占有スペースが小さく、
また作業性に優れ、信頼性の高い配線を １可能とした
集積回路素子の配線方法を提供することにある。
また作業性に優れ、信頼性の高い配線を １可能とした
集積回路素子の配線方法を提供することにある。
［発明の概要］
この発明は、開口部を有する絶縁性フィルム上に先端部
がこの開口部を跨ぐように導体パターンを被着し、この
導体パターン上の前記開口部に対向する位置に導体バン
プを形成した絶縁性フィルムを用意し、導体バンプを集
積回路素子上の入出力パッドに当接するとともに、前記
開口部を通して導体パターンの導体バンプ形成部を加圧
または加熱することにより、導体バンプと入出力パッド
とを接合せしめることを特徴としている。
がこの開口部を跨ぐように導体パターンを被着し、この
導体パターン上の前記開口部に対向する位置に導体バン
プを形成した絶縁性フィルムを用意し、導体バンプを集
積回路素子上の入出力パッドに当接するとともに、前記
開口部を通して導体パターンの導体バンプ形成部を加圧
または加熱することにより、導体バンプと入出力パッド
とを接合せしめることを特徴としている。
［発明の効果］
この発明によれば、集積回路素子に配線されるべき外部
の導体パターンが絶縁性フィルム上に形成されているた
め、配線のための高さ方向における占有スペースが減少
し、ＩＣカード等を構成する場合に全体形状を薄くする
上で極めて有効であり、また集積回路素子上の入出力パ
ッドと導体パターンとを接続するための導体バンプが導
体パターン上に形成されていることから、集積回路素子
としては単にアルミパッド等を有するものであればよく
特殊なものを必要しない。
の導体パターンが絶縁性フィルム上に形成されているた
め、配線のための高さ方向における占有スペースが減少
し、ＩＣカード等を構成する場合に全体形状を薄くする
上で極めて有効であり、また集積回路素子上の入出力パ
ッドと導体パターンとを接続するための導体バンプが導
体パターン上に形成されていることから、集積回路素子
としては単にアルミパッド等を有するものであればよく
特殊なものを必要しない。
さらに、この発明では特に絶縁性フィルムに開口部を形
成し、この開口部を先端部が跨ぐように導体パターンを
絶縁性フィルム上に被着させているため、導体パターン
の間隔が数１０μにイ程度と高密度になってもその間隔
を容易に均一にでき、配線作業中および配線終了後にお
いてもその状態を保持することが可能である。従って配
線作業が容易となり、また導体パターン相互の短絡のお
それがなく、配線の信頼性を著しく高めることができる
。
成し、この開口部を先端部が跨ぐように導体パターンを
絶縁性フィルム上に被着させているため、導体パターン
の間隔が数１０μにイ程度と高密度になってもその間隔
を容易に均一にでき、配線作業中および配線終了後にお
いてもその状態を保持することが可能である。従って配
線作業が容易となり、また導体パターン相互の短絡のお
それがなく、配線の信頼性を著しく高めることができる
。
［発明の実施例］
この発明の一実施例を第１図〜第３図を参照して説明す
る。図において、１１はモノリシックの集積回路素子で
あり、例えばｃｐｕ、メモリ等の機能を持たせたもので
ある。この集積回路素子１１はアルミ等からなる入出力
パッド１２を周辺部に配列形成した通常のものであり、
金メッキ等からなる導体バンプを有しないものとする。
る。図において、１１はモノリシックの集積回路素子で
あり、例えばｃｐｕ、メモリ等の機能を持たせたもので
ある。この集積回路素子１１はアルミ等からなる入出力
パッド１２を周辺部に配列形成した通常のものであり、
金メッキ等からなる導体バンプを有しないものとする。
一方、１３は有機フィルムからなる絶縁性フィルムであ
り、この絶縁性フィルム１３上に集積回路素子１１の入
出力パッド１２に接続されるべき導体パターン１４が被
着形成されている。導体パターン１２は例えば銅により
形成されるものとする。絶縁性フィルム１３は第３図に
示Ｊように、集積回路素子１１の入出力パッド１２に対
向する位置に長孔状の開口部１３ａを有するものである
。
り、この絶縁性フィルム１３上に集積回路素子１１の入
出力パッド１２に接続されるべき導体パターン１４が被
着形成されている。導体パターン１２は例えば銅により
形成されるものとする。絶縁性フィルム１３は第３図に
示Ｊように、集積回路素子１１の入出力パッド１２に対
向する位置に長孔状の開口部１３ａを有するものである
。
すなわち、開口部１３ａは同一直線上に位置する入出力
パッド１２に対応する開口が連続的に形成されることに
より、全体として長孔状の形状をなしている。そして、
導体パターン１４の絶縁性フィルム１３と反対側の面上
の開口部１３ａに対向する位置に、アルミまたは金から
なる導体バンプ１５が付着されている。
パッド１２に対応する開口が連続的に形成されることに
より、全体として長孔状の形状をなしている。そして、
導体パターン１４の絶縁性フィルム１３と反対側の面上
の開口部１３ａに対向する位置に、アルミまたは金から
なる導体バンプ１５が付着されている。
集積回路素子１１の入出力パッド１２を導体パターン１
４に接続するに際しては、第４図に示すように導体パタ
ーン１４上に付着させた導体バンプ１５を集積回路素子
１１の入出力パッド１２に突き合せ、その状態でツール
１６を間口部１３ａから挿入して導体バンプ１５と入出
力パッド１２との接触部を加圧または加熱する。これに
よって、導体バンプ１５と入出力パッド１２とは、共晶
反応または接合部分の合金化により強固に接合される。
４に接続するに際しては、第４図に示すように導体パタ
ーン１４上に付着させた導体バンプ１５を集積回路素子
１１の入出力パッド１２に突き合せ、その状態でツール
１６を間口部１３ａから挿入して導体バンプ１５と入出
力パッド１２との接触部を加圧または加熱する。これに
よって、導体バンプ１５と入出力パッド１２とは、共晶
反応または接合部分の合金化により強固に接合される。
こうして集積回路素子１１に対する導体パターン１４の
配線が終了する。
配線が終了する。
この場合、導体パターン１４は絶縁性フィルム１３上に
開口部１３ａを跨ぐように被着されていることから先端
部が不安定になることがなく、所要の間隔を安定に保持
している。従って配線工程において、集積回路素子１１
上の入出力パッド１２と導体パターン１４上の導体バン
プ１５との位置合せを容易に行なうことができる。また
、導体パターン１４の先端部が触合って短絡事故が生じ
るおそれもなくなる。
開口部１３ａを跨ぐように被着されていることから先端
部が不安定になることがなく、所要の間隔を安定に保持
している。従って配線工程において、集積回路素子１１
上の入出力パッド１２と導体パターン１４上の導体バン
プ１５との位置合せを容易に行なうことができる。また
、導体パターン１４の先端部が触合って短絡事故が生じ
るおそれもなくなる。
第４図は、この発明で使用する絶縁性フィルム１３の製
造工程の一例を示すものである。すなわち、第４図（ａ
）は厚さが２０〜１００μｍ程度 １の例えばポリイミ
ドからなるエツチング可能な絶縁性フィルム１３であり
、このフィルム１３の一方の面に第４図（ｂ）に示すご
とく例えば無電解メッキにより厚さが５〜１５μｍ程度
の銅フィルム１４′を形成する。なお、銅フィルムを予
め作成しておき、それを接着剤でフィルム１３上に貼付
けてもよい。このような銅フィルム１４′を例えは１０
９６過硫酸アンモニウムまたは塩化第２鉄等の水溶液で
エツチングすることにより、第４図（、Ｃ）に示１よう
に、第３図に示した形状の導体パターン１４を形成する
。次に、この導体パターン１４面上にさらにレジスＩ−
１７８を塗布し、バンプ１５を形成する領域を選択的に
露光した後、この露光領域を除去して開口１７ｂを形成
し、導体パターン１４の面１４ａを露出させる。この状
態を第４図（ｄ）に示す。次に、この導体パターン１４
の露出面１４ａに第４図（ｅ）に示すように、無電解メ
ッキまたは電解メッキにより導体バンプ１５を形成する
。導体バンプ１５の具体例としては、例えばＡｕ、Ｃｕ
−Ａｕ、Ｎ ｉ −Ａｕ。
造工程の一例を示すものである。すなわち、第４図（ａ
）は厚さが２０〜１００μｍ程度 １の例えばポリイミ
ドからなるエツチング可能な絶縁性フィルム１３であり
、このフィルム１３の一方の面に第４図（ｂ）に示すご
とく例えば無電解メッキにより厚さが５〜１５μｍ程度
の銅フィルム１４′を形成する。なお、銅フィルムを予
め作成しておき、それを接着剤でフィルム１３上に貼付
けてもよい。このような銅フィルム１４′を例えは１０
９６過硫酸アンモニウムまたは塩化第２鉄等の水溶液で
エツチングすることにより、第４図（、Ｃ）に示１よう
に、第３図に示した形状の導体パターン１４を形成する
。次に、この導体パターン１４面上にさらにレジスＩ−
１７８を塗布し、バンプ１５を形成する領域を選択的に
露光した後、この露光領域を除去して開口１７ｂを形成
し、導体パターン１４の面１４ａを露出させる。この状
態を第４図（ｄ）に示す。次に、この導体パターン１４
の露出面１４ａに第４図（ｅ）に示すように、無電解メ
ッキまたは電解メッキにより導体バンプ１５を形成する
。導体バンプ１５の具体例としては、例えばＡｕ、Ｃｕ
−Ａｕ、Ｎ ｉ −Ａｕ。
Ｃｕ−Ｎ１−ＡＬｌ等が挙げられる。次に、絶縁性フィ
ルム１３の導体パターン１４が形成された面と反対側の
面上にレジスト１８を塗布した後、導体バンプ１５が形
成された部分に対応する部分を露光する。このとき露光
部分の幅は導体バンプ１５の幅より少し狭めになるよう
に露光する。そして、第４図（ｆ）に示すように、この
露光部分のレジスト１８を除去して絶縁性フィルム１３
の面１３ｂを露出させる。この露出した面１３ｂを例え
ばヒドラジンの水溶液等でエツチングして、絶縁性フィ
ルム１３に加熱または加圧のための開口部１３ａを形成
する。この間口部１３ａはエツチング液に浸されてその
幅が導体バンプ１５と同じか、または多少広めとのもの
なる。そして、レジスト１８を除去して第４図（Ｑ）に
示すような、この発明で用いられる開口部１３ａを跨ぐ
導体パターン１４が形成された絶縁性フィルム１３が得
られる。なお、この例では第４図（Ｑ）の工程でレジス
ト１８を除去したが、必ずしも除去する必要はない。
ルム１３の導体パターン１４が形成された面と反対側の
面上にレジスト１８を塗布した後、導体バンプ１５が形
成された部分に対応する部分を露光する。このとき露光
部分の幅は導体バンプ１５の幅より少し狭めになるよう
に露光する。そして、第４図（ｆ）に示すように、この
露光部分のレジスト１８を除去して絶縁性フィルム１３
の面１３ｂを露出させる。この露出した面１３ｂを例え
ばヒドラジンの水溶液等でエツチングして、絶縁性フィ
ルム１３に加熱または加圧のための開口部１３ａを形成
する。この間口部１３ａはエツチング液に浸されてその
幅が導体バンプ１５と同じか、または多少広めとのもの
なる。そして、レジスト１８を除去して第４図（Ｑ）に
示すような、この発明で用いられる開口部１３ａを跨ぐ
導体パターン１４が形成された絶縁性フィルム１３が得
られる。なお、この例では第４図（Ｑ）の工程でレジス
ト１８を除去したが、必ずしも除去する必要はない。
第５図はこの発明の他の実施例を示すもので、絶縁性フ
ィルム１３の導体パターン１４が被着された面と反対側
の面上に透明ガラス板２１を配置し、このガラス板２１
を押圧することにより導体パターン１４上の導体バンブ
１５を集積回路素子１１上の入出力パッド１２に当接し
た状態で、レーザビーム２２をガラス板２１および絶縁
性フィルム１３の間口部１３．ａを通して導体バンプ１
５と入出力パッド１３との接触部分に照射してこの部分
を局部的に加熱し合金化させることにより、両者を接合
させるようにしたものである。この場合、透明ガラス板
２１および開口部１３ａを通して導体パターン１４の位
置を確認できるので、導体バンブ１５と入出力パッド１
２との位置合せは容易である。この実施例においても先
の実施例と同様に導体パターン１４を先端部が開口部１
３ａを跨ぐように絶縁性フィルム１３上に被着すること
によって、集積回路素子１１に対する導体パターン１４
の配線の作業性と信頼性の向上を図ることができる。
ィルム１３の導体パターン１４が被着された面と反対側
の面上に透明ガラス板２１を配置し、このガラス板２１
を押圧することにより導体パターン１４上の導体バンブ
１５を集積回路素子１１上の入出力パッド１２に当接し
た状態で、レーザビーム２２をガラス板２１および絶縁
性フィルム１３の間口部１３．ａを通して導体バンプ１
５と入出力パッド１３との接触部分に照射してこの部分
を局部的に加熱し合金化させることにより、両者を接合
させるようにしたものである。この場合、透明ガラス板
２１および開口部１３ａを通して導体パターン１４の位
置を確認できるので、導体バンブ１５と入出力パッド１
２との位置合せは容易である。この実施例においても先
の実施例と同様に導体パターン１４を先端部が開口部１
３ａを跨ぐように絶縁性フィルム１３上に被着すること
によって、集積回路素子１１に対する導体パターン１４
の配線の作業性と信頼性の向上を図ることができる。
なお、この発明は要旨を逸脱しない範囲で種々変形実施
が可能であり、例えば上記実施例では絶縁性フィルム１
３上の開口部１３ａを長孔状に形成したが、第６図に示
すように集積回路素子１１上の各入出力パッド１２に対
応する開口を独立させて形成してもよいことは勿論であ
る。
が可能であり、例えば上記実施例では絶縁性フィルム１
３上の開口部１３ａを長孔状に形成したが、第６図に示
すように集積回路素子１１上の各入出力パッド１２に対
応する開口を独立させて形成してもよいことは勿論であ
る。
第１図はこの発明の一実施例の集積回路素子の配線方法
を説明するための展開斜視図、第２図は同実施例におけ
る絶縁性フィルムの構成を詳細に示す平面図、第３図は
同実施例における配線工程を示す断面図、第４図は同実
施例における絶縁性フィルムの製造工程の一例を説明す
るための図、第５図はこの発明の他の実施例を説明する
ための配線工程における断面図、第６図はこの発明にお
ける絶縁性フィルムの他の例を示す平面図である。 １１・・・集積回路素子、１２・・・入出力パッド、１
３・・・絶縁性フィルム、１４・・・導体パターン、１
５・・・導体バンプ、１６・・・ツール、２１・・・ガ
ラス板、２２・・・レーザビーム。 イ 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図 ｆｆ１６図 ２
を説明するための展開斜視図、第２図は同実施例におけ
る絶縁性フィルムの構成を詳細に示す平面図、第３図は
同実施例における配線工程を示す断面図、第４図は同実
施例における絶縁性フィルムの製造工程の一例を説明す
るための図、第５図はこの発明の他の実施例を説明する
ための配線工程における断面図、第６図はこの発明にお
ける絶縁性フィルムの他の例を示す平面図である。 １１・・・集積回路素子、１２・・・入出力パッド、１
３・・・絶縁性フィルム、１４・・・導体パターン、１
５・・・導体バンプ、１６・・・ツール、２１・・・ガ
ラス板、２２・・・レーザビーム。 イ 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図 ｆｆ１６図 ２
Claims (3)
- （１）集積回路素子に対し外部の導体パターンを配線す
るに際し、前記集積回路素子の入出力パッドに対向する
部分が開口し、この開口部を跨ぐように前記導体パター
ンの先端部が被着され、この導体パターンが被着される
面と□反対側の面上の前記開口部に対応づる部位に導体
バンプが形成された絶縁性フィルムを前記導体バンプが
前記集積回路素子上の入出力パッドに当接されるように
配設するとともに、前記開口部を通して露出した前記導
体パターン面から前記導体バンプに加圧または加熱を行
なうことにより、前記導体バンプと前記パッドとを接合
せしめることを特徴とする集積回路素子の配線方法。 - （２）絶縁性フィルムを導体パターンが被着された面と
反対の面側から透明ガラス板によって押圧集積回路素子
上の入出力パッドに当接することを特徴とする特許請求
の範囲第１項記載の集積回路素子の配線方法。 - （３）開口部は集積回路素子上の同一直線上に位置する
入出力パッドに対応する開口を連続させて長孔状に形成
されたものであることを特徴とする特許請求の範囲第１
項記載の集積回路素子の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010635A JPS60154536A (ja) | 1984-01-24 | 1984-01-24 | 集積回路素子の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010635A JPS60154536A (ja) | 1984-01-24 | 1984-01-24 | 集積回路素子の配線方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006886A Division JPH0779115B2 (ja) | 1991-01-24 | 1991-01-24 | 集積回路素子の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154536A true JPS60154536A (ja) | 1985-08-14 |
Family
ID=11755663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010635A Pending JPS60154536A (ja) | 1984-01-24 | 1984-01-24 | 集積回路素子の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154536A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311646A (ja) * | 1989-06-08 | 1991-01-18 | Shinko Electric Ind Co Ltd | フィルムキャリア |
| JPH0479341A (ja) * | 1990-07-23 | 1992-03-12 | Nippon Telegr & Teleph Corp <Ntt> | 高周波用フレキシブル配線板 |
| US5403776A (en) * | 1990-06-25 | 1995-04-04 | Fujitsu Limited | Process of using a jig to align and mount terminal conductors to a semiconductor plastic package |
| US5545849A (en) * | 1994-01-31 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Electronic component device and its manufacturing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5385163A (en) * | 1976-12-30 | 1978-07-27 | Seiko Instr & Electronics Ltd | Packaging method of ic chip |
| JPS544568A (en) * | 1977-06-13 | 1979-01-13 | Seiko Epson Corp | Semiconductor device and production of the same |
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
-
1984
- 1984-01-24 JP JP59010635A patent/JPS60154536A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5385163A (en) * | 1976-12-30 | 1978-07-27 | Seiko Instr & Electronics Ltd | Packaging method of ic chip |
| JPS544568A (en) * | 1977-06-13 | 1979-01-13 | Seiko Epson Corp | Semiconductor device and production of the same |
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311646A (ja) * | 1989-06-08 | 1991-01-18 | Shinko Electric Ind Co Ltd | フィルムキャリア |
| US5403776A (en) * | 1990-06-25 | 1995-04-04 | Fujitsu Limited | Process of using a jig to align and mount terminal conductors to a semiconductor plastic package |
| JPH0479341A (ja) * | 1990-07-23 | 1992-03-12 | Nippon Telegr & Teleph Corp <Ntt> | 高周波用フレキシブル配線板 |
| US5545849A (en) * | 1994-01-31 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Electronic component device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0452506B1 (en) | METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's | |
| TW200416897A (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| TW551004B (en) | Method for manufacturing a printed circuit board | |
| JP3119927B2 (ja) | 半導体装置 | |
| JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JPS60154536A (ja) | 集積回路素子の配線方法 | |
| JP4012527B2 (ja) | 電子部品の製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH0547847A (ja) | 半導体装置 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH08139126A (ja) | 半導体装置 | |
| JPH1117309A (ja) | 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2705297B2 (ja) | 高強度ｔａｂ用テープキャリア | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JPH01173628A (ja) | フィルムキャリアの製造方法 | |
| JPS6393124A (ja) | Ｌｓｉチツプの接続方式 | |
| JPH04267535A (ja) | フィルムキャリヤテープ | |
| JPH06104314A (ja) | フィルムキャリア | |
| JP4240699B2 (ja) | リード部材 | |
| JPH04259232A (ja) | 半導体チップの実装方法 |