JPH01173628A - フィルムキャリアの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＩＣ−’ＰＬＳＩ等のヘアチップ（裸のチッ
プ）を−括して自動ポンディングするのに好適なフィル
ムキャリアの製造方法に関し、特に回路パターンのリー
ド部に電極接続用のバンプが設けられたフィルムキャリ
アの製造方法に関する。

〔発明の概要〕

本発明は、ＩＣやＬＳＩ等のヘアチップを一括して自動
ポンディングするのに好適なフィルムキャリアの製造方
法において、異種金属箔が積層されてなる金属重合体に
対して、片面側から交互にエツチング処理を施して所定
の回路パターンおよび電極接続用のバンプをそれぞれの
而に形成することにより、高精度でしかも安価なバンプ
付のフィルムキャリアの製造方法を提供するものである
。

〔従来の技術］ 近年、エレクトロニクス卒業はＶ　Ｌ　Ｓ　１　　（ｖ
ｅｒｙｌａｒｇｅ−５ｃａｌｅ　ｉｎｔｅｇｒａｔｅｄ
　ｒｉｒｃｕｉｔｓ）の時代に突入し、半導体組立ての
分野においては、製造コストや製品価格等の低下を目的
として、特にポンディング技術に検討が加えられ、自動
グイ・ボンド方式、自動ワイヤ・ボンド方式、フィルム
キャリア方式が一般化している。

中でもフィルムキャリア方式は、ボンディングの信頼性
に優れることの他、半導体素子実装工程の自動化が容易
であること、半導体素子とパターンリードと導通を図る
インナーボンディングに要する時間が端子（接続ピン）
数に無関係に短時間で行えること、製品の小型化および
薄型化が容易であること、等長（の利点を有している。

このため、上記フィルムキャリアによる自動ボンディン
グ化、いわゆるＴＡ　Ｂ　（ｔａｐｅ　ａｕｔｍａｔｅ
ｄｂｏｎｄｉｎｇ　）による実装技術が特に注目されて
いる。

ところで、フィルムキャリアに半導体素子を接続するに
際しては、ボンディング工程中のデバイスの保護や接続
の信頼性を高めることを目的として、フィルムキャリア
のリードの先端か半導体素子の配線バンド上のいずれか
にバンプを設ける必要がある。

この場合、半導体素子の配線パッド上にバンプを設けよ
うとすると、当該配線パッドは八！で形成されているた
め直接配線パッド上に金メツキを被着することができな
い、このため、配線パッド上にバリヤメタルと称される
多層金属膜を蒸着しなければならなず製造工程が煩雑化
してしまう。

また、上記バンプ形成はウェハの状態で最終工程にて行
われるため、電解メツキ時に金メツキネ良があると高価
なウェハが使用できなくなり歩留りが低下してしまう。

したがって、フィルムキャリアのリード先端にバンプを
設ける方が有利である。

リード先端にバンプを設ける手法としては、例えば特開
昭５７−１５２１４７号公報に開示される如く別工程で
形成したバンプをリード先端に熱圧着法等により転写さ
せて接合させるいわゆる転写方式や、特開昭５７−２０
４１５７号公報に開示される如くリードの先端部を残す
ようにハーフエツチングを施してバンプを形成するハー
フエツチング方式等が知られている。

しかしながら、これらの技術はいずれも何らかの問題を
残している０例えば転写方式では、リード先端にバンプ
を熱圧着法により転写させて接合しているため、バンプ
の転写時にリードがズしたり変形したりすることがあり
ファインピンチ（多ピン化）化に限界がある。また、上
記バンプの材料には金を用いているため、高価なものと
なり製造コストが高くなる等の問題がある。

他方、ハーフエツチング方式では、ハーフエツチングに
対処するためある程度厚い銅箔を使用する必要があり、
ファインピッチなパターン形成が困難であるとともにエ
ツチングの深さにバラツキが生じ易く、高精度なバンプ
が得られない。

〔発明が解決しようとする問題点〕

上述のように、転写方式では転写によるズレが生じファ
インピンチ化に限界があり、ハーフエツチング方式では
ファインピッチなパターンを形成するのが困難であり、
いずれの方式も満足なフィルムキャリアをｉ）るには至
っていない。

バンプを形成する方法としては、リードとなる銅パター
ン上にアルミニウムをメツキする方法も考えられるが、
アルミニウムを水溶液から電着することは原理的に不可
能に近い。

そこで、本発明は上述の問題点を解消するべく提案され
たものであって、高精度でしかも安価にバンプを形成す
ることが可能なフィルムキャリアの製造方法を提供する
ことを目的とする。

〔問題点を解決するための手段〕

本発明は、上述の目的を達成するため、第１の金Ｒ箔と
第２の金属箔が積層されてなる金属重合体のうち第１の
金属箔に対してエツチングを施し所定の回路パターンを
形成する工程と、前記第１の金属箔上に支持体となる樹
脂層を形成する工程と、上記金属重合体の第２の金属箔
側からエツチングを施し上記第１の金属箔よりなる回路
パターンの所定の位置に前記第２の金属箔をバンプとし
て残存せしめる工程とを有することを特徴とするもので
ある。

（作用） 本発明では、第１の金属箔と第２の金属箔が積層されて
なる金属重合体に対して第１の金属箔をエツチングして
回路パターンを形成した後、第２の金属箔にエツチング
処理を施して前記回路パターンの所定位置にバンプを残
存させている。

このため上記回路パターン形成時には、第１の金属箔は
上記第２の金属箔で裏打ちされた状態となるので、上記
第１の金属箔の膜厚を薄くすることが可能となり、回路
パターンはファインピッチに形成される。

また、バンプ形成プロセスにおいても、パターンエツチ
ングされた第１の金属箔は上記第２の金属箔に密着され
た状態となっているので、上記回路パターンはズしたり
変形したりすることなくバンプ形成のためのレジストパ
ターンを正確に位置決めすることができる。その後、エ
ッチング処理を施すと上記回路パターンの所定位置にバ
ンプが高精度に形成される。

また、上記金属重合体に対して片面側からそれぞれ交互
にエツチング処理を施すのみで簡単に回路パターンおよ
びバンプが形成されるので、製造工程が簡略化され生産
性の向上も図れる。

〔実施例〕

以下、本発明を適用したフィルムキャリアの製造方法に
ついて図面を参照しながら説明する。

先ず、第１図に示すように、銅箔およびＡ　ｌ　ｆｆ３
の如き異種金属材料からなる第１の金属箔（１）と第２
の金属箔（２）とが積石された金属重合体、いわゆるク
ラツド材を用意する。

ここでは、銅箔からなる第１の金属箔（１）とＡｌ箔か
らなる第２の金属箔（２）との界面に、Ｚｎ置換処理等
を施して当該第１の金属箔（１）と第２の金属箔（２）
との接合強度を確保したものを用意した。

なお、上記第１の金属箔（１）に用いる銅箔の厚さは仕
様に応じて任意の膜厚に設定すればよく、通常は例えば
９μｍ、１８μｍ、３５μｍの中から選定される。これ
に対して第２の金属箔（２）に用いるＡ　１　Ｗ＆の厚
さは、バンプ高さに応じて適宜設定すればよく２０〜３
０μｍ程度とすればよい。

また、上記第１の金属箔（１）および第２の金属箔（２
）の材料としては、上記のものに限定されず例えばＺｎ
＋！：Ｔｉ等を用いてもよい、その際、上記Ｚｎをバン
プが形成される第２の金属箔（２）として用い、Ｔｉを
回路パターンが形成される第１の金属箔（１）として用
いる。

次に、第２図に示すように、上記第１の金属箔（１）上
にレジスト（３）を塗布し、乾燥した後に所定パターン
となるように露光を行いその後現像処理を施す。

本実施例では、上記レジスト（３）に東京応化製の０Ｆ
ＰＲ８００を使用した。なお、上記レジスト（３）は特
にこれに限定されるものではなく他のレジストも使用す
ることが可能である。また、露光に際しては、露光量を
１００ｍＪ／ｃｍ”として一定時間照射し、現像には温
度３０°Ｃの現像液に３分間浸漬させた。

次に、第３図に示すように、上記第１の金属箔（１）の
みにエツチング処理を施して所定の回路パターンを形成
する。

本実施例では、上記エツチング液に過酸化水素−硫酸混
合液等の酸化性のエツチング液を用いた。

これにより、前記Ａ　Ｉ　Ｆ＆からなる第２の金属箔（
２）を保護することなく’ｉＪＡｔｍからなる第１の金
属箔（１）のみをエツチングすることが可能となる。こ
のとき、第２の金属箔（２）はエツチングされることが
なく、第１の金属箔（１）は上記第２の金属箔（２）で
裏打ちされた状態でエッチングされることになる。した
がって、第１の金属箔（１）の膜厚が薄くとも支障なく
エツチングを行うことができ、ファインピッチな回路パ
ターンが煩雑な工程を含まずに容易に形成される。

なお、エツチング液に塩化第２銅や塩化第２鉄等の通常
のエツチング液を用いることもでき、この場合には上記
Ａｌ箔からなる第２の金属箔（２）の全面をレジストで
保護する必要がある。

次に、第４図に示すように、所定の回路パターンとされ
た第１の金属箔（１）上に支持体となる樹脂居（５）を
形成する。

その際、先の工程で形成された回路パターンのうちリー
ドに相当する部分（６）を窓部（４）内に臨むように上
記樹脂層（５）をコーティングする。上記窓部（４）は
、半導体素子を載置するための開口部となっている。

なお上記絶縁層（５）には、絶縁性、耐熱性に優れたポ
リイミドあるいはポリエステル等を使用すればよ（、本
実施例ではポリイミドを使用した。

また本実施例では、上記絶縁層（５）を形成するには印
刷法等を用いて必要な部分に液状のポリイミド樹脂を２
０〜５０μｍの厚みにコーティングし、その後温度３０
０°Ｃで５時間硬化させた。

その結果、可撓性を有する長尺状のテープ体が形成され
る。

上記絶縁Ｎ（５）を形成するには他に、例えば上記窓部
（４）を予め打ち抜き加工したポリイミドからなるフィ
ルム（厚み２０〜１００μｍ）を用いてもよい。この場
合、上記絶縁層（５）と第１の金属Ｆ５（１）との接合
には接着剤を介して行う必要がある。

次に、第５図に示すように、第２の金属！；ｌ３（２）
上のバンプ形成部にレジスト（７）を形成する。

ここでも、先の工程で所定の回路パターンに形成された
第１の金属７ｇ（１）のうち特にリードに相当する部分
（６）（以下単にリード（６）と言う。）は上記第２の
金ｉ箔（２）に裏打ちされているので、レジスト（７）
を塗布してもずれたり変形したりする虚れはない。この
ため上記レジスト（７）は、リード（６）上の所定位置
に形成することが可能となる。

なお、第１の金属箔（１）の上記第２の金属箔（２）と
反対側の面、特に窓部（４）内に電着ホトレジスト（８
）を形成すれば、当該第１の金属箔（１）はこの電着ホ
トレジスト（８）で保護されることになり、エツチング
に際してバンプのサイドエツチングが防止され、−層高
精度なバンプが形成されことになる。

続いて、第６図に示すように、上記第２の金属箔（２）
に対してエツチング処理を施し、その後第２の金属箔（
２）上に形成されたレジスト（７）および第１の金属箔
（１）上の窓部（４）内に形成された電着ホトレジスト
（８）を除去する。

なお、本実施例では、上記エッチング工程に使用するエ
ツチング１夜としてＮ　ａ　ＯＥｌ　５％の溶液または
Ｈ（１！５％の溶液を使用した。

その結果、上記第２の金属箔（２）はエツチングされて
レジスト（７）が形成された部分のみが残り電極接続用
のＡｆｆからなるバンプ（９）が上記第１の金属箔（１
）の所定位置、ここではリード（６）の先端部に高精度
に形成される。

したがって、リード（６）上に直接バンプ（９）が形成
されることになり、別工程で形成したハンプをリードト
に転写する工程も必要なくなる。よって、製造工程が油
路化されるとともに歩留りも向上しコストダウンが図れ
る。さらに、上記バンプ（９）は金等の傷価な材料から
形成することなく材料費の安いＡ１で形成することがで
きるため、より一層コストダウンが図れることになる。

次に、得られたフィルムキャリアを用いて第７図に示す
如く半導体素子（１０）の接合を試みた。

すなわち、半導体素子（１０）上の電１（１１）に上記
フィルムキャリアのバンプ（９）を位置合わせしてツー
ル（１２）で加熱、加圧してボンディングした。

この結果、上記Ａｆｆｉからなるバンプ（６）と半導体
素子（１０）の電極（１１）は充分強い接合強度が得ら
れる。なお本実施例では、リード（６）−本当たり５０
ｇの剥離強度が得られた。

したがって、本発明に係るフィルムキャリアは、半導体
素子（１０）をリード（６）　のみで保持することがで
きることになり自動ボンディング化に好適なものとなる
。

なお、上記ボンディングには超音波を併用して低温で接
合することが可能であり、この場合には熱により半導体
素子（１０）の機能が損なわれることはなく良好に接合
される。

〔発明の効果〕

以上の説明からも明らかなように、本発明によれば、異
種金属箔からなる金属重合体に対して片。

面側から交互にエツチング処理を施して回路パタ−ンと
バンプを形成しているので、回路パターン形成時および
バンプ形成時にもこれら金属箔同士が密着されて互いに
補強されることになり、回路パターンはファインピッチ
に形成され、バンプは高精度に形成される。

また、バンプをフィルムキャリアに予め形成することが
できるので、別工程で形成されたバンプをリード上に転
写する等の工程がいらなくなり製造工程は簡略化され、
歩留りが向上するばかりが、バンプを安価な材料費のＡ
ｌで形成することができる。

したがって、高精度でしかも安価なフィルム・キャリア
を提供することができる。

【図面の簡単な説明】

第１図乃至第６図は本発明に係るフィルムキャリアの製
造方法をその工程順に従って示すもので、第１図はクラ
ツド材を示す要部拡大断面図、第２図ハ回路パターン形
成のためのレジスト形成工程を示す要部拡大断面図、第
３図は第１の金属箔のエソチング工程を示す要部拡大断
面図、第４図は樹脂層形成工程を示す要部拡大断面図、
第５図はバンプ形成のためのレジスト形成工程を示す要
部拡大断面図、第６図は第２の金属箔のエノチング工程
を示す要部拡大断面図である。 第７図はフィルムキャリアの半導体素子への接合工程を
示す要部拡大断面図である。 ｌ・・・第１の金属箔 ２・・・第２の金属箔 ５・・・樹脂層 ６・　・　・リード ９・・・バンプ １０・・半導体素子 特許出願人　　　ソニー株式会社 代理人　弁理士　小　池　　　晃 同　　田村榮− 同　　佐藤　勝 第１図 第２図 第３図 第４図 第５図 第６図 第７図 手続（甫正占（自発） 昭和６３年２月９日 特許庁長官　小　川　邦　夫　殿 １、事件の表示 昭和６２年　特許願　第３３０９６６号２、発明の名称 フィルムキャリアの製造方法 ３、補正をする者 事件との関係　　　特許出願人 住所　東京部品用図化品用６丁目７番３５号名称（２１
Ｂ）ソニー株式会社 代表者　大　賀　典　雄 ４゜代理人 住所　〒１０５東京都港区虎ノ門二丁目６番４号第１１
森ビル１１階　Ｔａ　（５０８）　８２６６　（ｆ６６
、補正の対象 ７、補正の内容 （１）明細書第１１頁第１２行目に「その後」とある記
載を「１００°Ｃで１０分指触乾燥後」と補正する。 （２）同書第１４頁第１５行目と１６行目の間に下記の
文章を挿入する。 ［なお、本発明上記プロセスは一例であり、先ずＡ１バ
ンプをエツチング形成した後にＣｕパターンをエツチン
グ形成して同様な形状を得ることも可能である。」 以上

Claims (1)

1. 【特許請求の範囲】 　第１の金属箔と第２の金属箔が積層されてなる金属重
   合体のうち第１の金属箔に対してエッチングを施し所定
   の回路パターンを形成する工程と、前記第１の金属箔上
   に支持体となる樹脂層を形成する工程と、 上記金属重合体の第２の金属箔側からエッチングを施し
   上記第１の金属箔よりなる回路パターンの所定の位置に
   前記第２の金属箔をバンプとして残存せしめる工程とを
   有することを特徴とするフィルムキャリアの製造方法。