JP2508494B2 - フィルムキャリアの製造方法 - Google Patents

フィルムキャリアの製造方法

Info

Publication number
JP2508494B2
JP2508494B2 JP62330966A JP33096687A JP2508494B2 JP 2508494 B2 JP2508494 B2 JP 2508494B2 JP 62330966 A JP62330966 A JP 62330966A JP 33096687 A JP33096687 A JP 33096687A JP 2508494 B2 JP2508494 B2 JP 2508494B2
Authority
JP
Japan
Prior art keywords
metal foil
bumps
etching
film carrier
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62330966A
Other languages
English (en)
Other versions
JPH01173628A (ja
Inventor
健治 大沢
功武 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62330966A priority Critical patent/JP2508494B2/ja
Publication of JPH01173628A publication Critical patent/JPH01173628A/ja
Application granted granted Critical
Publication of JP2508494B2 publication Critical patent/JP2508494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICやLSI等のベアチップ(裸のチップ)を
一括して自動ボンディングするのに好適なフィルムキャ
リアの製造方法に関し、特に回路パターンのリード部に
電極接続用のバンプが設けられたフィルムキャリアの製
造方法に関する。
〔発明の概要〕
本発明は、ICやLSI等のベアチップを一括して自動ボ
ンディングするのに好適なフィルムキャリアの製造方法
において、異種金属箔が積層されてなる金属重合体に対
して、片面側から交互にエッチング処理を施して所定の
回路パターンおよび電極接続用のバンプをそれぞれの面
に形成することにより、高精度でしかも安価なバンプ付
のフィルムキャリアの製造方法を提供するものである。
〔従来の技術〕
近年、エレクトロニクス産業はVLSI(verylarge-scal
e integrated circuits)の時代に突入し、半導体組立
ての分野においては、製造コストや製品価格等の低下を
目的として、特にボンディング技術に検討が加えられ、
自動ダイ・ボンド方式,自動ワイヤ・ボンド方式,フィ
ルムキャリア方式が一般化している。
中でもフィルムキャリヤ方式は、ボンディングの信頼
性に優れることの他、半導体素子実装工程の自動化が容
易であること、半導体素子とパターンリードと導通を図
るインナーボンディングに要する時間が端子(接続ピ
ン)数に無関係に短時間で行えること、製品の小型化お
よび薄型化が容易であること、等多くの利点を有してい
る。
このため、上記フィルムキャリアによる自動ボンディ
ング化,いわゆるTAB(tape autmated bonding)による
実装技術が特に注目されている。
ところで、フィルムキャリアに半導体素子を接続する
に際しては、ボンディング工程中のデバイスの保護や接
続の信頼性を高めることを目的として、フィルムキャリ
アのリードの先端か半導体素子の配線パッド上のいずれ
かにバンプを設ける必要がある。
この場合、半導体素子の配線パッド上にバンプを設け
ようとすると、当該配線パッドはAlで形成されているた
め直接配線パッド上に金メッキを被着することができな
い。このため、配線パッド上にバリヤメタルと称される
多層金属膜を蒸着しなければならず製造工程が煩雑化し
てしまう。
また、上記バンプ形成はウエハの状態で最終工程にて
行われるため、電解メッキ時に金メッキ不良があると高
価なウエハが使用できなくなり歩留りが低下してしま
う。
したがって、フィルムのキャリアのリード先端にバン
プを設ける方が有利である。
リード先端にバンプを設ける手法としては、例えば特
開昭57-152147号公報に開示される如く別工程で形成し
たバンプをリード先端に熱圧着法等により転写させて接
合させるいわゆる転写方式や、特開昭57-204157号公報
に開示される如くリードの先端部を残すようにハーフエ
ッチングを施してバンプを形成するハーフエッチング方
式時が知られている。
しかしながら、これらの技術はいずれも何らかの問題
を残している。例えば転写方式では、リード先端にバン
プを熱圧着法により転写させて接合しているため、バン
プの転写時にリードがズレたり変形したりすることがあ
りファインピッチ(多ピン化)化に限界がある。また、
上記バンプの材料には金を用いているため、高価なもの
となり製造コストが高くなる等の問題がある。
他方、ハーフエッチング方式では、ハーフエッチング
に対処するためある程度厚い銅箔を使用する必要があ
り、ファインピッチなパターン形成が困難であるととも
にエッチングの深さにバラツキが生じ易く、高精度なバ
ンプが得られない。
〔発明が解決しようとする問題点〕
上述のように、転写方式では転写によるズレが生じフ
ァインピッチ化に限界があり、ハーフエッチング方式で
はファインピッチなパターンを形成するのが困難であ
り、いずれの方式も満足なフィルムキャリアを得るに至
っていない。
バンプを形成する方法としては、リードとなる銅パタ
ーン上にアルミニウムをメッキする方法も考えられる
が、アルミニウムを水溶液から電着することは原理的に
不可能に近い。
そこで、本発明は上述の問題点を解消するべく提案さ
れたものであって、高精度でしかも安価にバンプを形成
することが可能なフィルムキャリアの製造方法を提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明は、上述の目的を達成するため、第1の金属箔
と第2の金属箔が積層されてなる金属重合体のうち第1
の金属箔に対してエッチングを施し所定の回路パターン
を形成する工程と、前記第1の金属箔上に支持体となる
樹脂層を形成する工程と、上記金属重合体の第2の金属
箔側からエッチングを施し上記第1の金属箔よりなる回
路パターンの所定の位置に前記第2の金属箔をバンプと
して残存せしめる工程とを有することを特徴とするもの
である。
〔作用〕
本発明では、第1の金属箔と第2の金属箔が積層され
てなる金属重合体に対して第1の金属箔をエッチングし
て回路パターンを形成した後、第2の金属箔にエッチン
グ処理を施して前記回路パターンの所定位置にバンプを
残存させている。
このため上記回路パターン形成時には、第1の金属箔
は上記第2の金属箔で裏打ちされた状態となるので、上
記第1の金属箔の膜厚を薄くすることが可能となり、回
路パターンはファインピッチに形成される。
また、バンプ形成プロセスにおいても、パターンエッ
チングされた第1の金属箔は上記第2の金属箔に密着さ
れた状態となっているので、上記回路パターンはズレた
り変形したりすることなくバンプ形成のためのレジスト
パターンを正確に位置決めすることができる。その後、
エッチング処理を施すと上記回路パターンの所定位置に
バンプが高精度に形成される。
また、上記金属重合体に対して片面側からそれぞれ交
互にエッチング処理を施すのみで簡単に回路パターンお
よびバンプが形成されるので、製造工程が簡略化され生
産性の向上も図れる。
〔実施例〕
以下、本発明を適用したフィルムキャリアの製造方法
について図面を参照しながら説明する。
先ず、第1図に示すように、銅箔およびAl箔の如き異
種金属材料からなる第1の金属箔(1)と第2の金属箔
(2)とが積層された金属重合体,いわゆるクラッド材
を用意する。
ここでは、銅箔からなる第1の金属箔(1)とAl箔か
らなる第2の金属箔(2)との界面に、Zn置換処理等を
施して当該第1の金属箔(1)と第2の金属箔(2)と
の接合強度を確保したものを用意した。
なお、上記第1の金属箔(1)に用いる銅箔の厚さは
仕様に応じて任意の膜厚に設定すればよく、通常は例え
ば9μm,18μm,35μmの中から選定される。これに対し
て第2の金属箔(2)に用いるAl箔の厚さは、バンプ高
さに応じて適宜設定すればよく20〜30μm程度とすれば
よい。
また、上記第1の金属箔(1)および第2の金属箔
(2)の材料としては、上記のものに限定されず例えば
ZnとTi等を用いてもよい。その際、上記Znをバンプが形
成される第2の金属箔(2)として用い、Tiを回路パタ
ーンが形成される第1の金属箔(1)として用いる。
次に、第2図に示すように、上記第1の金属箔(1)
上にレジスト(3)を塗布し、乾燥した後に所定パター
ンとなるように露光を行いその後現像処理を施す。
本実施例では、上記レジスト(3)に東京応化製のOF
PR800を使用した。なお、上記レジスト(3)は特にこ
れに限定されるものではなく他のレジストも使用するこ
とが可能である。また、露光に際しては、露光量は100m
J/cm2として一定時間照射し、現像には温度30℃の現像
液に3分間浸漬させた。
次に、第3図に示すように、上記第1の金属箔(1)
のみにエッチング処理を施して所定の回路パターンを形
成する。
本実施例では、上記エッチング液に過酸化水素−硫酸
混合液等の酸化性のエッチング液を用いた。これによ
り、前記Al箔からなる第2の金属箔(2)を保護するこ
となく銅箔からなる第1の金属箔(1)のみをエッチン
グすることが可能となる。このとき、第2の金属箔
(2)はエッチングされることがなく、第1の金属箔
(1)は上記第2の金属箔(2)で裏打ちされた状態で
エッチングされることになる。したがって、第1の金属
箔(1)の膜厚が薄くとも支障なくエッチングを行うこ
とができ、ファインピッチな回路パターンが煩雑な工程
を含まずに容易に形成される。
なお、エッチング液に塩化第2銅や塩化第2鉄等の通
常のエッチング液を用いることもでき、この場合には上
記Al箔からなる第2の金属箔(2)の全面をレジストで
保護する必要がある。
次に、第4図に示すように、所定の回路パターンとさ
れた第1の金属箔(1)上に支持体となる樹脂層(5)
を形成する。
その際、先の工程で形成された回路パターンのうちリ
ードに相当する部分(6)を窓部(4)内に臨むように
上記樹脂層(5)をコーティングする。上記窓部(4)
は、半導体素子を載置するための開口部となっている。
なお上記絶縁層(5)には、絶縁性,耐熱性に優れた
ポリイミドあるいはポリエステル等を使用すればよく、
本実施例ではポリイミドを使用した。また本実施例で
は、上記絶縁層(5)を形成するには印刷法等を用いて
必要な部分に液状のポリイミド樹脂を20〜50μmの厚み
にコーティングし、100℃で10分指触乾燥後温度300℃で
5時間硬化させた。
その結果、可撓性を有する長尺状のテープ体が形成さ
れる。
上記絶縁層(5)を形成するには他に、例えば上記窓
部(4)を予め打ち抜き加工したポリイミドからなるフ
ィルム(厚み20〜100μm)を用いてもよい。この場
合、上記絶縁層(5)と第1の金属箔(1)との接合に
は接着剤を介して行う必要がある。
次に、第5図に示すように、第2の金属箔(2)上の
バンプ形成部にレジスト(7)を形成する。
ここでも、先の工程で所定の回路パターンに形成され
た第1の金属箔(1)のうち特にリードに相当する部分
(6)〔以下単にリード(6)と言う。〕は上記第2の
金属箔(2)に裏打ちされているので、レジスト(7)
を塗布してもずれたり変形したりする虞れはない。この
ため上記レジスト(7)は、リード(6)上の所定位置
に形成することが可能となる。
なお、第1の金属箔(1)の上記第2の金属箔(2)
と反対側の面,特に窓部(4)内に電着ホトレジスト
(8)を形成すれば、当該第1の金属箔(1)はこの電
着ホトレジスト(8)で保護されることになり、エッチ
ングに際してバンプのサイドエッチングが防止され、一
層高精度なバンプが形成されることになる。
続いて、第6図に示すように、上記第2の金属箔
(2)に対してエッチング処理を施し、その後第2の金
属箔(2)上に形成されたレジスト(7)および第1の
金属箔(1)上の窓部(4)内に形成された電着ホトレ
ジスト(8)を除去する。
なお、本実施例では、上記エッチング工程に使用する
エッチング液としてNaOH5%の溶液またはHCl5%の溶液
を使用した。
その結果、上記第2の金属箔(2)はエッチングされ
てレジスト(7)が形成された部分のみが残り電極接続
用のAlからなるバンプ(9)が上記第1の金属箔(1)
の所定位置,ここではリード(6)の先端部に高精度に
形成される。
したがって、リード(6)上に直接バンプ(9)が形
成されることになり、別工程で形成したバンプをリード
上に転写する工程も必要なくなる。よって、製造工程が
簡略化されるとともに歩留りも向上しコストダウンが図
れる。さらに、上記バンプ(9)は金等の高価な材料か
ら形成することなく材料費の安いAlで形成することがで
きるため、より一層コストダウンが図れることになる。
次に、得られたフィルムキャリアを用いて第7図に示
す如く半導体素子(10)の接合を試みた。
すなわち、半導体素子(10)上の電極(11)に上記フ
ィルムキャリアのバンプ(9)を位置合わせしてツール
(12)で加熱,加圧してボンディングした。
この結果、上記Alからなるバンプ(6)と半導体素子
(10)の電極(11)は充分強い接合強度が得られる。な
お本実施例では、リード(6)一本当たり50gの剥離強
度が得られた。
したがって、本発明に係るフィルムキャリアは、半導
体素子(10)をリード(6)のみで保持することができ
ることになり自動ボンディング化に好適なものとなる。
なお、上記ボンディングには超音波を併用して低温で
接合することが可能であり、この場合には熱により半導
体素子(10)の機能が損なわれることはなく良好に接合
される。
なお、本発明上記プロセスは一例であり、先ずAlバン
プをエッチング形成した後にCuパターンをエッチング形
成して同様な形状を得ることも可能である。
〔発明の効果〕
以上の説明からも明らかなように、本発明によれば、
異種金属箔からなる金属重合体に対して片面側から交互
にエッチング処理を施して回路パターンとバンプを形成
しているので、回路パターン形成時およびバンプ形成時
にもこれら金属箔同士が密着されて互いに補強されるこ
とになり、回路パターンはファインピッチに形成され、
バンプは高精度に形成される。
また、バンプをフィルムキャリアに予め形成すること
ができるので、別工程で形成されたバンプをリード上に
転写する等の工程がいらなくなり製造工程は簡略化さ
れ、歩留りが向上するばかりか、バンプを安価な材料費
のAlで形成することができる。
したがって、高精度でしかも安価なフィルム・キャリ
アを提供することができる。
【図面の簡単な説明】
第1図乃至第6図は本発明に係るフィルムキャリアの製
造方法をその工程順に従って示すもで、第1図はクラッ
ド材を示す要部拡大断面図、第2図は回路パターン形成
のためのレジスト形成工程を示す要部拡大断面図、第3
図は第1の金属箔のエッチング工程を示す要部拡大断面
図、第4図は樹脂層形成工程を示す要部拡大断面図、第
5図はバンプ形成のためのレジスト形成工程を示す要部
拡大断面図、第6図は第2の金属箔のエッチング工程を
示す要部拡大断面図である。 第7図はフィルムキャリアの半導体素子への接合工程を
示す要部拡大断面図である。 1……第1の金属箔 2……第2の金属箔 5……樹脂層 6……リード 9……バンプ 10……半導体素子

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1の金属箔と第2の金属箔が積層されて
    なる金属重合体のうち第1の金属箔に対してエッチング
    を施し所定の回路パターンを形成する工程と、 前記第1の金属箔上に支持体となる樹脂層を形成する工
    程と、 上記金属重合体の第2の金属箔側からエッチングを施し
    上記第1の金属箔よりなる回路パターンの所定の位置に
    前記第2の金属箔をバンプとして残存せしめる工程とを
    有することを特徴とするフィルムキャリアの製造方法。
JP62330966A 1987-12-26 1987-12-26 フィルムキャリアの製造方法 Expired - Fee Related JP2508494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62330966A JP2508494B2 (ja) 1987-12-26 1987-12-26 フィルムキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62330966A JP2508494B2 (ja) 1987-12-26 1987-12-26 フィルムキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPH01173628A JPH01173628A (ja) 1989-07-10
JP2508494B2 true JP2508494B2 (ja) 1996-06-19

Family

ID=18238365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62330966A Expired - Fee Related JP2508494B2 (ja) 1987-12-26 1987-12-26 フィルムキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP2508494B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295432A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Works Ltd バンプの製法
JP4917357B2 (ja) * 2006-06-06 2012-04-18 日置電機株式会社 測定装置

Also Published As

Publication number Publication date
JPH01173628A (ja) 1989-07-10

Similar Documents

Publication Publication Date Title
WO1991006977A1 (en) Flexible circuit board for mounting ic and method of producing the same
JPH07201864A (ja) 突起電極形成方法
JPH0158864B2 (ja)
JP2781019B2 (ja) 半導体装置およびその製造方法
JPH11176870A (ja) 半導体装置及びその製造方法
JP2508494B2 (ja) フィルムキャリアの製造方法
JPH0357617B2 (ja)
US6007668A (en) Tab tape and method for producing same
JPH07183304A (ja) 半導体装置の製造方法
EP0587296B1 (en) Tab tape and method for producing it
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JPH0466384B2 (ja)
JP3051617B2 (ja) 半導体装置の製造方法
JP2867547B2 (ja) 導電突起の形成方法
JPS6234143B2 (ja)
JPS5940539A (ja) 半導体装置およびその製造方法
JP2001053116A (ja) 2層配線tabテープ及びその製造方法
JP3141682B2 (ja) 複合リードフレーム
JP3028413B1 (ja) 電子回路装置
JP3021509B2 (ja) 導電突起の形成方法
JPH0719797B2 (ja) 半導体装置の実装具
JP2780376B2 (ja) バンプ付きtabテープの製造方法
JPH0878419A (ja) バンプ及びそれを用いた半導体装置の製造方法
JP3036455B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees