JPH0466384B2 - - Google Patents

Info

Publication number
JPH0466384B2
JPH0466384B2 JP62270529A JP27052987A JPH0466384B2 JP H0466384 B2 JPH0466384 B2 JP H0466384B2 JP 62270529 A JP62270529 A JP 62270529A JP 27052987 A JP27052987 A JP 27052987A JP H0466384 B2 JPH0466384 B2 JP H0466384B2
Authority
JP
Japan
Prior art keywords
film
bumps
master mask
mask
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62270529A
Other languages
English (en)
Other versions
JPH01112741A (ja
Inventor
Yasunori Kusakabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP62270529A priority Critical patent/JPH01112741A/ja
Publication of JPH01112741A publication Critical patent/JPH01112741A/ja
Publication of JPH0466384B2 publication Critical patent/JPH0466384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路を回路基板に接続する集積
回路の接続方法に関するものである。
(従来の技術) 従来より集積回路の接続には種々の方法が開発
されているが、特に転写バンプ法として、特開昭
59−202643号公報に示されているものがある。こ
れは接続バンプが設けられているLSI封止樹脂フ
イルムを用いるもので、このフイルムの作成に際
して先ずポリエステルフイルム上にアルミニウム
膜をラミネートし、このアルミニウム膜上にポリ
イミド等と樹脂フイルムを被膜し、この樹脂フイ
ルムに適当な方法でバンプ形成用穴をあける。こ
の穴にメツキによつてニツケル等のバンプを形成
する。その後ポリエステルフイルムを機械的に剥
がし、ついでアルミニウム膜をエツチング法によ
り除去する。このようにしてバンプを有する封止
樹脂フイルムを製造する。そしてLSIの電極と、
封止樹脂フイルムのバンプと、基板上の接続端子
との位置合わせをして接続するものである。
(発明が解決しようとする問題点) 上記した従来技術では、LSI封止樹脂フイルム
を製造するのにポリエステルフイルム、アルミニ
ウム膜、ポリイミドフイルム等3層のラミネート
工程が必要で、当然ながら接着剤塗布工程も必要
で工程が複雑である。ポリイミドフイルムにはバ
ンプ形成用穴が適当な方法であけられるのである
が、これは高精度な位置出しを必要とするのでコ
ストの上昇を招き、しかもこのポリイミドフイル
ムはその都度消費されるので高コストである。さ
らにアルミニウム膜は1回毎にエツチング法によ
り除去されるので、再度の使用ができず、しかも
このエツチング工程がさらに必要である。このよ
うに全体として工程数が多く複雑であり、高精度
な作業が必要で量産性に劣るものであり、ポリイ
ミドフイルムやアルミニウム膜の再利用が不可能
なため製造コストが際めて高くなるなどの問題が
ある。
そこで本発明の目的は、バンプ付きフイルムの
製造工程を簡単にして低コスト化を達成し、量産
性および信頼性を向上させる集積回路の接続方法
を提供することにある。
(問題点を解決するための手段) 本発明の特徴は、一旦高精度に形成されたマス
ターマスクをバンプ付きフイルムの形成に繰返し
使用するところにある。すなわち導電体の上面に
集積回路のパツドに対向する位置に孔部を有する
メツキ用マスクを設けてなるマスターマスクを形
成し、このマスターマスクの孔部に電気メツキに
よつてバンプを形成し、マスターマスクの上面に
上記バンプを保持するバインダとして作用する樹
脂被膜を形成し、バンプおよび樹脂被膜をマスタ
ーマスクから剥離させてバンプ付きフイルムを形
成し、このバンプ付きフイルムを集積回路と回路
基板との間に位置合せして挟持して接合するとこ
ろにある。
(実施例) 本発明の一実施例を図面を参照して説明する。
まずマスターマスク1を形成するには、第1図
示のように、セラミツク、耐熱ガラスなど耐熱性
が良くて熱膨張係数の小さい材料で作られた絶縁
性基板11の上面に、スパツタリングによつて金
属、金属酸化物などの導電体12が形成される。
この導電体にはバンプが剥がれやすい材料が用い
られるもので、バンプとして金がメツキされる際
には、例えばプラチナ、ニツケル、銅などで形成
される。導電体12の上面には、メツキ用マスク
13がスパツタリングまたはキヤステイングによ
つて形成される。メツキ用マスク13はポリイミ
ド樹脂あるいは酸化ケイ素など、その上に形成さ
れるバンプ付きフイルム2の剥離性が良く、ピン
ホールの少ない材料で形成される。メツキ用マス
ク13には集積回路のパツドに対向する位置に、
エツチング等によつて孔部14……が高精度に設
けられる。またマスターマスク1の上面には、フ
イルムの剥離を容易にするための剥離用のテフロ
ンコーテイングを施してもよい。
バンプ付きフイルム2をこのマスターマスク1
で形成するには、第2図示のようにマスターマス
クの孔部14……に電気メツキ法によつて金など
のバンプ21……を盛り上げ状態に形成する。つ
いでマスターマスク1のメツキ用マスク13の上
面に樹脂被膜22を形成する。この樹脂被膜22
はバンプ21を保持するバインダとして作用する
もので、その材料としては、バンプ21を金で形
成する場合には、ポリイミド樹脂など耐熱性の優
れたものが望ましく、その形成方法はキヤステイ
ング、ロールコーター、スピンナー等の種々の手
段が適用可能である。この他にもバンプをハンダ
で形成する場合には、耐熱性は劣るが、エポキシ
系、ポリエステル系などの樹脂被膜などを用いて
形成してもよい。樹脂被膜22の厚さはバンプ2
1のバインダとして作用すればよいので、バンプ
21の高さとほぼ同じ程度あるいはバンプ21の
頂部が露出する程度すなわち25〜50ミクロン程度
でよい。また、一度樹脂を厚めに形成した後、表
面を薄く削り、各々のバンプを強制的に露出させ
てもよい。ついで樹脂被膜22をバンプ21と共
にマスターマスク1から剥離させ、バンプ付きフ
イルム2を形成する。マスターマスク1にテフロ
ンコーテイングを施してある場合にはこの剥離は
一層容易となる。
マスターマスク1から剥離したバンプ付きフイ
ルム2は、バンプ21……の位置が第3図示のよ
うに集積回路3の接続用パツド3a……に対向
し、また回路基板4の上面に形成されている配線
パターン4a,4bに対向するように位置合せし
た後で、熱圧着、超音波接合あるいはサーモソニ
ツク接合技術等によつて接合し、集積回路3を回
路基板4に接続する。なお集積回路3の下面には
パツド3a……を除く部分に保護膜3bが形成し
てある。
さらにバンプ付きフイルム2をマスターマスク
1から剥離する際には、樹脂被膜22が半硬化状
態とすることが望ましい。この半硬化状態のバン
プ付きフイルム2を集積回路3と回路基板4との
間に挟持して接合することにより、接合後は完全
硬化状態となり、接合部の封止作用とともに集積
回路を回路基板に接続する作用を果す。
(発明の効果) 以上に説明したように本発明では、高精度に形
成されたマスターマスクを繰り返し使用してバン
プ付きフイルムを形成することができるので、コ
ストの低減を達成でき、工程数が減少し作業が簡
略化できる。しかも高精度のマスターマスクを使
用するので高精度なバンプ付きフイルムが形成で
き、接続の信頼性を増大できる。さらに樹脂被膜
が半硬化状態で接合されることにより、確実に接
着され、その接続部の封止状態が向上する。
【図面の簡単な説明】
図面は本発明の工程を説明するもので、第1図
はマスターマスクの形成工程、第2図はバンプ付
きフイルムの形成工程、第3図は集積回路と回路
基板との接合工程を示す断面図である。 1……マスターマスク、12……導電体、13
……メツキ用マスク、14……孔部、2……バン
プ付きフイルム、21……バンプ、22……樹脂
被膜、3……集積回路、3a……パツド、4……
回路基板。

Claims (1)

  1. 【特許請求の範囲】 1 導電体の上面に集積回路のパツドに対向する
    位置に孔部を有するメツキ用マスクを設けてなる
    マスターマスクを形成し、 上記マスターマスクの孔部に電気メツキによつ
    てバンプを形成し、 上記マスターマスクの上面に上記バンプを保持
    するバインダとして作用する樹脂被膜を形成し、 上記バンプおよび上記樹脂被膜を上記マスター
    マスクから剥離させてバンプ付きフイルムを形成
    し、 上記バンプ付きフイルムを集積回路と回路基板
    との間に位置合せして挟持して接合する ことを特徴とする集積回路の接続方法。 2 上記特許請求の範囲第1項において、バンプ
    付きフイルムの剥離は、樹脂被膜が半硬化状態で
    行われることを特徴とする集積回路の接続方法。
JP62270529A 1987-10-27 1987-10-27 集積回路の接続方法 Granted JPH01112741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62270529A JPH01112741A (ja) 1987-10-27 1987-10-27 集積回路の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62270529A JPH01112741A (ja) 1987-10-27 1987-10-27 集積回路の接続方法

Publications (2)

Publication Number Publication Date
JPH01112741A JPH01112741A (ja) 1989-05-01
JPH0466384B2 true JPH0466384B2 (ja) 1992-10-23

Family

ID=17487487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62270529A Granted JPH01112741A (ja) 1987-10-27 1987-10-27 集積回路の接続方法

Country Status (1)

Country Link
JP (1) JPH01112741A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
US5197185A (en) * 1991-11-18 1993-03-30 Ag Communication Systems Corporation Process of forming electrical connections between conductive layers using thermosonic wire bonded bump vias and thick film techniques

Also Published As

Publication number Publication date
JPH01112741A (ja) 1989-05-01

Similar Documents

Publication Publication Date Title
KR100265616B1 (ko) 도전성 폴리머 및 유전체를 이용한 플립칩
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
KR970000972B1 (ko) 반도체 장치 및 그 제조 방법
US6420787B1 (en) Semiconductor device and process of producing same
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH04234139A (ja) 半導体チップの基板への直接取付け法
KR20020096968A (ko) 회로 장치의 제조 방법
JPH03178152A (ja) モールドicおよびその製造方法
JPS62230027A (ja) 半導体装置の製造方法
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JPH0357617B2 (ja)
JPH0466384B2 (ja)
JPH03129745A (ja) 半導体装置の実装方法
JP2508494B2 (ja) フィルムキャリアの製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JP4073294B2 (ja) 回路装置の製造方法
JP2549278Y2 (ja) 混成集積回路基板
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP3028413B1 (ja) 電子回路装置
JPH0677285A (ja) Ic素子の実装方法
KR970005714B1 (ko) 반도체 장치 및 그 제조 방법
JP2653482B2 (ja) Icのリード接続方法
JP3021508B2 (ja) 導電突起の形成方法
JPH0719797B2 (ja) 半導体装置の実装具
JP2867547B2 (ja) 導電突起の形成方法