JP3036455B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3036455B2
JP3036455B2 JP9020208A JP2020897A JP3036455B2 JP 3036455 B2 JP3036455 B2 JP 3036455B2 JP 9020208 A JP9020208 A JP 9020208A JP 2020897 A JP2020897 A JP 2020897A JP 3036455 B2 JP3036455 B2 JP 3036455B2
Authority
JP
Japan
Prior art keywords
lead
film carrier
carrier tape
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9020208A
Other languages
English (en)
Other versions
JPH10223682A (ja
Inventor
明 吉開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9020208A priority Critical patent/JP3036455B2/ja
Publication of JPH10223682A publication Critical patent/JPH10223682A/ja
Application granted granted Critical
Publication of JP3036455B2 publication Critical patent/JP3036455B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、半導体チップとリードフレームと
を、フィルムキャリアテープを用いて接続した半導体装
置の製造方法に関する。
【0002】
【従来の技術】従来のこの種の半導体装置(従来例)につ
いて、図7を参照して説明する。なお、図7は、従来例
を説明するための図であって、図7の(A)および(B)
は、その半導体装置の平面図および断面図である。
【0003】従来のこの種の半導体装置(従来例)は、図
7の(A)および(B)に示すように、外部との接続のため
のアウターリード7bと、その他端に形成されたインナ
ーリード7aとを持つリードフレームを有する。そし
て、このリードフレームのインナーリード7aは、フィ
ルムキャリアテープのアウターリード4bと接続され、
また、フィルムキャリアテープのインナーリード4a
は、半導体チップ6上のバンプ6aと接続されている。
【0004】これらインナーリード4aおよびアウター
リード4bは、接着剤2を介して、絶縁フィルムで形成
されたサスペンダー5に接着されて支持されており、こ
れらと半導体チップ6及びリードフレームの一部を樹脂
8で封止した構造となっていた。なお、図7(B)中の7
cは、半導体チップ6塔載用のアイランドである。
【0005】次に、上記従来例の製造方法について、図
8〜図12を参照して説明する。なお、図8は、従来例
におけるフィルムキャリア型半導体装置を説明するため
の図であって、(a)及び(b)は、その平面図および断面
図である。また、図9は、従来例の製造方法を説明する
ための図であって、(c)〜(f)からなる製造工程順断面
図であり、図10は、図9に続く(g)〜(i)からなる製
造工程順断面図である。一方、図11は、同じく従来例
の製造工程を部分的に平面図で説明する図であって、
(a)〜(b)からなる工程順平面図であり、図12は、図
11に続く(c)〜(d)からなる工程順平面図である。
【0006】従来例の製造方法では、まず、図8(a)お
よび(b)に示すようなフィルムキャリア型半導体装置を
準備する。このフィルムキャリア型半導体装置は、図9
(c)に示すように、10〜20ミクロン程度の熱硬化型
の接着剤2を形成したポリイミド等の絶縁フィルム1を
準備する。
【0007】次に、図9(d)に示すように、この絶縁フ
ィルム1に、搬送のためのスプロケットホール3a,半
導体チップを搭載するためのデバイスホール3b,アウ
ターリードを形成するためのアウターリードホール3c
を、金型などを用いて形成する。(なお、図9(d)中の
符号5は、絶縁フィルム1で形成されたサスペンダ−を
示す。以下同じ。)続いて、図9(e)に示すように、絶
縁フィルム1と銅等の金属箔4とを加熱・加圧すること
により接着する。
【0008】次に、フォトリソグラフィーなどを用いて
選択的に金属箔4をエッチングし、図9(f)に示すよう
に、インナーリード4a,アウターリード4b,電気テ
スト用のテストパッド4c[前掲の図8(a)参照]を形成
する。その後、金または錫などのメッキ(図示せず)をリ
ード表面に施すことにより、フィルムキャリアテープが
完成する[図9(f)参照]。
【0009】次いで、図10(g)および図11(a)に示
すように、このフィルムキャリアテープのインナーリー
ド4aと、半導体チップ6のパッド電極上に予め形成し
たバンプ6aとを位置合わせし、熱圧着法や共晶法を用
いて接合し、さらにアウターリード4bを所望の長さ及
び形状に成形する。
【0010】一方、図11(b)に示すリードフレーム7
を準備する。このリードフレーム7は、外部との接続の
ためのアウターリード7bと、吊りリード7dで固定さ
れた半導体チップ搭載用のアイランド7cと、フィルム
キャリアテープのアウターリード4b[前掲の図11
(a)参照]に合うように形成されたインナーリード7a
とを持つものである。
【0011】このリードフレーム7のインナーリード7
aと前記工程で成形したフィルムキャリアテープのアウ
ターリード4b[前掲の図10(g)参照]とを位置合わせ
した後、この両者を、図10(h)および図12(c)に示
すように、ボンディングツール9を用いて接続する。な
お、図12(c)中の符号9aは、ボンディングツール9
による接続部分を示す。この際、同時にアイランド7c
と半導体チップ6とをAgペースト(図示せず)などで接
着する。
【0012】その後、図10(i)および図12(d)に示
すように、樹脂8により樹脂封止し、アウターリード7
bを所望の形状に成形する。以上の工程により、前掲の
図7(a),(b)に示したような半導体装置(従来例)が完
成する。
【0013】
【発明が解決しようとする課題】ところで、従来の上記
半導体装置(従来例)では、バーンインテスト等において
“マイグレーション発生による信頼性低下”という問題
があった。その理由は、フィルムキャリアテープの接着
剤2中のイオン性不純物と環境中から取り込んだ水分に
より、さらに、リードとリードに加わる電位差により、
隣一方のリードからリードを構成している金属が接着剤
2中にイオンとして浸透し、他方のリード側で金属とし
て析出し、それが成長することにより隣接のリードがシ
ョートしてしまうためである。
【0014】従って、フィルムキャリアテープを作成す
る際に使用する接着剤としては、イオン性不純物が非常
に少なく、かつ、前記したとおり、リード形成時のエッ
チングやメッキの際、イオン性不純物を取り込みにくい
ものを使用することが必要となっている。また、同様に
吸水率の低い接着剤を使用することも必要である。しか
し、このような特性を持つ接着剤は、非常に高価である
という新たな問題につながる。
【0015】さらに、従来例の構造では、フィルムキャ
リアテープの周囲を樹脂8で覆っているため、水分が抜
けにくく、前掲の図8(a),(b)に示したような“フィ
ルムキャリア型半導体装置”単独の形態より信頼性に劣
るという問題があった。即ち、接着剤2の存在によりこ
の問題が発生する。
【0016】従って、サスペンダー5が半導体装置内に
残らないようにすれば問題はないが、このことにより、
新たに次のような問題が発生する。即ち、リードの変形
を防止する目的で設けているサスペンダー5を除去する
ことにより、リードが変形しやすく、歩留まりを著しく
低下させるということである。一般的に、リードの厚み
は20〜40μm,リードの幅は30〜100μm,リードの長
さは4〜7mmであり、非常に変形しやすい。従って、サ
スペンダー5をなくすことは、即大幅な歩留まり低下を
招くことになる。
【0017】一方、特開平2−58246号公報には、剥離可
能な接着剤を用いてサスペンダーを除去することが開示
されている。その目的は、各リードとの機械的なつなが
りを断つことにより、実装後の温度変化によるサスペン
ダーの伸びによるリードの変形,破断を防止することに
あり、この目的を達成するため、サスペンダーの除去を
意図したものである。従って、接着剤そのものについて
は完全に除去できなくても、前述したとおり、20μm程
度の厚みであるから、上記目的を達成し得るということ
ができる。
【0018】しかしながら、接着剤が完全に除去でき
ず、このため、前述のような問題が発生し、また、この
接着剤は、熱を加える手段が伴うため、金属箔の張り付
け時における“絶縁フィルムの熱膨張”により、寸法精
度を悪くするという問題もあった。
【0019】本発明は、前記問題点に鑑み成されたもの
であって、その目的とするところは、前記した問題点を
解消し、耐マイグレ−ション性の高い、高信頼性の半導
体装置の製造方法を提供することにある。
【0020】
【0021】
【課題を解決するための手段】発明に係る半導体装置
の製造方法は、(1)複数のアウターリード及びインナー
リードと、半導体チップ搭載のためのアイランドとを持
つリードフレームを準備する工程と、(2) 絶縁性フィル
ム上に形成された接着層により前記絶縁性フィルムに固
定された複数のインナーリード及び複数のアウターリー
ドとを持つフィルムキャリアテープを準備する工程と、
(3) 回路が形成された半導体チップ上のパッドとフィル
ムキャリアテープのインナーリードを位置合わせした
後、両者を半導体チップがフィルムキャリアテープのリ
ードが形成されている面に接合させる工程と、(4) 前記
半導体チップが接合されたフィルムキャリアテープのア
ウターリードを所望の形状及び長さに成形する工程と、
(5) 前記フィルムキャリアテープのアウターリードとリ
ードフレームのインナーリードとを位置合わせした後、
両者を接合する工程と、(6) 前記フィルムキャリアテー
プの接着剤を含む絶縁フィルムを除去する工程と、(7)
前記半導体チップ、フィルムキャリアテープ及びリード
フレームの一部を樹脂封止する工程と、を含むことを特
徴とする
【0022】
【発明の実施の形態】次に、本発明に係る半導体装置の
実施の形態について、その構成を図1に基づいて説明す
る。なお、図1は、本発明の一実施形態を説明する図で
あって、図1の(A)および(B)は、その半導体装置の平
面図および断面図である。
【0023】本発明に係る半導体装置は、図1(A),
(B)に示すように、半導体チップ6は、リードフレーム
のアイランド7c上に銀ペーストなどにより接着されて
いる。また、リードフレームのインナーリード7aと、
前記半導体チップ6のパッド電極上に金などで形成され
たバンプ6aとは、銅等に金又は錫によりメッキされた
フィルムキャリアテープの“インナーリード4aからア
ウターリード4bまでのリード”により、接続されてい
る。そして、エポキシ樹脂などの樹脂8により封止され
た構造であって、マイグレーション発生の要因となる接
着剤等が存在しない構造となっている。
【0024】次に、本発明に係る半導体装置の製造方法
について、図2〜図6を参照して説明する。なお、図2
は、本発明に係る“フィルムキャリア型半導体装置”を
説明するための図であって、(a)及び(b)は、その平面
図および断面図である。また、図3は、本発明に係る半
導体装置の製造方法を説明するための図であって、(c)
〜(g)からなる製造工程順断面図であり、図4は、図3
に続く(h)〜(j)からなる製造工程順断面図である。一
方、図5は、同じく本発明に係る半導体装置の製造工程
を部分的に平面図で説明する図であって、(a)〜(b)か
らなる工程順平面図であり、図6は、図5に続く(c)〜
(d)からなる工程順平面図である。
【0025】本発明に係る半導体装置の製造方法では、
まず、図2(a),(b)に示すようなフィルムキャリア型
半導体装置を準備する。このフィルムキャリア型半導体
装置は、図3(c)に示すように、10〜20ミクロン程
度の接着剤2を形成したポリイミド等の絶縁フィルム1
を準備する。なお、ここで使用する接着剤としては、接
着に熱を加える必要のないものが望ましい。
【0026】次に、図3(d)に示すように、この絶縁フ
ィルム1に、搬送のためのスプロケットホール3a,半
導体チップを搭載するためのデバイスホール3b,アウ
ターリードを形成するためのアウターリードホール3c
を、金型などを用いて形成する。(なお、図3(d)中の
符号5は、絶縁フィルム1で形成されたサスペンダ−を
示す。以下同じ。)続いて、図3(e)に示すように、前
記絶縁フィルム1と銅等の金属箔4とを加熱・加圧する
ことにより接着する。
【0027】次に、フォトリソグラフィーなどを用いて
選択的に金属箔4をエッチングし、図3(f)に示すよう
に、インナーリード4a,アウターリード4b,電気テ
スト用のテストパッド4c[前掲の図2(a)参照]を形成
する。その後、金又は錫などのメッキ(図示せず)を、リ
ード表面に施すことによりフィルムキャリアテープが完
成する[図3(f)参照]。
【0028】次いで、図3(g)に示すように、前記フィ
ルムキャリアテープのインナーリード4aと、半導体チ
ップ6のパッド電極上に予め形成したバンプ6aとを位
置合わせし、熱圧着法や非晶法を用いて接合し、さら
に、図4(h)および図5(a)に示すように、アウターリ
ード4bを所望の長さ及び形状に成形する。その際、半
導体チップ6は、図3(g)および図5(a)に示すよう
に、フィルムキャリアテープのリード形成側に接合する
ようにする。これは、後のサスペンダー5の除去工程
で、サスペンダー5が半導体装置内に残らないようにす
るためである。
【0029】一方、図5(b)に示すリードフレーム7を
準備する。このリードフレーム7は、外部との接続のた
めのアウターリード7bと、吊りリード7dで固定され
た半導体チップ搭載用のアイランド7cと、フィルムキ
ャリアテープのアウターリード4b[前掲の図2(a)参
照]に合うように形成されたインナーリード7aを持つ
ものである。
【0030】そして、図4(i)および図6(c)に示すよ
うに、上記リードフレーム7のインナーリード7aと、
前記成形したフィルムキャリアテープのアウターリード
4b[前掲の図4(h)参照]とを位置合わせし、接続す
る。この際、同時にアイランド7cと半導体チップをA
gペースト(図示せず)などで接着する。なお、図6(c)
中の符号9aは、接続部分を示す。次いで、有機溶剤や
紫外線等により、接着剤を除去又は接着力を低下させ、
接着剤と共にサスペンダーを除去する[図4(i)参照]。
【0031】その後、図4(j)および図6(d)に示すよ
うに、樹脂8により樹脂封止し、アウターリード7bを
所望の形状に成形することにより、前掲の図1(a),
(b)のような半導体装置が完成する。
【0032】
【作用】本発明に係る半導体装置は、接着剤2及びサス
ペンダー5が半導体装置内に残らない構造のため、従来
の半導体装置で問題となっていたマイグレーションを発
生させるイオン性不純物及び水分等の要因を除去してい
る。また、本発明に係る半導体装置の製造方法は、半導
体チップをフィルムキャリアテープのリード形成面側に
接続するようにし、リード変形防止のため、リードを保
持する必要のあるリードフレームとフィルムキャリアテ
ープとの接合工程までは、サスペンダー5を残し、接合
後に、接着剤2をサスペンダー5と共に除去することに
より、マイグレーション発生の要因を除去することがで
きるため、信頼性の高い半導体装置を提供することがで
きる。
【0033】本発明は、以上の構造または製造方法をと
ることで、マイグレーション発生の要因である接着剤の
存在しない、信頼性の高い半導体装置を得ることができ
る。また、熱硬化型の接着剤を使用しないことにより、
テープの寸法精度が確保でき、かつ、接着剤を除去する
ようにしたため、フィルムキャリアテープが安価とな
る。さらに、半導体チップの接着方向を、リード形成面
側にしたことにより、サスペンダーの除去が容易に可能
となっている。
【0034】
【実施例】以下、本発明で使用する接着剤およびその除
去方法の具体例を挙げ、本発明について更に詳細に説明
する。本実施例では、接着剤として、アクリル系接着剤
を使用し、その除去方法として、有機溶剤に浸漬すると
同時に超音波を印加した。これにより、従来の接着剤を
使用した半導体装置の場合、150℃のバーンインテスト
において、168hでマイグレーションの発生が確認さ
れ、2000hでショート若しくはリーク不良という電気的
な不良が発生したのに対し、本実施例では、2000hでも
全く電気的に問題ないという結果を得た。
【0035】上記実施例では、接着剤として、加熱が不
要な接着剤について説明したが、比較的精度が必要でな
いものでも、完全に除去できる接着剤であれば、全く問
題なく使用が可能である。また、紫外線等による除去が
可能であれば、その除去方法については、前述の方法以
外でも全く問題ないのは勿論であり、いずれも本発明に
包含されるものである。さらに、本明細書では“接着
剤”という表現をしているが、“粘着材”でも問題な
く、リードを保持することができるものであれば、どの
ような種類のものでも本発明で使用することができる。
【0036】
【発明の効果】本発明は、前記した構成からなる半導体
置の製造方法からなることを特徴とし、これにより、
信頼性、即ち耐マイグレーション性の高い半導体装置を
提供することができる。その理由は、マイグレーション
の発生要因である接着剤が半導体装置内に残らない製
方法を用いたからである。
【0037】また、本発明では、高価な材料(接着剤)を
使用する必要がない利点を有する。その理由は、従来、
半導体装置内に接着剤が残る構造であったため、マイグ
レーションの要因となる接着剤としては、不純物及び水
分の残りにくい高価で特殊な材料を使用する必要があっ
たが、接着剤が残らない本発明では、リードの保持とい
う機能を果たすだけでよく、安価な材料が使用できるた
めである。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一実施形態を説明す
る図であって、(A)は、その半導体装置の平面図であ
り、(B)は断面図である。
【図2】本発明に係る“フィルムキャリア型半導体装
置”を説明するための図であって、(a)及び(b)は、そ
の平面図および断面図である。
【図3】本発明に係る半導体装置の製造方法を説明する
ための図であって、(c)〜(g)からなる製造工程順断面
図である。
【図4】図3に続く(h)〜(j)からなる製造工程順断面
図である。
【図5】本発明に係る半導体装置の製造工程を部分的に
平面図で説明する図であって、(a)〜(b)からなる工程
順平面図である。
【図6】図5に続く(c)〜(d)からなる工程順平面図で
ある。
【図7】従来例を説明するための図であって、(A)およ
び(B)は、その平面図および断面図である。
【図8】従来例におけるフィルムキャリア型半導体装置
を説明するための図であって、(a)及び(b)は、その平
面図および断面図である。
【図9】従来例の製造方法を説明するための図であっ
て、(c)〜(f)からなる製造工程順断面図である。
【図10】図9に続く(g)〜(i)からなる製造工程順断
面図である。
【図11】従来例の製造工程を部分的に平面図で説明す
る図であって、(a)〜(b)からなる工程順平面図であ
る。
【図12】図11に続く(c)〜(d)からなる工程順平面
図である。
【符号の説明】
1 絶縁フィルム 2 接着剤 3a スプロケットホール 3b デバイスホール 3c アウターリードホール 4 金属箔 4a インナーリード 4b アウターリード 4c テストパッド 5 サスペンダー 6 半導体チップ 6a バンプ 7 リードフレーム 7a インナーリード 7b アウターリード 7c アイランド 7d 吊りリード 8 樹脂 9 ボンディングツール 9a 接続部分

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 (1) 複数のアウターリード及びインナー
    リードと、半導体チップ搭載のためのアイランドとを持
    つリードフレームを準備する工程と、(2) 絶縁性フィル
    ム上に形成された接着層により前記絶縁性フィルムに固
    定された複数のインナーリード及び複数のアウターリー
    ドとを持つフィルムキャリアテープを準備する工程と、
    (3) 回路が形成された半導体チップ上のパッドとフィル
    ムキャリアテープのインナーリードを位置合わせした
    後、両者を半導体チップがフィルムキャリアテープのリ
    ードが形成されている面に接合させる工程と、(4) 前記
    半導体チップが接合されたフィルムキャリアテープのア
    ウターリードを所望の形状及び長さに成形する工程と、
    (5) 前記フィルムキャリアテープのアウターリードとリ
    ードフレームのインナーリードとを位置合わせした後、
    両者を接合する工程と、(6) 前記フィルムキャリアテー
    プの接着剤を含む絶縁フィルムを除去する工程と、(7)
    前記半導体チップ、フィルムキャリアテープ及びリード
    フレームの一部を樹脂封止する工程と、を含むことを特
    徴とする半導体装置の製造方法。
JP9020208A 1997-02-03 1997-02-03 半導体装置の製造方法 Expired - Lifetime JP3036455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9020208A JP3036455B2 (ja) 1997-02-03 1997-02-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9020208A JP3036455B2 (ja) 1997-02-03 1997-02-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10223682A JPH10223682A (ja) 1998-08-21
JP3036455B2 true JP3036455B2 (ja) 2000-04-24

Family

ID=12020757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9020208A Expired - Lifetime JP3036455B2 (ja) 1997-02-03 1997-02-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3036455B2 (ja)

Also Published As

Publication number Publication date
JPH10223682A (ja) 1998-08-21

Similar Documents

Publication Publication Date Title
US5548091A (en) Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2626621B2 (ja) 半導体装置の製造方法
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP3036455B2 (ja) 半導体装置の製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3331146B2 (ja) Bga型半導体装置の製造方法
JPH0239448A (ja) フィルムキャリアテープ
KR100350758B1 (ko) 반도체 장치 및 그 제조 공정
JP3830640B2 (ja) リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPS5940539A (ja) 半導体装置およびその製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JPH01297828A (ja) 半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法
JP2596387B2 (ja) 樹脂封止型半導体装置
JP2705263B2 (ja) Tab用テープキャリアの製造方法
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JP3275792B2 (ja) 半導体素子搭載用tabテープおよびそれを用いた半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法
JP2001053116A (ja) 2層配線tabテープ及びその製造方法
JP2609709B2 (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000125