JPH0547847A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0547847A JPH0547847A JP20072091A JP20072091A JPH0547847A JP H0547847 A JPH0547847 A JP H0547847A JP 20072091 A JP20072091 A JP 20072091A JP 20072091 A JP20072091 A JP 20072091A JP H0547847 A JPH0547847 A JP H0547847A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- bumps
- tape
- semiconductor device
- polyimide tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 細密ピッチのＩＣチップを実装するためのフ
レキシブル基板。 【構成】 ポリイミド１に穴６をあけ導体３をメッキ電
極として、バンプ２を形成したポリイミドテープを細密
ピッチＩＣ５を実装するフレキシブル基板に用いる。
レキシブル基板。 【構成】 ポリイミド１に穴６をあけ導体３をメッキ電
極として、バンプ２を形成したポリイミドテープを細密
ピッチＩＣ５を実装するフレキシブル基板に用いる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣチップを実装する半
導体装置に関する。
導体装置に関する。
【０００２】
【従来の技術】従来のＩＣチップ実装に用いられるフレ
キシブル基板としては、ポリイミド上の接着層に銅箔を
貼り合わせた、通常３−Ｌａｙｅｒと呼ばれるテープの
銅箔をエッチングによりパターンニングしたもの、ある
いは、図３に示すようにＴＡＢ実装で用いられるポリイ
ミドをＩＣ外形寸法よりやや大きめにオーバーハングさ
れて、インナーリード８をエッチングにより形成したも
の、あるいは図４のようにインナーリード８に突起部１
１をエッチングにより形成したもの、あるいは通常２−
Ｌａｙｅｒと呼ばれる３−Ｌａｙｅｒテープにおいて接
着層がなく直接銅箔とポリイミドが接合されたテープを
用い、前述３−Ｌａｙｅｒと同様にパターンニング形成
されたものが使われていた。
キシブル基板としては、ポリイミド上の接着層に銅箔を
貼り合わせた、通常３−Ｌａｙｅｒと呼ばれるテープの
銅箔をエッチングによりパターンニングしたもの、ある
いは、図３に示すようにＴＡＢ実装で用いられるポリイ
ミドをＩＣ外形寸法よりやや大きめにオーバーハングさ
れて、インナーリード８をエッチングにより形成したも
の、あるいは図４のようにインナーリード８に突起部１
１をエッチングにより形成したもの、あるいは通常２−
Ｌａｙｅｒと呼ばれる３−Ｌａｙｅｒテープにおいて接
着層がなく直接銅箔とポリイミドが接合されたテープを
用い、前述３−Ｌａｙｅｒと同様にパターンニング形成
されたものが使われていた。
【０００３】
【発明が解決しようとする課題】従来のようにＩＣチッ
プを実装するフレキシブル基板は、銅箔をエッチングし
てＩＣ実装用インナーリードを形成するためＩＣのパッ
ドが細密化されるにしたがい同然インナーリードも細密
化しなければならない。それによりリード強度は弱くな
り、またポリイミドとの密着面積も少なくなるため密着
力も不足し、実装時リードが切れたりあるいはリードが
はがれるといった初期不良が生じた。さらに温度サイク
ルや通電耐湿といった信頼性試験においても同様の問題
が生じている。
プを実装するフレキシブル基板は、銅箔をエッチングし
てＩＣ実装用インナーリードを形成するためＩＣのパッ
ドが細密化されるにしたがい同然インナーリードも細密
化しなければならない。それによりリード強度は弱くな
り、またポリイミドとの密着面積も少なくなるため密着
力も不足し、実装時リードが切れたりあるいはリードが
はがれるといった初期不良が生じた。さらに温度サイク
ルや通電耐湿といった信頼性試験においても同様の問題
が生じている。
【０００４】
【課題を解決するための手段】前述の課題に対して、本
発明は最近テープメーカーより細密プロービング用に開
発されたものである。ポリイミドをベース基板とし、エ
ッチングあるいはレーザー加工によりポリイミド上に穴
をあけたフレキシブルテープの片面を当該穴をふさぐよ
うにパターン形成し、メッキにより当該内の中及びポリ
イミド表面より数十ミクロン凸状になるようにバンプを
形成したバンプ付きポリイミドテープをＩＣチップの実
装用フレキシブル基板に使用することで、前述課題を解
決するものである。
発明は最近テープメーカーより細密プロービング用に開
発されたものである。ポリイミドをベース基板とし、エ
ッチングあるいはレーザー加工によりポリイミド上に穴
をあけたフレキシブルテープの片面を当該穴をふさぐよ
うにパターン形成し、メッキにより当該内の中及びポリ
イミド表面より数十ミクロン凸状になるようにバンプを
形成したバンプ付きポリイミドテープをＩＣチップの実
装用フレキシブル基板に使用することで、前述課題を解
決するものである。
【０００５】
【実施例】図１は本発明の実施例の１つである。
【０００６】図において、１はポリイミドであり、その
ポリイミドをエッチングあるいはレーザー加工等により
貫通穴６をあけ、当該の一方に導体３を形成し、メッキ
によりバンプ２をＩＣ５のアルミパッド４の位置に対向
するようにして出来たバンプ付テープを用いて、細密ピ
ッチＩＣ５（以下ＩＣと呼ぶ）を実装した例である。こ
の実施例において、バンプをポリイミドの面から約１０
μｍ凸状になるようにし、さらにポリイミドの貫通穴６
の穴径は四角のアルミパッド４に内接する径より２０μ
ｍ小さくした。これはポリイミドの面から１０μｍ凸状
にマスクしスズメッキするためキノコ状にバンプ先端が
広がり、広がった状態でアルミパッド４より大きくなら
ないようにするためである。
ポリイミドをエッチングあるいはレーザー加工等により
貫通穴６をあけ、当該の一方に導体３を形成し、メッキ
によりバンプ２をＩＣ５のアルミパッド４の位置に対向
するようにして出来たバンプ付テープを用いて、細密ピ
ッチＩＣ５（以下ＩＣと呼ぶ）を実装した例である。こ
の実施例において、バンプをポリイミドの面から約１０
μｍ凸状になるようにし、さらにポリイミドの貫通穴６
の穴径は四角のアルミパッド４に内接する径より２０μ
ｍ小さくした。これはポリイミドの面から１０μｍ凸状
にマスクしスズメッキするためキノコ状にバンプ先端が
広がり、広がった状態でアルミパッド４より大きくなら
ないようにするためである。
【０００７】図２は、ＩＣ実装の総厚を薄くすることを
目的とした実施例の１つである。ＩＣ５の外形寸法より
もやや大きめにハーフエッチング等によりＩＣ５のサラ
イ７を作る。あとは図１のバンプ付テープと同じように
ＩＣ５のアルミパッド４の対向する位置に貫通穴６をも
うけ、その上に導体３を作り、メッキによりバンプ２を
作る、貫通穴６の径、及びバンプ２のポリイミド面から
の高さはそれぞれ、アルミパッド４の内接円径より２０
μｍ小さく、高さは１０μｍとした。図１、図２の導体
３としては銅パターンを使用し、バンプ２のメッキとし
ては、アルミパッドとの接合信頼性向上のため全金メッ
キの場合とニッケルメッキを始めにコア材として使用
し、その後ボンディング性向上のため金メッキを４〜５
μｍ行ったバンプを使用した。ボンディングの方法とし
ては、ギャングボンディングにより行った。このように
バンプ２の上層部を金メッキで覆ったことによりボンデ
ィング性及び信頼性の点ですぐれたものとなった。従来
のような銅箔をエッチングによりインナーリードを形成
した場合、どうしても細密化するとリード強度がなくな
り、また実装上リード先端が曲がることが生じたが本発
明のようにバンプ付テープを代わりに使用することで、
バンプ自体がポリイミド内にあるためリード曲がりもな
くかつリード強度が弱くて信頼性上問題となることもな
くなった。さらに、最近ではエキシマレーザーによりポ
リイミドに１０μｍ前後の穴もあけられるため、細密化
の点でも従来のワイヤーボンディングやＴＡＢ実装をし
のぐものである。
目的とした実施例の１つである。ＩＣ５の外形寸法より
もやや大きめにハーフエッチング等によりＩＣ５のサラ
イ７を作る。あとは図１のバンプ付テープと同じように
ＩＣ５のアルミパッド４の対向する位置に貫通穴６をも
うけ、その上に導体３を作り、メッキによりバンプ２を
作る、貫通穴６の径、及びバンプ２のポリイミド面から
の高さはそれぞれ、アルミパッド４の内接円径より２０
μｍ小さく、高さは１０μｍとした。図１、図２の導体
３としては銅パターンを使用し、バンプ２のメッキとし
ては、アルミパッドとの接合信頼性向上のため全金メッ
キの場合とニッケルメッキを始めにコア材として使用
し、その後ボンディング性向上のため金メッキを４〜５
μｍ行ったバンプを使用した。ボンディングの方法とし
ては、ギャングボンディングにより行った。このように
バンプ２の上層部を金メッキで覆ったことによりボンデ
ィング性及び信頼性の点ですぐれたものとなった。従来
のような銅箔をエッチングによりインナーリードを形成
した場合、どうしても細密化するとリード強度がなくな
り、また実装上リード先端が曲がることが生じたが本発
明のようにバンプ付テープを代わりに使用することで、
バンプ自体がポリイミド内にあるためリード曲がりもな
くかつリード強度が弱くて信頼性上問題となることもな
くなった。さらに、最近ではエキシマレーザーによりポ
リイミドに１０μｍ前後の穴もあけられるため、細密化
の点でも従来のワイヤーボンディングやＴＡＢ実装をし
のぐものである。
【０００８】
【発明の効果】以上述べたように本発明によれば、現在
ポリイミドの加工は、３０〜４０μｍピッチまで可能で
あり、今後のＩＣ細密化には従来のポリイミドテープで
は不可能な領域まで可能となるのである。さらにＩＣ能
動面上にポリイミドがあるため、モールドレスあるい
は、ＩＣ周辺部に少しモールドするだけで充分な信頼性
が確保出来る。そのためＩＣのパッケージとしても従来
にない薄型化が可能となるのである。また、従来のポリ
イミドテープを細密化した場合に、インナーリード幅が
狭くなりリード強度が著しく低下し信頼性上問題となる
が、本テープのようにポリイミドがインナーリードを裏
打ちし保護しているためこのような強度劣化もなく信頼
性上も問題がなくなるのである。このように本発明は、
今後の細密多ピンＩＣ実装には必ず必要となる技術なの
である。
ポリイミドの加工は、３０〜４０μｍピッチまで可能で
あり、今後のＩＣ細密化には従来のポリイミドテープで
は不可能な領域まで可能となるのである。さらにＩＣ能
動面上にポリイミドがあるため、モールドレスあるい
は、ＩＣ周辺部に少しモールドするだけで充分な信頼性
が確保出来る。そのためＩＣのパッケージとしても従来
にない薄型化が可能となるのである。また、従来のポリ
イミドテープを細密化した場合に、インナーリード幅が
狭くなりリード強度が著しく低下し信頼性上問題となる
が、本テープのようにポリイミドがインナーリードを裏
打ちし保護しているためこのような強度劣化もなく信頼
性上も問題がなくなるのである。このように本発明は、
今後の細密多ピンＩＣ実装には必ず必要となる技術なの
である。
【図面の簡単な説明】
【図１】 本発明の実施例を示す断面図。
【図２】 本発明の実施例を示す断面図。
【図３】 従来例の断面図。
【図４】 従来例の断面図。
１ ポリイミド ２ メッキにより形成されたバンプ ３ メッキ形成及び信号伝達用導体パターン ４ 細密ピッチＩＣのアルミパッド ５ 細密ピッチのＩＣチップ ６ ポリイミドにあけられた穴 ７ ポリイミドのハーフエッチング部 ８ インナーリード ９ ポリイミド １０ ＩＣの金バンプ １１ インナーリードの突起部
Claims (3)
- 【請求項１】貫通穴のあけられたポリイミドテープの片
面を当該貫通穴をふさぐように導体パターンが形成さ
れ、当該貫通穴に当該導体パターンを電極としてメッキ
により導体バンプを形成したバンプ付ポリイミドテープ
において、このバンプ付ポリイミドテープをＩＣチップ
の実装用フレキシブル基板として用いることを特徴とす
る半導体装置。 - 【請求項２】ＩＣの外形寸法よりやや大きめにポリイミ
ドをハーフエッチングし、当該ハーフエッチング部にＩ
Ｃのアルミパッドと同じ位置に請求項１と同じ導体バン
プを形成したハーフエッチング部を持つバンプ付ポリイ
ミドテープをＩＣチップ実装用フレキシブル基板とした
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】導体バンプとして、ニッケルメッキ上に金
メッキをして形成することを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20072091A JPH0547847A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20072091A JPH0547847A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547847A true JPH0547847A (ja) | 1993-02-26 |
Family
ID=16429085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20072091A Pending JPH0547847A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547847A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5686352A (en) * | 1993-07-26 | 1997-11-11 | Motorola Inc. | Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff |
| US7315086B2 (en) | 2004-11-03 | 2008-01-01 | Samsung Electronics Co., Ltd. | Chip-on-board package having flip chip assembly structure and manufacturing method thereof |
-
1991
- 1991-08-09 JP JP20072091A patent/JPH0547847A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686352A (en) * | 1993-07-26 | 1997-11-11 | Motorola Inc. | Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff |
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US7315086B2 (en) | 2004-11-03 | 2008-01-01 | Samsung Electronics Co., Ltd. | Chip-on-board package having flip chip assembly structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1020903B1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| KR100223727B1 (ko) | 반도체 장치 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6107678A (en) | Lead frame and semiconductor package having a lead frame | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| US5406119A (en) | Lead frame | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPH0547847A (ja) | 半導体装置 | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH07226418A (ja) | チップキャリア半導体装置及びその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0547848A (ja) | 半導体装置 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| KR970005716B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS60154536A (ja) | 集積回路素子の配線方法 | |
| JP2777345B2 (ja) | 半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| KR100206861B1 (ko) | 고밀도 반도체 패키지구조 | |
| JP2726648B2 (ja) | 半導体装置 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JPH04259232A (ja) | 半導体チップの実装方法 | |
| JPS62224033A (ja) | テ−プキヤリア装置 |