KR100819795B1 - 금속 범프의 형성방법 - Google Patents

금속 범프의 형성방법 Download PDF

Info

Publication number
KR100819795B1
KR100819795B1 KR1020020018501A KR20020018501A KR100819795B1 KR 100819795 B1 KR100819795 B1 KR 100819795B1 KR 1020020018501 A KR1020020018501 A KR 1020020018501A KR 20020018501 A KR20020018501 A KR 20020018501A KR 100819795 B1 KR100819795 B1 KR 100819795B1
Authority
KR
South Korea
Prior art keywords
metal
forming
unit
unit metal
functional organic
Prior art date
Application number
KR1020020018501A
Other languages
English (en)
Other versions
KR20030079458A (ko
Inventor
박종한
조철내
최우석
김용남
이진우
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020018501A priority Critical patent/KR100819795B1/ko
Publication of KR20030079458A publication Critical patent/KR20030079458A/ko
Application granted granted Critical
Publication of KR100819795B1 publication Critical patent/KR100819795B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 미세한 패턴의 금속 범프를 간단한 공정 및 저렵한 제조원가로 형성하기 위한 것으로, 소정의 패턴으로 형성된 복수개의 전극 패드가 구비된 반도체 칩의 상면으로 상기 금속 패드가 노출되도록 패시베이션막을 형성하는 공정과, 적어도 일면에 금속에 대한 흡착성을 갖는 기능성 유기막이 흡착된 단위 금속 막대가 복수 개 포함된 용액을 준비하는 공정과, 상기 용액 내에 상기 전극 패드 및 패시베이션막을 구비한 반도체 칩을 침지하여 상기 전극 패드의 상면으로 상기 단위 금속 막대의 일면에 형성된 기능성 유기막이 흡착되도록 하는 공정과, 상기 반도체 칩을 건조한 후 리플로우하는 공정을 포함하여 이루어진 것을 특징으로 하는 금속 범프의 형성방법에 관한 것이다.

Description

금속 범프의 형성방법{Forming method of metal bump}
도 1a 내지 도 1c는 본 발명에 따라 반도체 칩의 범프를 형성하게 될 미세 입자인 단위 금속 막대를 형성하는 과정의 바람직한 일 실시예를 나타내는 도면들,
도 2a 내지 도 2c는 본 발명에 따라 반도체 칩의 범프를 형성하게 될 미세 입자인 단위 금속 막대를 형성하는 과정의 바람직한 다른 일 실시예를 나타내는 도면들,
도 3은 본 발명의 바람직한 일 실시예에 따라 단위 금속 막대를 포함한 용액을 나타내는 도면,
도 4는 본 발명의 바람직한 일 실시예에 따른 반도체 칩의 패드에 흡착된 단위 금속 막대들을 나타내는 도면,
도 5는 본 발명의 바람직한 일 실시예에 따라 형성된 금속 범프를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
10: 통전성 기판 11: 기저 금속층
12: 다공성 틀 12a: 통공
20: 단위 금속 막대 22: 기능성 유기막
30: 반도체 칩 32: 전극 패드
34: 페시베이션막
본 발명은 반도체 칩의 금속 범프를 형성하는 방법에 관한 것으로, 더욱 상세하게는 무전해 도금법과 전해 도금법의 장점을 이용한 금속 범프의 형성방법에 관한 것이다.
반도체 소자를 기판에 전기적으로 접속하는 방식에는 금속 와이어를 이용하는 와이어 본딩에 의한 접속방식이 일반적이다. 이 와이어 본딩 방식은 반도체 소자와 기판의 패드를 금속 와이어로 연결하는 방식이다. 그러나, 반도체 칩의 성능이 월등히 향상되어 주파수가 높고 소형화되어 감에 따라 반도체 소자의 입출력 수가 증가시키고, 접속 밀도가 보다 높은 연결방식이 요구되었다. 이러한 고기능과 고밀도 실장에 대한 요구가 더욱 가속화됨에 따라 이에 부응하기 위하여 플립 칩(Flip chip) 본딩 기술이 등장하게 되었다.
플립 칩 본딩 방식은 전기적 성능이 우수하고 제품의 크기를 획기적으로 줄일 수 있는 장점을 가지고 있어 최근 다양하게 개발되고 있는 데, 이는 칩의 알루미늄 패드 위에 기판과의 접속단자로 연결시킬 수 있는 금속 매개물로서 범프를 형성하고, 이를 기판과 ACF나 NCP 등을 이용하여 연결하는 방식이다.
이러한 플립 칩 본딩방식에 있어서는 칩의 패드 상에 범프를 형성해야 하는 데, 이 범프를 형성하는 방법으로는 진공증착에 의한 증착법, 솔더 페이스트를 프 린트하는 스크린 프린팅법, 와이어 본딩을 이용하는 방법, 전기도금(electroplating)법, 무전해 도금(electroless-plating)법 등이 있다.
이러한 방법들은 각 방법의 특성 및 장점을 고려하여 해당 응용분야에 적합한 방법을 선택하여 사용되고 있고, 현재에는 전기도금법에 의한 범프 형성방법이나, 무전해 도금법에 의한 범프 형성방법이 가장 많이 사용되고 있는 방법들 중 하나이다.
전기 도금법은 알루미늄 패드가 형성되어 있는 반도체 위에 이 알루미늄 패드가 선택적으로 개폐되도록 페시베이션막을 형성한 다음, 그 상부로 구리(Cu) 또는 티타늄텅스텐(TiW) 등을 증착 또는 스퍼터링하여 확산 장벽층인 UBM(Under Bump Metallurgy)층을 형성하며, 그 위에 상기 알루미늄 패드에 대응되도록 개방된 포토 레지스트막을 형성하고, 그 위에 전기도금의 방법으로 금속 범프가 형성된다. 이렇게 금속 범프를 형성한 후에는 상기 포토 레지스트막을 제거한다.
이러한 전기 도금법에 의한 범프의 형성방법은 포토 레지스트를 이용하여 미세한 패턴의 형성도 가능하다는 장점을 가지나, 사진 공정, 도금 공정, 식각 공정 등 복잡한 공정을 거쳐야 하고, 이에 따라 금속 범프의 제조가격이 비싼 단점이 있다.
이러한 전기 도금법에 의한 범프의 형성과는 대조적인 방법이 무전해 도금법에 의한 범프의 형성방법이다. 이는 알루미늄 패드가 형성되어 있는 칩의 상부에 이 패드가 노출되도록 페시베이션막을 형성하고, 노출된 패드의 표면을 활성화처리해 준다. 활성화 처리는 아연 이온기를 패드 표면에 흡착시켜 패드 표면을 거칠게 만들어 주는 것이며 후공정에서 도금시 핵으로 사용되는 것으로 징케이트(Zincate) 처리라고 한다. 이렇게 징케이트 처리를 행한 표면 활성층 위에 Ni 범프를 무전해 도금으로 형성하고, 그 위에 금(Au)을 도금하는 것이다. 이 무전해 도금법은 도금되는 금속으로부터 금속 이온을 제거하기 위하여 산화/ 환원반응을 이용하는 것으로, 도금층 제조에 있어서 전기도금과 같이 고가의 도금장치를 필요로 하지 않고, 간단한 조작에 의해 범프를 형성할 수 있으며, 편평도가 전기도금으로 형성한 범프보다 우수하다는 장점을 가지고 있어 최근 많이 사용되는 방법이다. 그러나, 이러한 무전해 도금법도 미세패턴이 적용된 칩에는 범프 형성에 제한이 있다는 단점이 있어 중, 저핀수의 칩에 주로 사용된다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 미세한 패턴의 금속 범프를 형성하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 간단한 공정 및 저렴한 제조원가로 금속 범프를 형성하는 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 소정의 패턴으로 형성된 복수개의 전극 패드가 구비된 반도체 칩을 준비하는 공정과, 상기 반도체 칩의 상면으로 상기 전극 패드가 노출되도록 패시베이션막을 형성하는 공정과, 적어도 일면에 금속에 대한 흡착성을 갖는 기능성 유기막이 흡착된 단위 금속 막대가 복수 개 포함된 용액을 준비하는 공정과, 상기 용액 내에 상기 전극 패드 및 패시베이션막 을 구비한 반도체 칩을 침지하여 상기 전극 패드의 상면으로 상기 단위 금속 막대의 일면에 형성된 기능성 유기막이 흡착되도록 하는 공정과, 상기 반도체 칩을 건조한 후 리플로우하는 공정을 포함하여 이루어진 것을 특징으로 하는 금속 범프의 형성방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 단위 금속 막대를 포함한 용액을 준비하는 공정은 통전성 기판에 기저 금속층을 형성하는 공정과, 상기 기저 금속층의 상부에 소정의 두께를 갖고, 복수개의 통공이 전체적으로 균일하게 형성된 다공성 틀을 접속하는 공정과, 상기 다공성 틀의 통공 내로 단위 금속 막대를 형성하는 공정과, 상기 다공성 틀을 제거하는 공정과, 상기 기저 금속층을 제거하는 공정과, 상기 단위 금속 막대의 적어도 일면에 금속에 대한 흡착성을 갖는 기능성 유기막을 흡착시켜 기능성 유기막이 흡착된 단위 금속 막대를 포함한 용액을 형성하는 공정을 포함하여 이루어도록 할 수 있다. 이 때, 상기 기저 금속층은 다공성 틀을 접속한 후에 형성할 수도 있다.
본 발명의 또 다른 특징에 의하면, 상기 단위 금속 막대를 포함한 용액의 형성 공정은 상기 단위 금속 막대들을 카르복실기가 포함된 물질이 녹아 있는 용액과 혼합시켜 상기 카르복실기를 갖는 기능성 유기막이 상기 단위 금속 막대에 흡착되도록 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 단위 금속 막대를 포함한 용액의 형성 공정은 상기 단위 금속 막대들을 티올(thiol)기를 포함한 물질이 녹아 있는 용액과 혼합시켜 상기 티올기를 갖는 기능성 유기막이 상기 단위 금속 막대에 흡착되 도록 할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 상기 다공성 틀은 알루미나로 형성되도록 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 다공성 틀을 형성하는 공정의 후(後) 단계에서 주석 양이온(Sn2+)을 상기 통공에 주입하여 통공 내를 이온 활성화 처리하는 공정이 더 구비되도록 할 수 있다.
그리고, 상기 기저 금속층은 은 또는 은합금이 되도록 할 수 있다.
이하, 첨부된 도면을 참고로 본 발명의 바람직한 실시예에 대해 보다 상세히 설명한다.
도 1a 내지 도 1c는 본 발명의 바람직한 일 실시예에 따른 반도체 칩의 범프를 형성하게 될 미세 입자인 단위 금속 막대를 형성하는 과정의 일 실시예를 나타낸 것이다.
본 발명의 바람직한 일 실시예에 따른 단위 금속 막대는 먼저 도 1a에서 볼 수 있듯이 미세한 통공(12a)이 복수개 형성된 다공성 틀(12)을 이용하여 이 틀 내부로 범프를 형성할 금속을 전기 도금에 의해 형성함으로써 제조된다.
그 제조과정을 살펴보면면, 우선 도 1a와 같이 통전성을 갖는 기판, 예컨대, ITO 글라스(10) 상에 전기도금의 방법으로 기저 금속층(11)을 전면 형성한다. 이 기저 금속층(11)은 후에 형성되는 단위 금속 막대의 도금이 용이하게 하도록 하기 위한 것으로, 통전성이 좋은 금속을 사용하며, 본 발명의 바람직한 일 실시예에 의하면 은(Ag)을 사용할 수 있다. 물론 상기 기판의 통전성이 우수하다면 이 기저 금 속층은 형성하지 않을 수도 있다.
이렇게 기저 금속층(11)을 형성한 상면으로 다시 무기질 재료를 이용하여 다공성 틀(12)을 접속한다. 이 다공성 틀(12)에는 그 직경이 미세한 복수개의 통공(12a)이 전체적으로 균일하게 형성되도록 한 것으로, 전기도금 방법에 의해 형성하며, 도금 조건 등을 조절하여 통공(12a)의 크기나 분포 등을 조절할 수 있다. 이러한 다공성 틀(12)은 본 발명의 바람직한 일 실시예에 의하면 알루미나 또는 실리카 계열의 MCM41으로 형성할 수 있으나, 후속 처리공정의 간편화 및 비용 등을 고려할 때 알루미나로 형성함이 바람직하다. 이러한 다공성 틀은 이미 형성된 것을 구입하여 사용 가능한 것으로, 그 제조는 상기 방법 외에도 통공(12a)을 형성할 수 있는 것이면 어떠한 방법이든 무방하다. 이렇게 다공성 틀(12)을 기판에 접속한 후에는 그 미세한 통공(12a) 내로 전기도금시 금속 이온들의 침투가 용이하도록 양이온화된 주석(Sn2+)이 통공 내벽을 덮어주도록 이온 활성화 처리를 할 수 있으며, 이 때에는 메탄올로 세척하고 건조시킨다.
다음으로, 다공성 틀(12)의 통공(12a)에 도 1b에서 볼 수 있는 바와 같이, 단위 금속 막대(20)를 형성한다. 이 단위 금속 막대(20)는 범프를 형성할 금속이면 어떠한 것도 가능하나, 내산화성을 높이기 위해서는 귀(貴)한 금속이 바람직하며, 본 발명의 바람직한 일 실시예에 의하면, 금(Au)이나 은(Ag) 또는 백금(Pt)을 사용할 수 있다. 이렇게 단위 금속 막대(20)가 다공성 틀(12)의 통공(12a) 내에 형성되므로 단위 금속 막대(20)의 직경은 매우 미세하게 되며 수십 내지 수백 ㎛에 지나지 않게 된다.
상기와 같이 통공(12a)내에 단위 금속 막대(20)가 형성된 후에는 도 1c와 같이 다공성 틀(12)을 제거한다. 상기 다공성 틀(12)로서 알루미나를 사용한 경우에는 이온성 플라즈마를 사용해서 제거할 수 있으며, 수산화나트륨(NaOH)수용액과 같은 알카리성 수용액을 분무하여 제거할 수 있다.
다공성 틀(12)을 제거한 후에는 기저 금속층을 녹여 기판으로부터 단위 금속 막대(20)를 분리해 낸다. 본 발명의 바람직한 일 실시예와 같이 기저 금속으로 은을 사용한 경우에 이는 질산으로 녹일 수 있다
이러한 단위 금속 막대는 도 2a 내지 도 2c에서 볼 수 있는 방법에 의해서도 제조할 수 있다.
곧, 도 2a와 같이, 통전성이 있는 기판, 곧 ITO 기판(10)에 먼저 다공성 틀(12)을 상술한 방법과 같이 접속하고, 이 다공성 틀(12)의 통공(12a) 내에 기저 금속층(11)인 은 층을 도금한다. 이 때, 기저 금속층(11)의 도금 전에 상기 통공(12a) 내의 이온 활성화 처리를 위해 Sn2+로 통공 내벽을 입힐 수 있다.
그 다음으로, 도 2b와 같이, 통공(12a) 내에 범프를 형성할 금속으로 전기 도금을 행하여 단위 금속 막대(20)를 형성하고, 도 2c와 같이 이온성 플라즈마 또는 알카리성 수용액을 통해 다공성 틀을 제거한 후, 질산을 분사하여 기저 금속 층(11)을 제거한다.
상기와 같이 제조된 단위 금속 막대(20)에 기능성 유기막을 흡착시킨다.
단위 금속 막대에 대한 기능성 유기막의 흡착은 우선, 금속에 대한 흡착성이 우수한 티올(thiol: -SH)기나 카르복실(-COOH)기를 포함한 물질을 첨가해 기능성 유기물질을 포함하는 용액을 형성하고, 이 용액에 상기 단위 금속 막대를 첨가해 도 3과 같이 기능성 유기막이 흡착된 상태의 콜로이드 용액을 만드는 것이다.
상기 기능성 유기막을 형성하는 물질은 금속에 대한 흡착성을 갖는 것이면 어떠한 것이든지 무방하나, 본 발명의 바람직한 일 실시예에 의하면, 티올기 또는 카르복실기를 포함한 물질을 사용한다.
카르복실기를 포함한 물질을 사용하여 기능성 유기막을 형성할 경우에는 카르복실산, 바람직하게는 헥산 디카르복실산(hexane dicarboxylic acid)을 첨가한다. 이 카르복실산은 수용액 내에서 물에 녹아 음이온화된 카르복실기(COO-)를 갖게 되며, 이 카르복실기를 포함한 상기 카르복실산의 물질이 단위 금속 막대의 일측에 흡착되어 도 3과 같은 기능성 유기막(22)을 형성하게 된다. 이 때, 이 기능성 유기막(22)이 흡착된 단위 금속 막대(20)들은 음이온화된 카르복실기를 포함하고 있어 전체적으로 음이온화되며, 이에 따라 상기 단위 금속 막대들은 콜로이드 용액(24) 내에서 서로 응집되지 않고 분산된 체 존재하게 된다.
한편, 상기 기능성 유기막(22)으로 티올기를 포함한 물질을 사용할 경우에는 티올 계통의 물질이 녹아 있는 유기용매에 단위 금속 막대들을 혼합시켜 콜로이드 용액을 형성한다. 티올기를 포함한 물질로 본 발명의 바람직한 일 실시예에 의하면 헥산디티올(hexanedithiol)을 사용할 수 있으며, 이를 녹일 수 있는 유기용매로는 씨클로헥산(cyclohexane)이 사용될 수 있으며, 상기 티올기를 포함한 물질에도 데칸디티올(decanedithiol)이나, 도데칸디티올(dodecanedithiol) 등이 사용될 수 있다.
이 헥산디티올을 녹인 유기용매에 단위 금속 막대를 혼합시켜 주고 교반시켜주면 단위 금속 막대에 상기 티올기를 갖는 물질이 흡착되어 도 3과 같이 기능성 유기막(22)이 흡착된 단위 금속 막대(20)들을 포함하는 콜로이드 용액(24)을 이루게 되는 것이다.
이렇게 형성된 콜로이드 용액(24)이 담긴 수조(26)에 가장자리를 따라 패시베이션막이 있고 금속 패드가 형성되어 있는 반도체 칩을 침지하면 상기와 같이 금속에 흡착성질을 갖는 기능성 유기막의 성질로 인하여 반도체 칩의 금속 패드 상에만 단위 금속 막대들이 흡착되는 현상이 발생된다. 곧, 도 4와 같이 반도체 칩(30)의 상부에 노출된 금속 패드(32) 상에 단위 금속 막대(20)의 일측에 형성된 기능성 유기막(22)이 달라 붙어 흡착되고, 비금속성인 패시베이션 막(34)에는 단위 금속 막대(20)들이 흡착되지 않는 현상이 발생되는 것이다. 이 때, 상기 반도체 칩(200)은 미리 플라즈마 클리닝 등의 공정을 통해 탈지시킨 후 수세처리하고, 50%의 질산으로 산세한 후 다시 수세처리하여 세정할 수 있다.
상기와 같이 단위 금속 막대들의 흡착에 따라 금속 패드(32) 상에는 단위 금속 막대(20)들이 나란히 정렬한 상태로 되고, 이를 건조시키면, 흡착된 단위 금속 막대(20)들 사이의 공간에서 모세관 현상이 발생해 서로 수축되어 밀착하게 되며, 이를 다시 리플로우 공정을 통해 도 5와 같이 서로 융착되도록 하여 완전한 범프(40)를 형성하도록 하는 것이다.
이렇게 미세한 굵기의 단위 금속 막대를 사용함으로써 미세한 패턴의 범프를 형성할 수 있게 된다. 종래 무전해 도금 방식에 있어서 미세한 패턴의 범프를 형성 할 수 없었던 가장 큰 이유는 그 도금이 패드의 크기에 의존성이 크고, 측방으로 성장해 나간다는 점이었다. 그런데, 이러한 문제점들이 상술한 바와 같이 미세한 단위 금속 막대들을 이용하면, 이 단위 금속 막대들의 금속 패드에만 달라붙고, 또 일렬로 직립하기 때문에 상기 패드 크기에 대한 의존성 및 측방 성장 등의 한계를 극복할 수 있게 된다.
상기와 같은 다공성 틀로 제조한 미세한 단위 금속 막대를 이용하여 반도체 칩의 범프를 형성하는 방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 반도체 칩의 금속 패드에만 달라붙는 단위 금속 막대로 범프를 형성하므로 상기 패드의 크기를 작게 하여도 범프 형성에 무리가 없으며, 금속 패드에 흡착된 단위 금속 막대들이 직립하여 흡착되어 있기 때문에 금속 범프가 측방으로 성장되지 않아 금속 범프를 미세한 패턴으로 제조할 수 있다.
둘째, 범프를 형성할 단위 금속 막대를 무기질, 특히 알루미나 다공질 틀로서 제조함으로 전체 공정을 단축시킬 수 있고, 마스크나, 포토 레지스트 등을 사용할 필요가 없어 제조 원가를 낮출 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명한 것이나, 당해 기술 분야의 통상의 지식을 가진 자들에게는 다양한 변형 및 다른 실시예가 가능하다는 점이 이해될 것이다. 따라서 본원 발명의 보호범위는 첨부된 특허청구범위에 의해서 정해질 것이다.

Claims (8)

  1. 소정의 패턴으로 형성된 복수개의 전극 패드가 구비된 반도체 칩을 준비하는 공정;
    상기 반도체 칩의 상면으로 상기 전극 패드가 노출되도록 패시베이션막을 형성하는 공정;
    적어도 일면에 금속에 대한 흡착성을 갖는 기능성 유기막이 흡착된 단위 금속 막대가 복수 개 포함된 용액을 준비하는 공정;
    상기 용액 내에 상기 전극 패드 및 패시베이션막을 구비한 반도체 칩을 침지하여 상기 전극 패드의 상면으로 상기 단위 금속 막대의 일면에 형성된 기능성 유기막이 흡착되도록 하는 공정; 및
    상기 반도체 칩을 건조한 후 리플로우하는 공정;을 포함하여 이루어진 것을 특징으로 하는 금속 범프의 형성방법.
  2. 제 1항에 있어서,
    상기 단위 금속 막대를 포함한 용액을 준비하는 공정은,
    통전성 기판에 기저 금속층을 형성하는 공정;
    상기 기저 금속층의 상부에 소정의 두께를 갖고, 복수개의 통공이 전체적으로 균일하게 형성된 다공성 틀을 접속하는 공정;
    상기 다공성 틀의 통공 내로 단위 금속 막대를 형성하는 공정;
    상기 다공성 틀을 제거하는 공정;
    상기 기저 금속층을 제거하는 공정; 및
    상기 단위 금속 막대의 적어도 일면에 금속에 대한 흡착성을 갖는 기능성 유기막을 흡착시켜 기능성 유기막이 흡착된 단위 금속 막대를 포함한 용액을 형성하는 공정;을 포함하여 이루어진 것을 특징으로 하는 금속 범프의 형성방법.
  3. 제 1항에 있어서,
    상기 단위 금속 막대를 포함한 용액을 준비하는 공정은,
    통전성 기판의 상부에 소정의 두께를 갖고, 복수개의 통공이 전체적으로 균일하게 형성된 다공성 틀을 접속하는 공정;
    상기 통공 내로 기저 금속층을 형성하는 공정;
    상기 다공성 틀의 통공 내로 단위 금속 막대를 형성하는 공정;
    상기 다공성 틀을 제거하는 공정;
    상기 기저 금속층을 제거하는 공정; 및
    상기 단위 금속 막대의 적어도 일면에 금속에 대한 흡착성을 갖는 기능성 유기막을 흡착시켜 기능성 유기막이 흡착된 단위 금속 막대의 콜로이드 용액을 형성하는 공정;을 포함하여 이루어진 것을 특징으로 하는 금속 범프의 형성방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 단위 금속 막대를 포함한 용액의 형성 공정은 상기 단위 금속 막대들을 카르복실기가 포함된 물질이 녹아 있는 용액과 혼합시켜 상기 카르복실기를 갖는 기능성 유기막이 상기 단위 금속 막대에 흡착되도록 하는 것을 포함하는 것을 특징으로 하는 금속 범프의 형성방법.
  5. 제 2항 또는 제 3항에 있어서,
    상기 단위 금속 막대를 포함한 용액의 형성 공정은 상기 단위 금속 막대들을 티올(thiol)기를 포함한 물질이 녹아 있는 용액과 혼합시켜 상기 티올기를 갖는 기능성 유기막이 상기 단위 금속 막대에 흡착되도록 하는 것을 포함하는 것을 특징으로 하는 금속 범프의 형성방법.
  6. 제 2항 또는 제 3항에 있어서,
    상기 다공성 틀은 알루미나로 형성된 것을 특징으로 하는 금속 범프의 형성방법.
  7. 제 2항 또는 제 3항에 있어서,
    상기 다공성 틀을 접속하는 공정의 후(後) 단계에서 주석 양이온(Sn2+)을 상기 통공에 주입하여 통공 내를 이온 활성화 처리하는 공정이 더 구비되도록 한 것을 특징으로 하는 금속 범프의 형성방법.
  8. 제 2항 또는 제 3항에 있어서,
    상기 기저 금속층은 은 또는 은합금으로 된 것을 특징으로 하는 금속 범프의 형성방법.
KR1020020018501A 2002-04-04 2002-04-04 금속 범프의 형성방법 KR100819795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018501A KR100819795B1 (ko) 2002-04-04 2002-04-04 금속 범프의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018501A KR100819795B1 (ko) 2002-04-04 2002-04-04 금속 범프의 형성방법

Publications (2)

Publication Number Publication Date
KR20030079458A KR20030079458A (ko) 2003-10-10
KR100819795B1 true KR100819795B1 (ko) 2008-04-07

Family

ID=32377826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018501A KR100819795B1 (ko) 2002-04-04 2002-04-04 금속 범프의 형성방법

Country Status (1)

Country Link
KR (1) KR100819795B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408384B1 (ko) * 2013-07-17 2014-06-17 주식회사 파워로직스 Ｏｌｅｄ 조명 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587337A (en) * 1993-05-28 1996-12-24 Kabushiki Kaisha Toshiba Semiconductor process for forming bump electrodes with tapered sidewalls
KR19990082267A (ko) * 1996-12-04 1999-11-25 야스카와 히데아키 전자 부품 및 반도체 장치, 그 제조 방법 및 실장 방법, 회로기판 및 전자기기
KR100235497B1 (ko) * 1993-04-21 1999-12-15 윤종용 반도체 칩 범프의 제조방법
KR20030078518A (ko) * 2002-03-30 2003-10-08 삼성테크윈 주식회사 반도체 칩과 기판간의 접속구조 및 그 접속방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235497B1 (ko) * 1993-04-21 1999-12-15 윤종용 반도체 칩 범프의 제조방법
US5587337A (en) * 1993-05-28 1996-12-24 Kabushiki Kaisha Toshiba Semiconductor process for forming bump electrodes with tapered sidewalls
KR19990082267A (ko) * 1996-12-04 1999-11-25 야스카와 히데아키 전자 부품 및 반도체 장치, 그 제조 방법 및 실장 방법, 회로기판 및 전자기기
KR20030078518A (ko) * 2002-03-30 2003-10-08 삼성테크윈 주식회사 반도체 칩과 기판간의 접속구조 및 그 접속방법

Also Published As

Publication number Publication date
KR20030079458A (ko) 2003-10-10

Similar Documents

Publication Publication Date Title
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
US7213329B2 (en) Method of forming a solder ball on a board and the board
US20060276022A1 (en) Capping copper bumps
JPH10335364A (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
JP2012506628A (ja) 基板上にはんだ堆積物を形成する方法
TW201209976A (en) Semiconductor device and method for making same
KR20080072542A (ko) 반도체 패키지 기판
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
TW200803674A (en) Method for fabricating circuit board with electrically connected structure
US20060011482A1 (en) Electrocodeposition of lead free tin alloys
KR100819795B1 (ko) 금속 범프의 형성방법
JP2001118872A (ja) バンプの形成方法
JPWO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US6905954B2 (en) Method for producing a semiconductor device and corresponding semiconductor device
CN101567353A (zh) 球栅阵列基板及其制造方法
JP2006054467A (ja) 基板のソルダーボールの形成方法及び基板
JP2001352005A (ja) 配線基板および半導体装置
JP4703835B2 (ja) アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
TW571372B (en) Substrate with plated metal layer over pads thereon, and method for fabricating the same
JP3606795B2 (ja) 噴流式バンプ形成装置
KR100850455B1 (ko) 반도체 칩과 기판간의 접속구조 및 그 접속방법
WO2001063668A2 (en) Method of forming lead-free solder alloys by electrochemical deposition process
EP2416634A1 (en) Method to form solder deposits on substrates

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee