CN107533986A - 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装 - Google Patents

包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装 Download PDF

Info

Publication number
CN107533986A
CN107533986A CN201680023877.XA CN201680023877A CN107533986A CN 107533986 A CN107533986 A CN 107533986A CN 201680023877 A CN201680023877 A CN 201680023877A CN 107533986 A CN107533986 A CN 107533986A
Authority
CN
China
Prior art keywords
encapsulation
layer
interconnection
core layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680023877.XA
Other languages
English (en)
Inventor
C-K·金
R·库马
V·诺维斯基
J·傅
A·R·赛德
M·P·沙哈
O·J·比奇厄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107533986A publication Critical patent/CN107533986A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一些特征涉及一种封装(200)，该封装(200)包括重分布部分(204)、耦合到该重分布部分的第一管芯(202)、耦合到该重分布部分的核心层(206)、以及对第一管芯和核心层进行封装的封装层(208)。重分布部分包括第一电介质层(240)。核心层具有比封装层高的杨氏模量。在一些实现中，核心层包括玻璃纤维(例如，核心层是玻璃加强型电介质层)。在一些实现中，核心层具有大约至少15千兆帕(Gpa)的杨氏模量。在一些实现中，第一管芯包括前侧和后侧，其中第一管芯的前侧耦合到重分布部分。在一些实现中，第一电介质层是可感光成像电介质(PID)层。

Description

包括用于减小焊点中的应力并改善焊点可靠性的核心层的加 强型晶片级封装
相关申请的交叉引用
本申请要求于2015年4月29日向美国专利商标局提交的非临时申请No.14/699,863的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
各种特征涉及一种加强型晶片级封装，该晶片级封装包括用于减小焊点中的应力并改善焊点可靠性的核心层。
背景
图1解说了扇出晶片级封装100，该扇出晶片级封装100包括管芯102、重分布部分104、以及封装层108。管芯102耦合到重分布部分104。封装层108封装管芯102。重分布部分104包括电介质层140和若干互连141。互连141位于电介质层140中。互连141耦合到管芯102。焊球150耦合到互连141。扇出晶片级封装100可通过焊球150耦合到印刷电路板(PCB)(未示出)。
扇出晶片级封装相对于其它封装提供较低的成本和较小的尺寸。然而，扇出晶片级封装的较小尺寸与较大的管芯尺寸组合可引起扇出晶片级封装与这些扇出晶片级封装安装在其上的PCB之间的焊球可靠性。扇出晶片级封装的焊球可靠性会受到施加在该扇出晶片级封装上并传递给焊球的应力的量的影响。
因此，存在对具有更可靠焊点(例如，更长预期寿命的焊点)以确保去往/来自封装的更优质量和/或性能的信号的器件(例如，扇出晶片级封装、层叠封装(PoP)器件)的需求。此类器件可以减小和/或最小化传递给焊点的应力的量。理想地，此类器件将具有更优的形状因子、制造起来更便宜、而同时满足移动和/或可穿戴设备的需要和/或要求。
概述
各种特征涉及一种加强型晶片级封装，该晶片级封装包括用于减小焊点中的应力并改善焊点可靠性的核心层。
第一示例提供了一种封装，该封装包括重分布部分、耦合到所述重分布部分的第一管芯、耦合到所述重分布部分的核心层、以及对所述第一管芯和所述核心层进行封装的封装层。所述重分布部分包括第一可感光成像电介质(PID)层和第一互连。所述第一管芯耦合到所述重分布部分的所述第一互连。
第二示例提供了一种层叠封装(PoP)器件，所述PoP器件包括第一封装以及耦合到所述第一封装的第二封装。所述第二封装包括重分布部分、耦合到所述重分布部分的第一管芯、耦合到所述重分布部分的核心层、穿过所述核心层的通孔、对所述第一管芯和所述核心层进行封装的封装层、以及所述封装层中的第二互连，其中，所述第二互连耦合到所述通孔。所述重分布部分包括第一可感光成像电介质(PID)层以及第一互连。所述第一管芯耦合到所述重分布部分的所述第一互连。
第三示例提供了一种用于制造封装的方法。所述方法提供核心层。所述方法提供第一管芯。所述方法在所述核心层和所述第一管芯上形成封装层。所述方法在所述核心层和所述第一管芯上形成重分布部分，其中，形成所述重分布部分包括：形成第一可感光成像电介质(PID)部分、以及形成第一互连。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。
图1解说了扇出晶片级封装。
图2解说了具有核心层的封装的示例。
图3解说了具有核心层的封装的另一示例。
图4解说了具有核心层的封装的示例。
图5解说了具有核心层的封装的另一示例。
图6(其包括图6A-6B)解说了用于制造具有核心层的封装的序列的示例。
图7(其包括图7A-7C)解说了用于制造具有核心层的封装的序列的示例。
图8解说了用于制造具有核心层的封装的方法的流程图的示例。
图9解说了具有包括通孔的核心层的封装的特写视图的示例。
图10解说了具有包括通孔的核心层的封装的特写视图的示例。
图11解说了具有包括通孔的核心层的封装的示例。
图12解说了具有包括通孔的核心层的封装的特写视图的示例。
图13解说了具有包括通孔的核心层的封装的特写视图的示例。
图14(其包括图14A-14C)解说了用于制造具有包括通孔的核心层的封装的序列的示例。
图15(其包括图15A-15C)解说了用于制造具有包括通孔的核心层的封装的序列的示例。
图16解说了用于制造具有包括通孔的核心层的封装的方法的流程图的示例。
图17解说了层叠封装(POP)器件的示例。
图18解说了另一层叠封装(POP)器件的示例。
图19解说了具有核心层和多个电子组件的封装的示例。
图20解说了具有核心层和多个电子组件的封装的示例。
图21解说了可集成本文所描述的集成器件、集成器件封装、半导体器件、管芯、集成电路、基板、中介体、层叠封装器件、和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
概览
一些特征涉及一种封装，该封装包括重分布部分、耦合到该重分布部分的第一管芯、耦合到该重分布部分的核心层、以及对第一管芯和核心层进行封装的封装层。重分布部分包括第一电介质层。核心层具有比封装层高的杨氏模量。在一些实现中，核心层包括玻璃纤维(例如，核心层是玻璃加强型电介质层)。在一些实现中，核心层具有大约至少15千兆帕(Gpa)的杨氏模量。在一些实现中，第一管芯包括前侧和后侧，其中第一管芯的前侧耦合到重分布部分。在一些实现中，第一电介质层是可感光成像电介质(PID)层。
在一些实现中，互连是器件(例如，集成器件、集成器件封装、管芯)和/或基底(例如，封装基板、印刷电路板、中介体)的允许或促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(UBM)层。在一些实现中，互连是为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可包括一个以上的元件/组件。
包括核心层的示例性加强型扇出晶片级封装
图2解说了封装200，该封装200包括用于减小封装200中的焊点上的应力的核心层。封装200可以是加强型扇出晶片级封装。封装200可以是集成电路器件封装。封装200包括第一管芯202、重分布部分204、核心层206、以及封装层208。管芯(例如，第一管芯202)可以是包括若干晶体管和/或其它电子组件的集成电路(IC)。第一管芯202可以是逻辑管芯和/或存储器管芯。第一管芯202可以是裸管芯。第一管芯202还可包括第一焊盘220。
第一管芯202耦合到重分布部分204。核心层206耦合到重分布部分204。封装层208封装第一管芯202的至少一部分、以及核心层206的至少一部分。在一些实现中，核心层206用于加强封装200。在一些实现中，核心层206被配置成帮助减小封装200中的焊点上的应力，这进而增加了封装200的焊点(例如，焊球250)的预期寿命和可靠性。
第一管芯202具有前侧(例如，有源侧)和后侧。第一管芯202的前侧可包括第一焊盘220。图2解说了第一管芯202的前侧耦合到重分布部分204。第一管芯202的后侧被封装层208封装。在一些实现中，第一管芯202的后侧可被暴露并且不被封装层208封装。
核心层206横向于封装200中的第一管芯202定位。在一些实现中，核心层206可横向地围绕第一管芯202。核心层206由与封装层208不同的材料制成。可以用于核心层206和/或封装层208的不同材料以及这些材料的示例性属性在下文进一步描述。
重分布部分204包括电介质层240、第一互连242(例如，第一通孔)、第二互连244(例如，第一焊盘、第一迹线)、以及阻焊层246。在一些实现中，电介质层240是可感光成像电介质(PID)层。可感光成像电介质层是能够通过光刻工艺(例如，通过将电介质层暴露于光源)被图案化的电介质层。在一些实现中，电介质层240可包括若干电介质层。电介质层240(其可以是可感光成像电介质层)耦合到第一管芯202的前侧。
图2解说了第一互连242耦合到第一焊盘220。第一互连242还耦合到第二互连244。第二互连244耦合到焊球250。
在一些实现中，重分布部分204中的互连可具有大约30微米(μm)或更小的间距(例如，L/S 15/15微米或更小，其中L是线宽并且S是间隔)。在一些实现中，可感光成像电介质(PID)层的使用允许具有显著更低直径的互连(例如，通孔)。在一些实现中，可感光成像电介质(PID)层中的通孔可具有大约30微米(μm)或更小的直径。例如，形成在电介质层240中的第一互连242(例如，第一通孔)可具有大约30微米(μm)或更小的直径。在一些实现中，非可感光成像电介质(PID)层(例如，预浸层、封装层、核心层)中的通孔可具有大约40微米(μm)或更大的直径。
加强型封装的不同实现可具有不同的配置和/或设计。图3解说了另一封装300的示例，该封装300包括用于减小封装300中的焊点上的应力的核心层。封装300类似于图2的封装200，不同之处在于封装300的重分布部分具有与封装200的重分布部分204不同的设计。
封装300可以是加强型晶片级封装。封装300可以是集成电路器件封装。封装300包括第一管芯302、重分布部分304、核心层206、以及封装层208。管芯(例如，第一管芯302)可以是包括若干晶体管和/或其它电子组件的集成电路(IC)。第一管芯302可以是逻辑管芯和/或存储器管芯。第一管芯302可以是裸管芯。第一管芯302还可包括第一焊盘320和钝化层322。
第一管芯302具有前侧(例如，有源侧)和后侧。第一管芯302的前侧可包括第一焊盘320和钝化层322。图3解说了第一管芯302的前侧耦合到重分布部分304。第一管芯302的后侧被封装层208封装。在一些实现中，第一管芯302的后侧可被暴露并且不被封装层208封装。
如上面提到的，核心层206用于加强封装300。在一些实现中，核心层206被配置成帮助减小封装300中的焊点上的应力，这进而增加了封装300的焊点(例如，焊球350)的预期寿命和可靠性。
重分布部分304包括第一电介质层340、第二电介质层342、第三电介质层344、第一互连345(例如，第一重分布互连)、第二互连347(例如，第二重分布互连)、以及第三互连349(例如，凸块下金属化(UBM)层)。在一些实现中，各电介质层中的一者或多者(例如，第一电介质层340)可以是可感光成像电介质(PID)层。第一电介质层340(其可以是可感光成像电介质层)耦合到第一管芯302的前侧。更具体而言，第一电介质层340可耦合到第一管芯302的钝化层322。
在一些实现中，重分布部分304中的互连可具有大约30微米(μm)或更小的间距(例如，L/S 15/15微米或更小，其中L是线宽并且S是间隔)。在一些实现中，可感光成像电介质(PID)层的使用允许具有显著更低直径的互连(例如，通孔)。在一些实现中，可感光成像电介质(PID)层中的通孔可具有大约30微米(μm)或更小的直径。在一些实现中，非可感光成像电介质(PID)层(例如，预浸层、封装层、核心层)中的通孔可具有大约40微米(μm)或更大的直径。
第一互连345耦合到第一焊盘320。第一互连345还耦合到第二互连347。第二互连347耦合到第三互连349。焊球350耦合到第三互连349。不同的实现可使用不同数目的重分布层(例如，重分布互连)。例如，重分布部分可包括一个或多个重分布层。图3解说了重分布部分304中的互连(例如，第一互连345)，这些互连具有与图2的重分布部分204中的互连(例如，第一互连242)不同的形状。
图4-5解说了具有不同核心层的封装的示例。如图4-5中所示，第一金属层402(例如，第一核心层)在核心层206的第一表面上，并且第二金属层404(例如，第二核心层)在核心层206的第二表面上。第一金属层402和第二金属层404可向相应的封装提供附加刚度。
要注意，图2-5中所示的封装(例如，封装200、封装300)可以是自立的，或者它们可以是在层叠封装(PoP)器件中实现的封装。例如，封装200可以是层叠封装(PoP)器件中的底部封装。各种层叠封装(PoP)器件的示例以下在图17-18中解说并描述。
示例性材料
如上面提到的，核心层206和封装层208可由不同的材料制成。类似地，各电介质层(例如，第一电介质层240、第一电介质层340)也可由不同的材料制成。
在一些实现中，核心层206是玻璃纤维加强型核心层(例如，玻璃纤维加强型电介质层)。封装层208可以是预浸层、模塑、树脂填料、味之素构建膜(ABF)或类似材料、和/或玻璃纤维加强型ABF(味之素构建膜)或类似材料。电介质层可以是可感光成像电介质(PID)层和/或预浸层。
在一些实现中，为了提供封装(例如，封装200、封装300)中的有效应力减小，核心层206、封装层208和/或各电介质层的材料可从包括特定属性和/或特性的一组材料中选择。
要考虑的一种材料属性是该材料的刚度，其可以被表达为杨氏模量(E)。具有比第二材料高的杨氏模量(E)的第一材料表示第一材料是比第二材料更坚硬的材料。在一些实现中，用于核心层206和封装层208的材料被选择为使得核心层206的杨氏模量大于封装层208的杨氏模量。例如，核心层可具有第一杨氏模量，并且封装层可具有第二杨氏模量，其中第一杨氏模量大于第二杨氏模量。
在一些实现中，核心层206可具有大于大约15千兆帕(Gpa)的杨氏模量。在一些实现中，核心层206可具有在大约15–40千兆帕(Gpa)的范围中的杨氏模量。
在一些实现中，封装层208可具有小于大约15千兆帕(Gpa)的杨氏模量。千兆帕(Gpa)值是对应于室温的值。
要考虑的另一材料属性是该材料的热膨胀系数(CTE)。由于封装可耦合到印刷电路板(PCB)(例如，安装在其上)，因此封装的材料可被选择为使得该封装的有效CTE尽可能接近于该封装所耦合到(例如，安装在其上)的PCB的有效CTE。封装与PCB之间CTE的显著失配或显著差异会造成封装和/或焊点上的翘曲和应力，这会造成焊点的断裂(例如，造成断开的焊点)。
在一些实现中，封装层208可具有大于大约每摄氏度百万分之20(ppm/C)的热膨胀系数(CTE)。在一些实现中，封装层208可具有在大约每摄氏度百万分之20-50(ppm/C)的范围中的热膨胀系数(CTE)。
在一些实现中，核心层206可具有小于大约每摄氏度百万分之12(ppm/C)的热膨胀系数(CTE)。ppm/C值是对应于室温的值。
用于制造包括核心层的加强型扇出晶片级封装的示例性序列
在一些实现中，提供/制造包括核心层的加强型晶片级封装包括若干工艺。图6(其包括图6A-6B)解说了用于提供/制造包括核心层的加强型扇出级封装的示例性序列。在一些实现中，图6的序列可用于提供/制造图2-5的封装和/或本公开中所描述的其它封装。然而，出于简化的目的，将在提供/制造图2的封装的上下文中描述图6。
应当注意，图6的序列可组合一个或多个阶段，以便简化和/或阐明用于提供封装的序列。在一些实现中，可变化或修改这些工艺的顺序。
如图6A中所示，阶段1解说了在提供核心基板600之后的状态。核心基板600可包括核心层602、在核心层602的第一表面上的第一金属层604、以及在核心层602的第二表面上的第二金属层606。
阶段2解说了在已移除第一金属层604和第二金属层606之后核心层602之后的状态。不同的实现可以不同方式移除第一金属层604和第二金属层606。在一些实现中，通过选择性地移除第一金属层604和/或第二金属层606的一部分来图案化第一金属层604和/或第二金属层606。阶段2还解说了在核心层603中形成腔603之后的状态。在一些实现中，可使用激光来形成腔603。核心层602可类似于上面描述的核心层206。
阶段3解说了在将核心层602耦合到载体608(例如，放置在其上)之后的状态。载体608可以是基板、以及粘合剂和/或载体带。
阶段4解说了在将管芯610耦合到载体608(例如，放置在其上)之后的状态。管芯610可被放置在核心层602的腔603中。管芯610可包括第一焊盘612。
阶段5解说了封装层620至少部分地形成在核心层602和管芯610上之后的状态。封装层620可类似于上面描述的封装层208。
阶段6解说了在将载体608从核心层602、管芯610、以及封装层620解耦(例如，分离、移除)之后的状态。
如图6B中所示，阶段7解说了在核心层602、管芯610、以及封装层620上形成电介质层630之后的状态。电介质层630可以是可感光成像电介质(PID)层。电介质层630被形成为使得该电介质层630耦合到管芯610的前侧(例如，有源侧)。
阶段8解说了在电介质层630中形成腔631之后的状态。腔631被形成为使得该腔631暴露第一焊盘612。在一些实现中，可使用光刻工艺来形成腔631。
阶段9解说了在电介质层630中/上形成第一互连632(例如，第一通孔)和第二互连634(例如，第一焊盘)之后的状态。在一些实现中，使用镀敷工艺来形成第一互连632和/或第二互连634。第一互连632被形成为使得该第一互连632耦合到第一焊盘612。可使用镀敷工艺来形成各互连。
阶段10解说了在电介质层630上形成阻焊层640之后的状态。互连的一些部分(例如，第二互连634的一部分)未被阻焊层640覆盖。在一些实现中，电介质层630、第一互连632、第二互连634、以及阻焊层640可形成封装的重分布部分。在一些实现中，第一焊盘612是重分布部分的一部分。
阶段11解说了在将焊球650耦合到第二互连634之后的状态。阶段11解说了封装660，该封装660包括核心层602、管芯610、第一焊盘612、封装层620、电介质层630、第一互连632、第二互连634、以及阻焊层640。在一些实现中，封装660是加强型扇出晶片级封装。封装660可类似于图2的封装200。
用于制造包括核心层的加强型扇出晶片级封装的示例性序列
图7(其包括图7A-7C)解说了用于提供/制造包括核心层的另一加强型扇出晶片级封装的示例性序列。在一些实现中，图7的序列可用于提供/制造图2-5的封装和/或本公开中所描述的其它封装。然而，出于简化的目的，将在提供/制造图3的封装的上下文中描述图7。
应当注意，图7的序列可组合一个或多个阶段，以便简化和/或阐明用于提供封装的序列。在一些实现中，可变化或修改这些工艺的顺序。
如图7A中所示，阶段1解说了在提供核心基板600之后的状态。核心基板600可包括核心层602、在核心层602的第一表面上的第一金属层604、以及在核心层602的第二表面上的第二金属层606。
阶段2解说了在已移除第一金属层604和第二金属层606之后核心层602之后的状态。不同的实现可以不同方式移除第一金属层604和第二金属层606。在一些实现中，通过选择性地移除第一金属层604和/或第二金属层606的一部分来图案化第一金属层604和/或第二金属层606。阶段2还解说了在核心层602中形成腔603之后的状态。在一些实现中，可使用激光来形成腔603。核心层602可类似于上面描述的核心层206。
阶段3解说了在将核心层602耦合到载体608(例如，放置在其上)之后的状态。载体602可以是基板、粘合剂和/或载体带。
阶段4解说了在将管芯610耦合到载体608(例如，放置在其上)之后的状态。管芯610可被放置在核心层602的腔603中。管芯610可包括第一焊盘612和钝化层714。
阶段5解说了在封装层620至少部分地形成在核心层602和管芯610上之后的状态。在一些实现中，封装层620被形成为完全地封装核心层602和/或管芯610。封装层620可类似于上面描述的封装层208。
如图7B中所示，阶段6解说了在将载体608从核心层602、管芯610、以及封装层620解耦(例如，分离、移除)之后的状态。
阶段7解说了在核心层602、管芯610、以及封装层620上形成第一电介质层630之后的状态。电介质层730可以是第一可感光成像电介质(PID)层。第一电介质层730被形成为使得该第一电介质层730耦合到管芯610的前侧(例如，有源侧)。第一电介质层730可形成在钝化层714上。阶段7还解说了形成在第一电介质层730中的腔731。腔731被形成为使得该腔731暴露第一焊盘612。在一些实现中，使用光刻工艺来形成腔731。
阶段8解说了在第一电介质层730上形成第一互连732(例如，第一重分布互连)之后的状态。第一互连732可以是第一重分布层的一部分。可使用镀敷工艺来形成各互连。
阶段9解说了在第一电介质层730和/或第一互连732上形成第二电介质层740之后的状态。第二电介质层740可以是第二可感光成像电介质(PID)层或预浸层。
阶段10解说了在第二电介质层740上形成第二互连742(例如，第二重分布互连)之后的状态。第二互连742被形成为使得该第二互连742耦合到第一互连732。第二互连742可以是第二重分布层的一部分。可使用镀敷工艺来形成各互连。
如图7C中所示，阶段11解说了在第二电介质层740和/或第二互连742上形成第三电介质层750之后的状态。第三电介质层750可以是第三可感光成像电介质(PID)层或预浸层。
阶段12解说了在第三电介质层750上形成第三互连752(例如，凸块下金属化(UBM)互连)之后的状态。第三互连752被形成为使得该第三互连752耦合到第二互连742。可使用镀敷工艺来形成各互连。在一些实现中，第一电介质层730、第一互连732、第二电介质层740、第二互连742、第三电介质层750、以及第三互连752可形成封装的重分布部分。
阶段13解说了在将焊球760耦合到第三互连752之后的状态。阶段13解说了封装770，该封装770包括核心层602、管芯610、封装层620、第一电介质层730、第一互连732、第二电介质层740、第二互连742、第三电介质层750、以及第三互连752。在一些实现中，封装770是加强型晶片级封装。封装770可类似于图3的封装300。
用于制造包括核心层的加强型扇出晶片级封装的示例性方法
图8解说了用于提供/制造包括核心层的加强型晶片级封装的方法的示例性流程图。在一些实现中，图8的方法可用于提供/制造图2-5的封装和/或本公开中所描述的其它封装。
应当注意，图8的流程图可组合一个或多个步骤和/或工艺，以便简化和/或阐明用于提供封装的方法。在一些实现中，可变化或修改这些工艺的顺序。图8是针对制造一个管芯和/或一个封装来描述的。然而，在一些实现中，可同时制造若干管芯和/或封装。在此类实例中，可使用切单工艺来创建个体管芯和/或封装。
该方法(在805处)在载体上放置管芯和核心层。管芯可以与第一管芯202相同和/或相似。管芯可以是逻辑管芯和/或存储器管芯。管芯可包括基板部分(例如，硅基板)、焊盘、以及第一钝化层。核心层可以与核心层206相同和/或相似。第一金属层和第二金属层可耦合到核心层。在一些实现中，可在载体上放置一个以上管芯。在一些实现中，可在载体上放置管芯和另一电子组件(例如，电容器)。
该方法(在810处)在管芯和核心层上形成封装层。封装层被形成为使得该封装层封装管芯和核心层。
该方法随后(在815处)将载体从管芯、核心层、以及封装层解耦(例如，移除)。
该方法(在820处)在管芯和核心层上形成重分布部分。在一些实现中，形成重分布部分包括：形成第一电介质层、第一重分布层(例如，第一重分布互连)、第二电介质层以及第二重分布层(例如，第二重分布互连)、第三电介质层和/或凸块下金属化(UBM)层。各电介质层中的一者或多者可以是可感光成像电介质(PID)层。
该方法(在825处)将焊球耦合到重分布部分(例如，将焊球耦合到UBM层)。焊球可耦合到焊盘、UBM层或重分布层。
包括核心层的示例性加强型扇出晶片级封装
图9解说了另一封装900，该封装900包括用于减小封装900中的焊点上的应力的核心层。封装900可以是层叠封装(PoP)器件中的封装。层叠封装(PoP)器件的示例以下在图17-18中进一步解说并描述。
封装900可以是加强型晶片级封装。封装900包括第一管芯202、重分布部分904、核心层206、以及封装层208。管芯(例如，第一管芯202)可以是包括若干晶体管和/或其它电子组件的集成电路(IC)。第一管芯202可以是逻辑管芯和/或存储器管芯。第一管芯202可以是裸管芯。第一管芯202还可包括第一焊盘220。
第一管芯202耦合到重分布部分904。核心层206耦合到重分布部分904。封装层208封装第一管芯202的至少一部分、以及核心层206的至少一部分。在一些实现中，核心层206用于加强封装900。在一些实现中，核心层206被配置成帮助减小封装900中的焊点上的应力，这进而增加了封装900的焊点(例如，焊球250)的预期寿命和可靠性。
第一管芯202具有前侧(例如，有源侧)和后侧。第一管芯202的前侧可包括第一焊盘220。图9解说了第一管芯202的前侧耦合到重分布部分904。第一管芯202的后侧被封装层208封装。
核心层206横向于封装900中的第一管芯202定位。在一些实现中，核心层206可横向地围绕第一管芯202。核心层206包括穿过核心层206的通孔960。第一焊盘961在核心层206的第一表面上。第二焊盘963在核心层206的第二表面上。第一焊盘961耦合到通孔960。通孔960耦合到第二焊盘963。第一焊盘961耦合到重分布部分904。在一些实现中，第一焊盘961是作为重分布部分904的一部分的互连。
封装层208包括第一互连981(例如，第一通孔)、第二互连983(例如，第一焊盘)、第三互连985(例如，第二通孔)、以及第四互连987(例如，第二焊盘)。第一互连981、第二互连983、第三互连985、以及第四互连987可以是封装互连。第二焊盘963耦合到第一互连981。第一互连981耦合到第二互连983。第二互连983耦合到第三互连985。第三互连985耦合到第四互连987。阻焊层990形成在封装层208上。
不同的材料可用于核心层206和/或封装层208。这些材料的示例性属性先前在上文描述。
重分布部分904包括第一电介质层940、第二电介质层942、第三电介质层944(例如，阻焊层)、第一互连941(例如，第一通孔)、第二互连943(例如，第一焊盘、第一迹线)、第三互连945(例如，第二通孔)、第四互连947(例如，第二焊盘)、第五互连948(例如，第三通孔)、以及第六互连949(例如，第三焊盘)。重分布部分904还可包括第一焊盘961和/或第一焊盘220。第五互连948耦合到第一焊盘961。焊球908耦合到重分布部分904。更具体而言，焊球908耦合到重分布部分904的第四互连947。
在一些实现中，各电介质层中的一者或多者(例如，第一电介质层940)可以是可感光成像电介质(PID)层。在一些实现中，各电介质层中的一者或多者可以是预浸层。例如，在一些实现中，第一电介质层940可以是第一可感光成像电介质(PID)层并且第二电介质层942可以是预浸层(例如，预浸电介质层)。在一些实现中，第一电介质层940可以是第一可感光成像电介质(PID)层，并且第二电介质层942可以是与封装层208相同或相似的材料。
在一些实现中，重分布部分904中的互连可具有大约30微米(μm)或更小的间距(例如，L/S 15/15微米或更小，其中L是线宽并且S是间隔)。在一些实现中，可感光成像电介质(PID)层的使用允许具有显著更低直径的互连(例如，通孔)。在一些实现中，可感光成像电介质(PID)层中的通孔可具有大约30微米(μm)或更小的直径。例如，形成在第一电介质层940中的第一互连941(例如，第一通孔)和/或第五互连948(例如，第三通孔)可具有大约30微米(μm)或更小的直径。在一些实现中，非可感光成像电介质(PID)层(例如，预浸层、封装层、核心层)中的通孔可具有大约40微米(μm)或更大的直径。
图10解说了包括核心层的另一封装1000的示例。封装1000可以是层叠封装(PoP)器件中的封装。封装1000类似于封装900，不同之处在于封装1000中的管芯202以不同方式被放置在封装1000中。
图9解说了第一管芯202的前侧面向封装900的印刷电路板(PCB)侧。即，当封装900耦合到PCB时，第一管芯202的前侧面向PCB。第一管芯202的前侧面向焊球908，该焊球908是将耦合到PCB的焊球。
图10解说了第一管芯202的前侧背离封装1000的印刷电路板(PCB)侧。即，当封装1000耦合到PCB时，第一管芯202的前侧背离PCB。第一管芯202的前侧背离焊球908，该焊球908是将耦合到PCB的焊球。换言之，当封装1000耦合到PCB板时，第一管芯202的后侧面向PCB(例如，第一管芯202的后侧面向焊球908)。
包括核心层的示例性加强型扇出晶片级封装
图11解说了另一封装1100，该封装1100包括用于减小封装100中的焊点上的应力的核心层。封装1100可以是层叠封装(PoP)器件中的封装。
封装1100包括重分布部分1102、第一管芯1106、核心层1108、封装层1110、以及阻焊层1112。重分布部分1102包括至少一个电介质层1120和若干互连1122(例如，重分布互连、凸块下金属化(UBM)互连)。在一些实现中，核心层1108用于加强封装1100。在一些实现中，核心层1108被配置成帮助减小封装1100中的焊点上的应力，这进而增加了封装1100的焊点(例如，焊球1150)的预期寿命和可靠性。
在一些实现中，重分布部分1102中的互连可具有大约30微米(μm)或更小的间距(例如，L/S 15/15微米或更小，其中L是线宽并且S是间隔)。在一些实现中，可感光成像电介质(PID)层的使用允许具有显著更低直径的互连(例如，通孔)。在一些实现中，可感光成像电介质(PID)层中的通孔可具有大约30微米(μm)或更小的直径。在一些实现中，非可感光成像电介质(PID)层(例如，预浸层、封装层、核心层)中的通孔可具有大约40微米(μm)或更大的直径。
核心层1108包括通孔。第一金属层和第二金属层可耦合到核心层1108。封装层1110可包括若干互连1132(例如，封装互连、封装通孔、封装迹线、封装焊盘)。
封装1100可以是加强型扇出晶片级封装。第一管芯1106耦合到重分布部分1102。核心层1108耦合到重分布部分1102。封装层1110封装第一管芯1106的至少一部分、以及核心层1108的至少一部分。在一些实现中，核心层1108用于加强封装1100。
图11解说了包括核心层的封装的高级解说。图12解说了图11的封装1100的特写视图。
如图12中所示，封装1100包括重分布部分1102、第一管芯1106、核心层1108、封装层1110、阻焊层1112、以及焊球1150。第一管芯1106耦合到重分布部分1102。核心层1108耦合到重分布部分1102。封装层1110封装第一管芯1106和核心层1108。封装层1110包括第一互连1270(例如，第一通孔、第一封装互连、第一封装通孔)和第二互连1272(例如，第一焊盘、第二封装互连、第一封装焊盘)。
核心层1108包括第一通孔1220。第一焊盘1222和第二焊盘1224耦合到核心层1108。第一焊盘1222耦合到第一通孔1220。通孔1220耦合到第二焊盘1224。
如图12中所示，重分布部分1102包括第一电介质层1240、第二电介质层1242、第三电介质层1244、第一重分布层1250、第二重分布层1252、凸块下金属化(UBM)层1254、以及焊球1150。第一电介质层1240、第二电介质层1242、和/或第三电介质层1244可被表示为如图11中所示的至少一个电介质层1120。第一重分布层1250耦合到核心层1108和第一管芯1106。更具体而言，第一重分布层1250耦合到核心层1108的第二焊盘1224。在一些实现中，第一重分布层1250可限定重分布部分1102中的一个或多个第一重分布互连。第二重分布层1252耦合到第一重分布层1250。UBM层1254耦合到第二重分布层1252。焊球1150耦合到UBM层1254。在一些实现中，UBM层1254可以是可任选的。在此类实例中，焊球1150可直接耦合到第二重分布层1252。要注意，不同的实现可具有不同数目的重分布层(例如，一个或多个重分布层)。
在一些实现中，重分布部分1102中的互连可具有大约30微米(μm)或更小的间距(例如，L/S 15/15微米或更小，其中L是线宽并且S是间隔)。在一些实现中，可感光成像电介质(PID)层的使用允许具有显著更低直径的互连(例如，通孔)。在一些实现中，可感光成像电介质(PID)层中的通孔可具有大约30微米(μm)或更小的直径。在一些实现中，非可感光成像电介质(PID)层(例如，预浸层、封装层、核心层)中的通孔可具有大约40微米(μm)或更大的直径。
第一管芯1106可包括基板部分1260(例如，硅基板)、焊盘1262、以及第一钝化层1264。在一些实现中，第一管芯1106的焊盘1262耦合到重分布部分1102的第一重分布层1250。
图13解说了另一封装1300的特写视图。封装1300类似于图12的封装1100，不同之处在于封装1300具有不同的重分布部分1302。封装1300可以是在层叠封装(PoP)器件中实现的加强型扇出晶片级封装。如图13中所示，封装1300包括重分布部分1302、第一管芯1106、核心层1108、封装层1110、阻焊层1112、以及焊球1150。第一管芯1106耦合到重分布部分1302。核心层1108耦合到重分布部分1102。封装层1110封装第一管芯1106和核心层1108。
如图13中进一步所示，重分布部分1302包括第一电介质层1340、第二电介质层1342、第三电介质层1344、第一重分布层1350、第一互连1352(例如，第一通孔)、第二互连1354(例如，第一焊盘)、以及焊球1150。第一重分布层1350耦合到核心层1108和第一管芯1106。更具体而言，第一重分布层1350耦合到核心层1108的第二焊盘1224。在一些实现中，第一重分布层1350可限定重分布部分1302中的一个或多个第一重分布互连。第一互连1352耦合到第一重分布层1350。第二互连1354耦合到第一互连1352。焊球1150耦合到第二互连1354。要注意，不同的实现可具有不同数目的重分布层(例如，一个或多个重分布层)。在一些实现中，如何耦合各互连和重分布层可以不同。例如，第一互连1352可耦合到第二焊盘1224，第二互连1354可耦合到第一互连，并且第一重分布层1350可耦合到第二互连1354。
在一些实现中，重分布部分1302中的互连可具有大约30微米(μm)或更小的间距(例如，L/S 15/15微米或更小，其中L是线宽并且S是间隔)。在一些实现中，可感光成像电介质(PID)层的使用允许具有显著更低直径的互连(例如，通孔)。在一些实现中，可感光成像电介质(PID)层中的通孔可具有大约30微米(μm)或更小的直径。在一些实现中，非可感光成像电介质(PID)层(例如，预浸层、封装层、核心层)中的通孔可具有大约40微米(μm)或更大的直径。
用于制造包括核心层的加强型扇出晶片级封装的示例性序列
图14(其包括图14A-14C)解说了用于提供/制造包括核心层的另一加强型晶片级封装的示例性序列。在一些实现中，图14的序列可用于提供/制造图9-13的封装和/或本公开中所描述的其它封装。然而，出于简化的目的，将在提供/制造与图9的封装类似的封装的上下文中描述图14。
应当注意，图14的序列可组合一个或多个阶段，以便简化和/或阐明用于提供封装的序列。在一些实现中，可变化或修改这些工艺的顺序。
如图14A中所示，阶段1解说了在提供核心基板600之后的状态。核心基板600可包括核心层602、在核心层602的第一表面上的第一金属层604、以及在核心层602的第二表面上的第二金属层606。
阶段2解说了在已图案化核心基板600之后的状态。如阶段2处所示，核心层602包括通孔1405、第一焊盘1407、以及第二焊盘1409。第一焊盘1407在核心层602的第一表面上。第二焊盘1409在核心层602的第二表面上。阶段2还解说了在核心层602中形成腔603之后的状态。在一些实现中，可使用激光来形成腔603。
阶段3解说了在将核心层602和管芯610耦合到载体608(例如，放置在其上)之后的状态。管芯610可包括第一焊盘612(例如，第一焊盘612是管芯610的一部分)。载体608可以是基板、粘合剂和/或载体带。
阶段4解说了在封装层620至少部分地形成在核心层602和管芯610上之后的状态。封装层620可类似于上面描述的封装层208。
阶段5解说了在将载体608从核心层602、管芯610、以及封装层620解耦(例如，分离、移除)之后的状态。
如图14B中所示，阶段6解说了在核心层602、管芯610、以及封装层620上形成第一电介质层1430之后的状态。第一电介质层1430可以是可感光成像电介质(PID)层。第一电介质层1430被形成为使得该第一电介质层1430耦合到管芯610的前侧(例如，有源侧)。第一电介质层1430可形成在管芯610的钝化层上。阶段14还解说了形成在第一电介质层1430中的腔1431。腔1431被形成为使得该腔1431暴露第一焊盘612。在一些实现中，使用光刻工艺来形成腔1431。
阶段7解说了在第一电介质层1430中/上形成第一互连1432(例如，第一重分布互连、第一通孔)和第二互连1434(例如，第二重分布互连、第二迹线)之后的状态。第一互连1432耦合到第一焊盘612。第二互连1434耦合到第一互连1432。第一互连1432和第二互连1434可以是相同的第一重分布层的一部分。可使用镀敷工艺来形成各互连。
阶段8解说了在第一电介质层1430、第一互连1432和第二互连1434上形成第二电介质层1440之后的状态。第二电介质层1440可以是PID层或预浸层。在一些实现中，第二电介质层1440可以是与封装层620相同的材料。
阶段9解说了在第二电介质层1440中形成第一腔1441之后的状态。阶段9还解说了在封装层620中形成第二腔1451之后的状态。在一些实现中，可使用激光工艺来形成这些腔。在一些实现中，可使用光刻工艺来形成这些腔。
如图14C中所示，阶段10解说了在第二电介质层1440中/上形成第三互连1442(例如，重分布互连、第三通孔)和第四互连1444(例如，重分布互连、第四焊盘)之后的状态。第三互连1442和第四互连1444可以是相同的第二重分布层的一部分。可使用镀敷工艺来形成各互连。
阶段10还解说了在封装层620中/上形成第五互连1452(例如，封装互连、第五通孔)和第六互连1454(例如，封装互连、第六焊盘)之后的状态。第五互连1452和第六互连1454可以是相同的封装层的一部分。可使用镀敷工艺来形成各互连。
阶段11解说了在第二电介质层1440上形成第一阻焊层1460、以及在封装层620上形成第二阻焊层1470之后的状态。
阶段12解说了在将焊球1480耦合到第四互连1444之后的状态。阶段12解说了封装1490，该封装1490包括核心层602、管芯610、封装层620、第一电介质层1430、第一互连1432、第二互连1434、第二电介质层1440、第三互连1442、第四互连1444、第五互连1452、以及第六互连1454。在一些实现中，第一电介质层430是第一可感光成像电介质(PID)层，并且第二电介质层1440由与封装层620相同或相似的材料制成。然而，不同的实现可将不同的材料用于封装层620、第一电介质层1430、和/或第二电介质层1440。
在一些实现中，封装1490是在层叠封装(PoP)器件中实现的加强型晶片级封装。层叠封装(PoP)器件的示例以下在图17-18中描述。
用于制造包括核心层的加强型扇出晶片级封装的示例性序列
图15(其包括图15A-15B)解说了用于提供/制造包括核心层的另一加强型晶片级封装的示例性序列。在一些实现中，图15的序列可用于提供/制造图9-13的封装和/或本公开中所描述的其它封装。然而，出于简化的目的，将在提供/制造与图12的封装类似的封装的上下文中描述图15。
应当注意，图15的序列可组合一个或多个阶段，以便简化和/或阐明用于提供封装的序列。在一些实现中，可变化或修改这些工艺的顺序。
如图15A中所示，阶段1解说了在将管芯1500和核心层1504耦合到(例如，置于)载体1502之后的状态。管芯1500可包括基板部分(例如，硅基板)、焊盘、以及第一钝化层。核心层1504可包括通孔1506、第一焊盘1503、以及第二焊盘1505。载体1502可以是基板、粘合剂和/或载体带。
阶段2解说了在封装层1510至少部分地形成在核心层1504和管芯1500上之后的状态。封装层1510可类似于上面描述的封装层208。
阶段3解说了在封装层1510中形成第一互连1507(例如，第一封装互连、通孔)和第二互连1509(例如，第二封装互连、焊盘)之后的状态。在一些实现中，使用镀敷工艺在封装层1510中/上形成互连。
阶段4解说了在封装层1510上形成阻焊层1511之后的状态。
如图15B中所示，阶段5解说了在将载体1502从核心层1504、管芯1500、以及封装层1510解耦(例如，分离、移除)之后的状态。
阶段6解说了在核心层1504、管芯1500、以及封装层1510上形成第一电介质层1530之后的状态。第一电介质层1530可以是第一可感光成像电介质(PID)层。第一电介质层1530被形成为使得该第一电介质层1530耦合到管芯1500的前侧(例如，有源侧)。第一电介质层1530可形成在管芯1500的钝化层1514上。
阶段7解说了在第一电介质层1530上形成第一互连1532(例如，第一重分布互连)之后的状态。第一互连1532可以是第一重分布层的一部分。可使用镀敷工艺来形成各互连。
阶段8解说了在第一电介质层1530和/或第一互连1532上形成第二电介质层1540之后的状态。第二电介质层1540可以是第二可感光成像电介质(PID)层或预浸层。
阶段8还解说了在第二电介质层1540上形成第二互连1542(例如，第二重分布互连)之后的状态。第二互连1542被形成为使得该第二互连1542耦合到第一互连1532。第二互连1542可以是第二重分布层的一部分。可使用镀敷工艺来形成各互连。
如图15C中所示，阶段9解说了在第二电介质层1540和/或第二互连1542上形成第三电介质层1550之后的状态。第三电介质层750可以是第三可感光成像电介质(PID)层或预浸层。
阶段9还解说了在第三电介质层1550上形成第三互连1552(例如，凸块下金属化(UBM)互连)之后的状态。第三互连1552被形成为使得该第三互连1552耦合到第二互连1542。可使用镀敷工艺来形成各互连。在一些实现中，第一电介质层1530、第一互连1532、第二电介质层1540、第二互连1542、第三电介质层1550、以及第三互连1552可形成封装的重分布部分。
阶段10解说了在将焊球1570耦合到第三互连1552之后的状态。阶段10解说了封装1590，该封装1590包括核心层1504、管芯1500、封装层1510、第一电介质层1530、第一互连1532、第二电介质层1540、第二互连1542、第三电介质层1550、以及第三互连1552。在一些实现中，封装1590是在层叠封装(PoP)器件中实现的加强型晶片级封装。层叠封装(PoP)器件的示例以下在图17-18中描述。
用于制造包括核心层的加强型扇出晶片级封装的示例性方法
在一些实现中，提供/制造包括核心层的加强型晶片级封装包括若干工艺。图16解说了用于提供/制造包括改善的焊料连接的层叠封装(PoP)器件的方法的示例性流程图。在一些实现中，图16的方法可用于提供/制造图9-13的封装和/或本公开中所描述的其它封装。
应当注意，图16的流程图可组合一个或多个步骤和/或工艺，以便简化和/或阐明用于提供加强型封装的方法。在一些实现中，可变化或修改这些工艺的顺序。
该方法(在1605处)在载体上放置管芯和核心层。管芯可以是逻辑管芯和/或存储器管芯。管芯可包括基板部分(例如，硅基板)、焊盘、以及第一钝化层。核心层包括通孔、第一焊盘和第二焊盘。在一些实现中，可在载体上放置若干管芯和/或电子组件(例如，电容器)。
该方法(在1610处)在管芯和核心层上形成封装层。封装层被形成为使得该封装层至少部分地封装管芯和核心层。
该方法(在1615处)在封装层中形成至少一个互连。互连可以是封装互连。在一些实现中，在封装层中形成互连包括镀敷工艺。
该方法随后(在1620处)将载体从管芯、核心层、以及封装层解耦(例如，分离、移除)。
该方法(在1625处)在管芯和核心层上形成重分布部分。在一些实现中，形成重分布部分包括：形成第一电介质层、第一互连、第一重分布层(例如，第一重分布互连)、第二电介质层、第二互连、第二重分布层(例如，第二重分布互连)、第三电介质层和/或凸块下金属化(UBM)层。各电介质层中的一者或多者可以是可感光成像电介质(PID)层和/或预浸层。
该方法(在1630处)将焊球耦合到重分布部分(例如，将焊球耦合到UBM层)。焊球可耦合到互连、UBM层或重分布层。
该方法(在1635处)将第一封装耦合到封装互连以形成层叠封装(PoP)器件。在一些实现中，将来自第一封装的焊球耦合到该封装的焊盘。
示例性层叠封装(PoP)器件
不同的实现可在层叠封装(PoP)器件中使用不同的封装。例如，层叠封装(PoP)器件中的第一封装(例如，顶部封装)可包括扇出晶片级封装(FOWLP)、焊线芯片规模封装、和/或倒装芯片芯片规模封装。在一些实现中，可在底部封装上形成若干顶部封装以形成层叠封装(PoP)器件。图17-18解说了具有不同封装组合的不同层叠封装(PoP)器件。图17-18仅是层叠封装(PoP)器件的示例。层叠封装(POP)器件可利用本公开中描述的任何封装。
图17解说了包括第一封装1702(例如，第一集成电路器件封装)和封装1100(例如，第二封装)的层叠封装(PoP)器件1700，其中第一封装1702耦合到封装1100。第一封装1702包括第一封装基板1720、第一管芯1730、以及封装层1740。第一管芯1730可通过粘合剂耦合到第一封装基板1720。第一封装基板1720包括电介质层、第一阻焊层、第二阻焊层、第一焊盘、以及第一通孔。焊线1790耦合到第一管芯1730和封装基板1720。
图18解说了包括第一封装1802(例如，第一集成电路器件封装)和封装1100的层叠封装(PoP)器件1800，其中第一封装1802耦合到封装1100。第一封装1802包括第一封装基板1820和第一管芯1830。第一管芯1830可通过焊球耦合到第一封装基板1820。第一封装基板1820包括电介质层、第一阻焊层、以及互连(例如，焊盘、迹线、通孔)。第一管芯1106可以是倒装芯片管芯。
示例性加强型扇出晶片级封装
在一些实现中，加强型扇出晶片级封装可包括一个以上电子组件(例如，一个以上管芯、一管芯以及电容器)。图19-20解说了具有多个电子组件的不同封装的示例。
图19解说了封装1900，该封装1900包括第一管芯202、第二组件1902、重分布部分204、核心层206、以及封装层208。在一些实现中，封装1900类似于封装200，不同之处在于封装1900包括第二组件1902(例如，电子组件)。第二组件1902可以是第二管芯。第二组件1902可以是诸如电容器(例如，多层陶瓷电容器(MLCC))之类的电子组件。
图20解说了封装2000，该封装2000包括重分布部分1102、第一管芯1106、第二组件2006、核心层1108、封装层1110、以及阻焊层1112。重分布部分1102包括至少一个电介质层1120和若干互连1122(例如，重分布互连、凸块下金属化(UBM)互连)。在一些实现中，封装2000类似于封装1100，不同之处在于封装2000包括第二组件2006(例如，电子组件)。第二组件2006可以是第二管芯。第二组件2106可以是诸如电容器(例如，多层陶瓷电容器(MLCC))之类的电子组件。
在一些实现中，包括第二组件(例如，第二组件1902、第二组件2006)的工艺类似于如图6-8和/或14-16中所描述的包括第一管芯。
上述封装可在本公开中所描述的任何层叠封装(PoP)器件中实现。
示例性电子设备
图21解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(PoP)中的任何一者的各种电子设备。例如，移动电话设备2102、膝上型计算机设备2104、以及固定位置终端设备2106可包括如本文所描述的集成器件2100。集成器件2100可以是例如本文描述的集成电路、管芯、集成器件、集成器件封装、集成电路器件、层叠封装器件中的任何一者。图21中所解说的设备2102、2104、2106仅是示例性的。其它电子设备也能以集成器件2100为其特征，此类电子设备包括但不限于包含以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动车辆(例如，自主车辆)中的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6A-6B、7A-7C、8、9、10、11、12、13、14A-14C、15A-15C、16、17、18、19、20和/或21中解说的组件、步骤、特征和/或功能中的一者或多者可以被重新编排和/或组合成单个组件、步骤、特征或功能，或可以实施在若干组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、5、6A-6B、7A-7C、8、9、10、11、12、13、14A-14C、15A-15C、16、17、18、19、20和/或21及其对应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6A-6B、7A-7C、8、9、10、11、12、13、14A-14C、15A-15C、16、17、18、19、20和/或21及其对应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，一种器件可包括管芯、集成器件、管芯封装、集成电路(IC)、集成器件封装、晶片、半导体器件、层叠封装(PoP)器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
一“组”对象可包括一个或多个对象。例如，一组焊球可包括一个或多个焊球。一“组”互连可包括一个或多个互连。一组焊点结构可包括一个或多个焊点结构。一组焊盘可包括一个或多个焊盘。术语“进行封装”和/或“封装”可表示对对象的部分封装或完全封装。
还应注意，各实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会将各操作描述为顺序过程，但是这些操作中的许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (28)

1.一种封装，包括：
重分布部分，其包括：
第一可感光成像电介质(PID)层；以及
第一互连；
耦合到所述重分布部分的第一管芯，其中，所述第一管芯耦合到所述重分布部分的所述第一互连；
耦合到所述重分布部分的核心层；以及
对所述第一管芯和所述核心层进行封装的封装层。
2.如权利要求1所述的封装，其特征在于，所述核心层具有第一杨氏模量，并且所述封装层具有第二杨氏模量，其中，所述第一杨氏模量大于所述第二杨氏模量。
3.如权利要求2所述的封装，其特征在于，所述第一杨氏模量是大约至少15千兆帕(Gpa)或更大。
4.如权利要求2所述的封装，其特征在于，所述第二杨氏模量小于大约15千兆帕(Gpa)。
5.如权利要求1所述的封装，其特征在于，所述核心层包括玻璃纤维。
6.如权利要求1所述的封装，其特征在于，所述第一管芯包括前侧和后侧，其中，所述第一管芯的前侧耦合到所述重分布部分。
7.如权利要求1所述的封装，其特征在于，所述第一互连是所述第一可感光成像电介质(PID)层中的第一通孔，其中，所述第一通孔具有大约30(μm)微米或更小的直径。
8.如权利要求1所述的封装，其特征在于，所述封装层具有在大约每摄氏度百万分之20-50(ppm/C)的范围中的热膨胀系数(CTE)。
9.如权利要求1所述的封装，其特征在于，所述核心层具有小于大约每摄氏度百万分之12(ppm/C)的热膨胀系数(CTE)。
10.如权利要求1所述的封装，其特征在于，所述封装是扇出晶片级封装。
11.如权利要求1所述的封装，其特征在于，所述核心层包括通孔。
12.如权利要求1所述的封装，其特征在于，所述封装层包括封装互连。
13.如权利要求1所述的封装，其特征在于，所述封装被集成到层叠封装(PoP)器件中，所述层叠封装(PoP)器件包括第二封装。
14.如权利要求13所述的封装，其特征在于，所述第二封装是来自包括扇出晶片级封装(FDWLP)、焊线芯片规模封装(CSP)、和/或倒装芯片芯片规模封装(CSP)的一组封装中的封装。
15.如权利要求1所述的封装，其特征在于，所述封装被纳入选自包括以下各项的组的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备，并且进一步包括所述设备。
16.一种层叠封装(PoP)器件，包括：
第一封装；以及
耦合到所述第一封装的第二封装，所述第二封装包括
重分布部分，其包括：
第一可感光成像电介质(PID)层；以及
第一互连；
耦合到所述重分布部分的第一管芯，其中，所述第一管芯耦合到所述重分布部分的所述第一互连；
耦合到所述重分布部分的核心层；
穿过所述核心层的通孔；
对所述第一管芯和所述核心层进行封装的封装层；以及
所述封装层中的第二互连，其中，所述第二互连耦合到所述通孔。
17.如权利要求16所述的层叠封装(PoP)器件，其特征在于，所述第一互连是所述第一可感光成像电介质(PID)层中的第一通孔，其中，所述第一通孔具有大约30(μm)微米或更小的直径。
18.如权利要求16所述的层叠封装(PoP)器件，其特征在于，所述第二互连是所述封装层中的第二通孔，其中，所述第二通孔具有大约40(μm)微米或更大的直径。
19.如权利要求16所述的层叠封装(PoP)器件，其特征在于，所述第二封装是扇出晶片级封装。
20.如权利要求16所述的层叠封装(PoP)器件，其特征在于，所述第一封装是来自包括扇出晶片级封装(FOWLP)、焊线芯片规模封装(CSP)、和/或倒装芯片芯片规模封装(CSP)的一组封装中的封装。
21.如权利要求16所述的层叠封装(PoP)器件，其特征在于，所述重分布部分进一步包括第二电介质层，其中，所述第二电介质层由与所述封装层相同的材料制成，其中，所述第一可感光成像电介质(PID)层在所述封装层与所述第二电介质层之间。
22.一种用于制造封装的方法，包括：
提供核心层；
提供第一管芯；
在所述核心层和所述第一管芯上形成封装层；以及
在所述核心层和所述第一管芯上形成重分布部分，其中，形成所述重分布部分包括：
形成第一可感光成像电介质(PID)层；以及
形成第一互连。
23.如权利要求22所述的方法，其特征在于，所述核心层具有第一杨氏模量，并且所述封装层具有第二杨氏模量，其中，所述第一杨氏模量大于所述第二杨氏模量。
24.如权利要求23所述的方法，其特征在于，所述第一杨氏模量是大约至少15千兆帕(Gpa)或更大。
25.如权利要求22所述的方法，其特征在于，所述核心层包括玻璃纤维。
26.如权利要求22所述的方法，其特征在于，在所述核心层和所述第一管芯上形成重分布部分包括：在所述第一管芯的前侧上形成所述重分布部分。
27.如权利要求22所述的方法，其特征在于，形成所述第一互连包括在所述第一可感光成像电介质(PID)层中形成第一通孔，其中，所述第一通孔具有大约30(μm)微米或更小的直径。
28.如权利要求22所述的方法，其特征在于，所述封装被纳入选自包括以下各项的组的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备，并且进一步包括所述设备。
CN201680023877.XA 2015-04-29 2016-04-28 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装 Pending CN107533986A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/699,863 2015-04-29
US14/699,863 US9806063B2 (en) 2015-04-29 2015-04-29 Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
PCT/US2016/029887 WO2016176512A1 (en) 2015-04-29 2016-04-28 Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability

Publications (1)

Publication Number Publication Date
CN107533986A true CN107533986A (zh) 2018-01-02

Family

ID=56015097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680023877.XA Pending CN107533986A (zh) 2015-04-29 2016-04-28 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装

Country Status (4)

Country Link
US (1) US9806063B2 (zh)
EP (1) EP3289609A1 (zh)
CN (1) CN107533986A (zh)
WO (1) WO2016176512A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299289A (zh) * 2019-05-14 2019-10-01 南通通富微电子有限公司 一种扇出型晶圆级封装方法
CN110323216A (zh) * 2019-05-14 2019-10-11 南通通富微电子有限公司 一种扇出型晶圆级封装器件
CN110767613A (zh) * 2018-07-27 2020-02-07 三星电子株式会社 半导体封装件和包括该半导体封装件的天线模块
CN112652638A (zh) * 2019-10-11 2021-04-13 豪威科技股份有限公司 图像传感器芯片级封装及制造方法
CN112930596A (zh) * 2018-08-14 2021-06-08 美敦力公司 集成电路封装及其形成方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10580728B2 (en) * 2016-06-23 2020-03-03 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US9859253B1 (en) * 2016-06-29 2018-01-02 Intel Corporation Integrated circuit package stack
US10672741B2 (en) * 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10340198B2 (en) * 2017-02-13 2019-07-02 Mediatek Inc. Semiconductor package with embedded supporter and method for fabricating the same
US10490880B2 (en) * 2017-05-26 2019-11-26 Qualcomm Incorporation Glass-based antenna array package
KR102029535B1 (ko) * 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
US10636775B2 (en) * 2017-10-27 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
KR101933421B1 (ko) * 2017-10-27 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지 모듈
KR101912292B1 (ko) 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
KR20190082605A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
KR102145204B1 (ko) * 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
EP3621107A1 (en) 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
KR102597994B1 (ko) 2018-12-06 2023-11-06 삼성전자주식회사 배선 구조체 및 이의 형성 방법
US11069622B2 (en) * 2019-03-22 2021-07-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Interposer-type component carrier and method of manufacturing the same
KR20200112369A (ko) 2019-03-22 2020-10-05 삼성전자주식회사 발광 소자 패키지
US11380620B2 (en) * 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device
KR102551339B1 (ko) * 2019-08-19 2023-07-05 해성디에스 주식회사 플렉시블 반도체 패키지
KR20210087752A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US20090250803A1 (en) * 2008-04-03 2009-10-08 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
US20120018871A1 (en) * 2010-07-21 2012-01-26 Samsung Electronics Co., Ltd Stack package and semiconductor package including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105931B2 (en) 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
KR100999531B1 (ko) 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US20090250803A1 (en) * 2008-04-03 2009-10-08 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
US20120018871A1 (en) * 2010-07-21 2012-01-26 Samsung Electronics Co., Ltd Stack package and semiconductor package including the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767613A (zh) * 2018-07-27 2020-02-07 三星电子株式会社 半导体封装件和包括该半导体封装件的天线模块
CN110767613B (zh) * 2018-07-27 2023-12-22 三星电子株式会社 半导体封装件和包括该半导体封装件的天线模块
CN112930596A (zh) * 2018-08-14 2021-06-08 美敦力公司 集成电路封装及其形成方法
CN110299289A (zh) * 2019-05-14 2019-10-01 南通通富微电子有限公司 一种扇出型晶圆级封装方法
CN110323216A (zh) * 2019-05-14 2019-10-11 南通通富微电子有限公司 一种扇出型晶圆级封装器件
CN112652638A (zh) * 2019-10-11 2021-04-13 豪威科技股份有限公司 图像传感器芯片级封装及制造方法
CN112652638B (zh) * 2019-10-11 2023-05-23 豪威科技股份有限公司 图像传感器芯片级封装及制造方法

Also Published As

Publication number Publication date
US20160322332A1 (en) 2016-11-03
EP3289609A1 (en) 2018-03-07
WO2016176512A1 (en) 2016-11-03
US9806063B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
CN107533986A (zh) 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN106133897B (zh) 包括重分布层上的堆叠管芯的集成器件
US9633979B2 (en) Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
US9679873B2 (en) Low profile integrated circuit (IC) package comprising a plurality of dies
JP2017514314A (ja) 無機層内の高密度インターコネクトおよび有機層内の再配線層を備える集積デバイス
Lau et al. Through-silicon hole interposers for 3-D IC integration
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
CN107534041B (zh) 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件
JP2017507495A (ja) 高密度インターコネクトおよび再分配層を備える集積デバイス
JP2008218979A (ja) 電子パッケージ及びその製造方法
US20160172334A1 (en) Structure and formation method of chip package structure
JP2012231169A (ja) 半導体パッケージの製造方法
KR102003390B1 (ko) 팬-아웃 반도체 패키지
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
TW202236543A (zh) 包括基板和高密度互連整合裝置的封裝
US20210272906A1 (en) Semiconductor package and method of manufacturing the same
TWI601217B (zh) 包含積體電路(ic)封裝體之間的可撓連接件的積體裝置
US20140145348A1 (en) Rf (radio frequency) module and method of maufacturing the same
Gan et al. Advanced Flip Chip Packaging
JPWO2016199437A1 (ja) 半導体装置
WO2015153296A1 (en) Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US11854985B2 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180102

WD01 Invention patent application deemed withdrawn after publication