CN110323216A - 一种扇出型晶圆级封装器件 - Google Patents

一种扇出型晶圆级封装器件 Download PDF

Info

Publication number
CN110323216A
CN110323216A CN201910399143.7A CN201910399143A CN110323216A CN 110323216 A CN110323216 A CN 110323216A CN 201910399143 A CN201910399143 A CN 201910399143A CN 110323216 A CN110323216 A CN 110323216A
Authority
CN
China
Prior art keywords
chip
false
layer
piece
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910399143.7A
Other languages
English (en)
Inventor
王耀尘
白祐齐
徐庆铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co Ltd filed Critical Nantong Tongfu Microelectronics Co Ltd
Priority to CN201910399143.7A priority Critical patent/CN110323216A/zh
Publication of CN110323216A publication Critical patent/CN110323216A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请公开了一种扇出型晶圆级封装器件，所述封装器件包括：多个芯片和多个假片，多个所述芯片和多个所述假片位于同一层；塑封层，覆盖多个所述芯片和多个所述假片，且所述芯片和所述假片的一侧与所述塑封层齐平且从所述塑封层中露出；其中，所述假片用于增强其对应位置处的强度。通过上述方式，本申请能够降低形成塑封层后的封装器件的翘曲度。

Description

一种扇出型晶圆级封装器件
技术领域
本申请涉及半导体技术领域，特别是涉及一种扇出型晶圆级封装器件。
背景技术
扇出型晶圆级封装是将单独的芯片(例如，硅芯片等)嵌入到塑封层中，并分配空间。在整个封装流程中尤为重要的一个环节是晶圆重组，具体包括：在载盘的第一表面上设置多个测试性能良好的芯片，然后在载盘的第一表面压合形成塑封层。
本申请的发明人在长期研究过程中发现，上述封装流程中由于应力、热膨胀系数等问题在形成塑封层后容易产生翘曲现象，进而降低良率，影响封装器件品质以及出货速度。
发明内容
本申请主要解决的技术问题是提供一种扇出型晶圆级封装器件，能够降低形成塑封层后的封装器件的翘曲度。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型晶圆级封装器件，所述封装器件包括：多个芯片和多个假片，多个所述芯片和多个所述假片位于同一层；塑封层，覆盖多个所述芯片和多个所述假片，且所述芯片和所述假片的一侧与所述塑封层齐平且从所述塑封层中露出；其中，所述假片用于增强其对应位置处的强度。
其中，所述芯片的至少一边的长度大于阈值，多个所述芯片围设形成第一区域，所述假片位于所述第一区域外围。
其中，所述芯片的所有边的长度小于等于阈值，所述多个所述芯片围设形成第一区域，所述第一区域外围填充有所述假片，所述第一区域内的相邻所述芯片之间填充有所述假片。
其中，所述假片为圆形、正方形、矩形、三角形、菱形中任意一种，所述假片的尺寸小于所述芯片的尺寸。
其中，两个相邻所述假片之间的距离大于第一预设值。
其中，所述芯片与其相邻的所述假片之间的距离大于第二预设值。
其中，所述塑封层包括边缘，与所述边缘最接近的所述假片与所述边缘之间的距离大于第三预设值。
其中，所述塑封层的边缘设置有标记，距离所述标记预定范围内不设置所述假片。
其中，所述封装器件还包括：胶膜，位于所述芯片和所述假片未被所述塑封层覆盖一侧；载盘，位于所述胶膜远离所述塑封层一侧。
其中，所述封装器件还包括：第一掩膜层，覆盖所述芯片和所述假片未被所述塑封层覆盖一侧，且所述第一掩膜层对应所述芯片的位置具有第一开口；第一种子层，位于所述第一掩膜层远离所述塑封层一侧，且所述第一种子层覆盖所述第一开口；金属再布线层，位于所述第一种子层远离所述第一掩膜层一侧，所述金属再布线层、所述第一种子层、所述芯片电连接。
本申请的有益效果是：区别于现有技术的情况，本申请所提供的扇出型晶圆级封装器件中包括多个芯片、多个假片以及塑封层，其中，多个芯片和多个假片位于同一层，塑封层覆盖多个芯片和多个假片；假片的设置可以增强其对应位置处的强度，从而降低翘曲度，提高封装器件良率，提高封装器件品质及出货速度。
例如，当芯片的至少一边的长度大于阈值时，假片设置在芯片围设的第一区域的外围，假片可以增强外围的强度，进而降低翘曲度。
又例如，当芯片的所有边的长度小于等于阈值时，假片设置在芯片围设的第一区域的外围以及第一区域内，假片可以增强整体强度，进而降低翘曲度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请扇出型晶圆级封装方法一实施方式的流程示意图；
图2为图1中步骤S101-步骤S102一实施方式的结构示意图；
图3为图2a中一实施方式的俯视示意图；
图4为图2a中另一实施方式的俯视示意图；
图5为图1中步骤S102之后一实施方式的结构示意图；
图6为本申请扇出型晶圆级封装器件一实施方式的结构示意图；
图7为本申请扇出型晶圆级封装器件另一实施方式的结构示意图；
图8为本申请扇出型晶圆级封装器件另一实施方式的结构示意图；
图9为本申请扇出型晶圆级封装器件又一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1-图2，图1为本申请扇出型晶圆级封装方法一实施方式的流程示意图，图2为图1中步骤S101-步骤S102一实施方式的结构示意图，该封装方法包括：
S101：在载盘10的第一表面100设置多个芯片12和多个假片14。
具体地，请参阅图2a，载盘10的材质可以为塑料、金属等；载盘10的形状可以为圆形、方形等。
芯片12一般包括相对设置的功能面120和非功能面122，功能面120上设置有焊盘124，在上述步骤S101中可以将芯片12的功能面120朝向载盘10的第一表面100设置，即后续芯片12采用倒装的方式。
假片14的材质可以为硅等，其可从硅晶圆上切割获得，假片14的形状可以为圆形、正方形、矩形、三角形、菱形中任意一种，当然，假片14的形状也可根据客户需求自行设定，例如，椭圆等。假片14的尺寸小于芯片12的尺寸，该设计方式可以使得假片14可以更好的填充于需要补强的区域，需要说明的是，此处尺寸是指芯片12和假片14在载盘10上的正投影的尺寸。另外，在本实施例中，假片14的厚度可以等于芯片12的厚度，该设计方式可以使得后续压合形成塑封层时压合效果更好。
在一个实施方式中，上述步骤S101之前，本申请所提供的封装方法还包括：在载盘10的第一表面100设置胶膜16，胶膜16可以为类似于双面胶等具有粘附性的材料，且胶膜16可去除。上述步骤S101具体包括，在胶膜16上设置多个芯片12和多个假片14。通过胶膜16的粘附性使得芯片12和假片14的位置初步固定。
在另一个实施方式中，当芯片12的至少一边的长度大于阈值时，例如，阈值可以为10mm等，此时假片14的所有边的尺寸可以为4-5mm等；上述步骤S101具体包括：在载盘10的第一表面100设置多个阵列排布的芯片12；在载盘10未被芯片12覆盖的边缘区域A设置多个假片14。当然，在其他实施例中，设置假片14和芯片12的顺序也可相反。在本实施例中，由于芯片12较大，后期被芯片12覆盖的第一区域B对应的塑封层应力或强度较大；而未被芯片12覆盖的边缘区域A对应的塑封层应力或强度较小，边缘区域A越大翘曲现象越明显。当边缘区域A被假片14覆盖时，假片14增强了边缘区域A对应的塑封层的应力或强度，进而降低翘曲度，提高封装器件的可靠性。同时预防后续形成金属再布线层时破片以及机器故障发生的概率，提高封装器件质量及出货率。
此外，在本实施例中，如图3所示，图3为图2a中一实施方式的俯视示意图，在该俯视图中未画出胶膜16。两个相邻假片14之间的距离大于第一预设值d1，第一预设值d1可以为1um等。和/或，芯片12与其相邻的假片14之间的距离大于第二预设值d2，第二预设值d2可以为100um等。和/或，载盘10包括边缘102，与边缘102最接近的假片14与边缘102之间的距离大于第三预设值，第三预设值可以为100um等。在本实施例中，第三预设值包括如图3中所示的假片14与边缘102之间的竖直方向的预设值d3和横向方向的预设值d4。上述几种设计方式可以使得假片14尽可能覆盖更多的边缘区域A，且尽可能降低所需假片14的个数，即提高封装效率和降低翘曲度是两个矛盾的过程，本实施例设计出上述第一预设值d1、第二预设值d2和第三预设值以使得封装效率和翘曲度均达到一个较为优良的状态。
在又一个实施方式中，请参阅图4，图4为图2a中另一实施方式的俯视示意图。当芯片12a的所有边的长度小于等于阈值时，例如，阈值可以为10mm，此时假片14a所有边的尺寸可以3-4mm等；上述步骤S101具体包括：在载盘10a的第一表面(未标示)设置多个阵列排布的芯片12a；在载盘10a未被芯片12a覆盖的边缘区域(未标示)以及相邻芯片12a之间的间隔区域(未标示)设置多个假片14a。当然，在其他实施例中，也可先在载盘10a上先设置假片14a，然后再设置芯片12a。在本实施例中，由于芯片12a较小，整体晶圆强度较小，容易发生翘曲。当边缘区域以及芯片12a之间的间隔区域被假片14a覆盖时，假片14a增强了边缘区域和间隔区域对应的后期形成的塑封层的应力或强度，进而提高晶圆整体强度，降低翘曲度，提高封装器件的可靠性。同时预防后续形成金属再布线层时破片以及机器故障发生的概率，提高封装产品质量及出货率。
此外，在本实施例中，两个相邻假片14a之间的距离大于第一预设值d1a，第一预设值d1a可以为1mm等。和/或，芯片12a与其相邻的假片14a之间的距离大于第二预设值d2a，第二预设值d2a可以为1mm等。和/或，载盘10a包括边缘102a，与边缘102a最接近的假片14a与边缘102a之间的距离大于第三预设值，第三预设值可以为3mm等。在本实施例中，第三预设值包括如图4中所示的假片14a与边缘102a之间的竖直方向的预设值d3a和横向方向的预设值d4a。上述设计方式可以使得假片14a尽可能覆盖更多的边缘区域和间隔区域，且尽可能降低所需假片14a的个数，即提高封装效率和降低翘曲度是两个矛盾的过程，本实施例设计出上述第一预设值d1a、第二预设值d2a和第三预设值以使得封装效率和翘曲度均达到一个较为优良的状态。
在又一个实施方式中，请再次参阅图3和图4，载盘10/10a的边缘102/102a设置有标记104/104a，该标记104/104a可以为缺口等，标记104/104a的设置可以便于定位。在距离该标记104/104a预定范围内不设置假片14/14a，后期可以在该预定范围内形成的塑封层上采用激光等方式刻上字码，例如，代表芯片12/12a标识的字符等。
S102：在载盘10的第一表面100形成塑封层18，塑封层18覆盖多个芯片12和多个假片14；其中，假片14用于增强其对应位置处的强度。具体地，请参阅图2a，塑封层18的材质可以为环氧树脂等，形成塑封层18的方式可以为压合等。
在一个实施方式中，当载盘10与芯片12之间设置有胶膜16时，请一并参阅图2和图5，图5为图1中步骤S102之后一实施方式的结构示意图。上述步骤S102之后，还包括去除胶膜16和载盘10；如图5a所示，此时芯片12的功能面120上的焊盘124外露。另外，此时可以测量整个封装器件的翘曲度，例如，可以先定义初始Z轴，测量封装器件上各个位置的高度，其中最高高度与最低高度的差值即为翘曲度。经测量显示，采用本申请所提供的封装方法可以有效降低封装器件的翘曲度。
在一个应用场景中，上述将胶膜16和载盘10去除后，本申请所提供的封装方法还包括：
A、在芯片12从塑封层18露出的一侧形成第一掩膜层11，第一掩膜层11覆盖假片14和芯片12。具体地，请参阅图5b，第一掩膜层11的材质可以为光刻胶、氧化硅、氮化硅等。
B、在第一掩膜层11对应芯片12的位置形成第一开口110。具体地，请参阅图5c，可以通过曝光显影或者其他方式在第一掩膜层11对应芯片12的焊盘124的位置形成第一开口110，进而使得芯片12的焊盘124从第一开口110中露出。
C、在第一掩膜层11远离塑封层18一侧形成第一种子层13，第一种子层13覆盖第一开口110。具体地，请参阅图5d，可以通过溅射或者物理气相沉积等方式形成第一种子层13，第一种子层13的材质可以为钛、铝、铜、金、银中至少一种。
D、在第一种子层13远离芯片12的表面形成第二掩膜层15，并在第二掩膜层15上形成第二开口150。具体地，请参阅图5e，第二掩膜层15的材质可以为光刻胶、氧化硅、氮化硅等，可以先在第一种子层13远离芯片12的表面涂覆一层第二掩膜层15，接着通过曝光显影或者其他手段在第二掩膜层15形成第二开口150，第二开口150对应于焊盘124的位置。
E、在第二开口150内形成金属再布线层17，金属再布线层17、第一种子层13与芯片12电连接。具体地，请参阅图5f，可以利用电镀工艺在第二开口150内形成金属再布线层17，金属再布线层17的材料为铜或其他合适的金属。
F、去除第二掩膜层15以及金属再布线层17以外的第一种子层13。具体地，请参阅图5g，可以先利用光刻工艺将第二掩膜层15去除；然后利用湿法刻蚀工艺或干法刻蚀工艺去除暴露出的部分第一种子层13，仅保留位于金属再布线层17下方的第一种子层13，其中，芯片12的焊盘124、第一种子层13、金属再布线层17电连接。后续金属再布线层17可直接与电路板电连接，或者也可在金属再布线层17上设置焊球，金属再布线层17通过焊球与电路板电连接。
在一个具体的应用场景中，当收到客户来料的芯片时，可以先获得芯片的每边的尺寸；然后根据芯片的尺寸设计合适的假片尺寸、以及假片的设置位置；最后根据预先设计进行正式封装流程，具体流程可参见上述实施例。
下面从扇出型晶圆级封装器件的角度，对利用上述封装方法制备形成的封装器件作进一步说明。
请参阅图6，图6为本申请扇出型晶圆级封装器件一实施方式的结构示意图。该封装器件包括多个芯片12、多个假片14和塑封层18；其中，多个芯片12和多个假片14位于同一层；塑封层18覆盖多个芯片12和多个假片14，且芯片12和假片14的一侧与塑封层18齐平且从塑封层18中露出；假片14主要用于增强其对应位置处的强度。另外，在本实施例中，芯片12包括功能面120和非功能面122，功能面120设置有焊盘124，此时焊盘124从塑封层18中露出。假片14为圆形、正方形、矩形、三角形、菱形中任意一种。假片14的尺寸小于芯片12的尺寸，该设计方式可以使得假片14可以更好的填充于需要补强的区域。另外，在本实施例中，假片14的厚度可以等于芯片12的厚度，该设计方式可以使得压合形成塑封层18时压合效果更好。
在一个应用场景中，请继续参阅图6，芯片12的至少一边的长度大于阈值，例如，阈值为10mm等，此时假片14的所有边的尺寸可以为4-5mm等，多个芯片12围设形成第一区域C，假片14位于第一区域C外围。在本实施例中，由于芯片12较大，被芯片12覆盖的第一区域C对应的塑封层18应力或强度较大；而未被芯片12覆盖的边缘区域D对应的塑封层18应力或强度较小，边缘区域D越大翘曲现象越明显。当边缘区域D被假片14覆盖时，假片14增强了边缘区域D对应的塑封层18的应力或强度，进而降低翘曲率，提高封装器件的可靠性。同时预防后续形成金属再布线层17时破片以及机器故障发生的概率，提高封装器件质量及出货率。
此外，在本实施例中，为了方便理解，也可进一步参阅图3，此时可将图3中载盘10理解为塑封层18。两个相邻假片14之间的距离大于第一预设值d1，第一预设值d1可以为1um等。和/或，芯片12与其相邻的假片14之间的距离大于第二预设值d2，第二预设值d2可以为100um等。和/或，塑封层18包括边缘180，与边缘180最接近的假片14与边缘180之间的距离大于第三预设值，第三预设值可以为100um等。上述设计方式可以使得假片14尽可能覆盖更多的边缘区域D，且尽可能降低所需假片14的个数。
在另一个应用场景中，请参阅图7，图7为本申请扇出型晶圆级封装器件另一实施方式的结构示意图。芯片12a的所有边的长度小于等于阈值，例如，阈值为10mm等，此时假片14a所有边的尺寸可以3-4mm等，多个芯片12a围设形成第一区域E，第一区域E外围填充有假片14a，第一区域E内的相邻芯片12a之间填充有假片14a。在本实施例中，由于芯片12a较小，整体封装器件强度较小，容易发生翘曲。当塑封层18a的边缘区域以及芯片12a之间的间隔区域被假片14a覆盖时，假片14a增强了边缘区域和间隔区域对应的塑封层18a的应力或强度，进而提高封装器件整体强度，降低翘曲率，提高封装器件的可靠性。同时预防后续形成金属再布线层17a时破片以及机器故障发生的概率，提高封装产品质量及出货率。
此外，为了方便理解，也可进一步参阅图4，此时可将图4中载盘10a理解为塑封层18a。在本实施例中，两个相邻假片14a之间的距离大于第一预设值d1a，第一预设值d1a可以为1mm等。和/或，芯片12a与其相邻的假片14a之间的距离大于第二预设值d2a，第二预设值d2a可以为1mm等。和/或，塑封层18a包括边缘180a，与边缘180a最接近的假片14a与边缘180a之间的距离大于第三预设值，第二预设值可以为3mm等。上述设计方式可以使得假片14a尽可能覆盖更多的边缘区域，且尽可能降低贴假片14a的次数。
在又一个应用场景中，请再次借助于图3和图4，塑封层18/18a的边缘设置有标记104/104a，该标记104/104a可以为缺口等，该标记104/104a可在形成塑封层18/18a的时候同时形成，标记104/104a的设置可以便于定位。在距离该标记104/104a预定范围内不设置假片14/14a，后期可以在该预定范围内形成的塑封层18/18a上采用激光等方式刻上字码。
在一个实施方式中，请参阅图8，图8为本申请扇出型晶圆级封装器件另一实施方式的结构示意图，该封装器件与图6中的区别在于，该封装器件还包括：第一掩膜层11，覆盖芯片12和假片14未被塑封层18覆盖一侧，且第一掩膜层11对应芯片12的位置具有第一开口(未标示)，在本实施例中，第一掩膜层11对应芯片12的焊盘124的位置具有第一开口。第一种子层13，位于第一掩膜层11远离塑封层18一侧，且第一种子层13覆盖第一开口。金属再布线层17，位于第一种子层13远离第一掩膜层11一侧，金属再布线层17、第一种子层13、芯片12电连接。第一掩膜层11、第一种子层13、金属再布线层17的具体材质和形成方式可参见上述实施例，在此不再赘述。
在另一个实施方式中，请参阅图9，图9为本申请扇出型晶圆级封装器件又一实施方式的结构示意图。该封装器件与图6中的区别在于，该封装器件还包括胶膜16和载盘10，胶膜16位于芯片12和假片14未被塑封层18覆盖一侧，胶膜16可以为具有粘附性的材料，例如，双面胶等。载盘10位于胶膜16远离塑封层18一侧，载盘10的材质可以为金属或者塑料等。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种扇出型晶圆级封装器件，其特征在于，所述封装器件包括：
多个芯片和多个假片，多个所述芯片和多个所述假片位于同一层；
塑封层，覆盖多个所述芯片和多个所述假片，且所述芯片和所述假片的一侧与所述塑封层齐平且从所述塑封层中露出；
其中，所述假片用于增强其对应位置处的强度。
2.根据权利要求1所述的封装器件，其特征在于，
所述芯片的至少一边的长度大于阈值，多个所述芯片围设形成第一区域，所述假片位于所述第一区域外围。
3.根据权利要求1所述的封装器件，其特征在于，
所述芯片的所有边的长度小于等于阈值，所述多个所述芯片围设形成第一区域，所述第一区域外围填充有所述假片，所述第一区域内的相邻所述芯片之间填充有所述假片。
4.根据权利要求1-3任一项所述的封装器件，其特征在于，
所述假片为圆形、正方形、矩形、三角形、菱形中任意一种，所述假片的尺寸小于所述芯片的尺寸。
5.根据权利要求1-3任一项所述的封装器件，其特征在于，
两个相邻所述假片之间的距离大于第一预设值。
6.根据权利要求1-3任一项所述的封装器件，其特征在于，
所述芯片与其相邻的所述假片之间的距离大于第二预设值。
7.根据权利要求1-3所述的封装器件，其特征在于，
所述塑封层包括边缘，与所述边缘最接近的所述假片与所述边缘之间的距离大于第三预设值。
8.根据权利要求1-3任一项所述的封装器件，其特征在于，
所述塑封层的边缘设置有标记，距离所述标记预定范围内不设置所述假片。
9.根据权利要求1所述的封装器件，其特征在于，所述封装器件还包括：
胶膜，位于所述芯片和所述假片未被所述塑封层覆盖一侧；
载盘，位于所述胶膜远离所述塑封层一侧。
10.根据权利要求1所述的封装器件，其特征在于，所述封装器件还包括：
第一掩膜层，覆盖所述芯片和所述假片未被所述塑封层覆盖一侧，且所述第一掩膜层对应所述芯片的位置具有第一开口；
第一种子层，位于所述第一掩膜层远离所述塑封层一侧，且所述第一种子层覆盖所述第一开口；
金属再布线层，位于所述第一种子层远离所述第一掩膜层一侧，所述金属再布线层、所述第一种子层、所述芯片电连接。
CN201910399143.7A 2019-05-14 2019-05-14 一种扇出型晶圆级封装器件 Pending CN110323216A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910399143.7A CN110323216A (zh) 2019-05-14 2019-05-14 一种扇出型晶圆级封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910399143.7A CN110323216A (zh) 2019-05-14 2019-05-14 一种扇出型晶圆级封装器件

Publications (1)

Publication Number Publication Date
CN110323216A true CN110323216A (zh) 2019-10-11

Family

ID=68119079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910399143.7A Pending CN110323216A (zh) 2019-05-14 2019-05-14 一种扇出型晶圆级封装器件

Country Status (1)

Country Link
CN (1) CN110323216A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733402A (zh) * 2013-12-19 2015-06-24 矽品精密工业股份有限公司 半导体封装结构及其制法
CN107527880A (zh) * 2017-08-02 2017-12-29 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
CN107533986A (zh) * 2015-04-29 2018-01-02 高通股份有限公司 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
CN107887343A (zh) * 2016-10-28 2018-04-06 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN108428676A (zh) * 2017-02-13 2018-08-21 联发科技股份有限公司 半导体封装及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733402A (zh) * 2013-12-19 2015-06-24 矽品精密工业股份有限公司 半导体封装结构及其制法
CN107533986A (zh) * 2015-04-29 2018-01-02 高通股份有限公司 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
CN107887343A (zh) * 2016-10-28 2018-04-06 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN108428676A (zh) * 2017-02-13 2018-08-21 联发科技股份有限公司 半导体封装及其制造方法
CN107527880A (zh) * 2017-08-02 2017-12-29 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN100413044C (zh) 晶圆级芯片尺寸封装的填胶结构及其方法
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
US7863757B2 (en) Methods and systems for packaging integrated circuits
TWI303870B (en) Structure and mtehod for packaging a chip
JPH11121507A (ja) 半導体装置およびその製造方法
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
US9842794B2 (en) Semiconductor package with integrated heatsink
CN101814446B (zh) 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法
CN103199187B (zh) 一种发光二极管封装基板与封装结构及其制作方法
US7229846B2 (en) Semiconductor package having an optical device and a method of making the same
WO2022151572A1 (zh) 一种降低塑封晶圆翘曲的封装结构及其制造方法
CN105448829A (zh) 一种晶圆级芯片封装体的制作方法
US8030138B1 (en) Methods and systems of packaging integrated circuits
CN106024823B (zh) Cmos图像传感器的封装方法
CN110299289A (zh) 一种扇出型晶圆级封装方法
CN203481209U (zh) 影像传感器的晶圆级封装结构
CN110323216A (zh) 一种扇出型晶圆级封装器件
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
CN203434141U (zh) 影像传感器的晶圆级封装结构
CN109887848A (zh) 一种扇出型封装方法
CN207517687U (zh) 芯片的封装结构
KR102089496B1 (ko) 반도체 발광 구조물 및 이의 제조방법
JP2006269719A (ja) 電子装置
CN100578766C (zh) 芯片封装构造制造方法
CN101853833B (zh) 埋入型基岛及多凸点基岛引线框结构及其先刻后镀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191011

RJ01 Rejection of invention patent application after publication