CN100578766C - 芯片封装构造制造方法 - Google Patents

Abstract

一种芯片封装构造，至少包含芯片、多个导电凸块、保护层以及封胶体，其中芯片上至少包含第一表面以及相对于第一表面的第二表面，此些导电凸块设置于第一表面上，保护层设置于第一表面上且暴露出此些导电凸块，封胶体包覆芯片的第二表面与四个侧边。

Description

芯片封装构造制造方法

【技术领域】

本发明有关于一种芯片尺寸级封装构造(Chip ScalePackage，CSP)，特别是有关于一种在晶片级(Wafer Level)制造多个芯片尺寸级封装构造的方法。

【背景技术】

随着更轻更复杂的电子装置的需求日趋强烈，芯片的速度及复杂性相对越来越高，因此需要有更高的封装效率(Packaging Efficiency)来满足芯片封装的要求。微型化(Miniaturization)是使用先进封装技术(例如芯片尺寸级封装(CSP)以及倒装芯片(Flip Chip))的主要驱动力。相较于球栅阵列(Ball Grid Array)封装或薄小轮廓封装(Thin Small Outline Package，TSOP)而言，芯片尺寸级封装以及倒装芯片这两种技术均大幅增加封装效率，藉此减少所需的基板空间。一般而言，芯片尺寸级封装的大小与芯片本身大小相当或稍大于芯片本身(最多约百分之二十)。此外，芯片尺寸级封装可直接促成良好芯片(Known Good Die，KGD)测试及老化(Burn-in)测试。再者，芯片尺寸级封装亦可结合表面黏着技术(Surface Mount Technology，SMT)的标准化及可在加工性等优点，与倒装芯片技术的低阻抗，高I/O接脚数及直接散热路径等优点，而提升芯片尺寸级封装的效能。

然而，与球栅阵列封装或薄小轮廓封装相比较，芯片尺寸级封装具有较高制造成本的缺点。若能将芯片尺寸级封装以大量生产方式制造，前述高制造成本的缺点将可被克服。因此，封装业者尝试开发晶片级封装技术，以能大量生产芯片尺寸级半导体封装构造。在目前晶片级封装技术的发展领域中，晶背覆胶是一个刚起步的工艺，由于目前晶背覆胶的技术仍无法于覆胶后迅速烘干，导致工艺较复杂且制造成本较高，而且对于封胶完成的芯片存在有残留应力故导致芯片容易翘曲(Warpage)。

【发明内容】

因此，非常需要一种改良的晶片级制造多个芯片尺寸级封装构造的方法，来解决上述公知技术的工艺较复杂、时间较长以及成本较高的问题，以达到简化工艺、缩短时间与降低成本的目的。

本发明的一方面在于提供一种晶片级制造多个芯片尺寸级封装构造的方法，由先从晶片背面切割来形成多条切割道，以容纳披覆于晶片背面的封胶材料，不但可迅速烘干封胶材料，而且封胶完成的芯片不会有翘曲的问题。

本发明的另一方面就是在提供一种芯片尺寸级封装构造，由将封胶材料披覆于芯片背面以及其四个侧边，不但可以防止水气或光线进入芯片中，而且还可保护芯片边缘角落的缺陷。

根据本发明的一最佳实施例，此晶片级制造多个芯片尺寸级封装构造的方法至少包含提供晶片，其中晶片上至少包含第一表面以及相对于第一表面的第二表面，第一表面上具有多个芯片单元并定义出多条切割线，且芯片单元上形成有多个导电凸块；提供胶材，以将晶片黏贴于透明玻璃上，其中胶材介于晶片的第一表面与透明玻璃中间，且胶材实质地包覆导电凸块以使晶片的第一表面与透明玻璃中间没有空隙；自第二表面相对于第一表面上的每一条切割线垂直地切割晶片至胶材，以形成多条切割道；实施封胶步骤，以将封装胶材披覆于第二表面上，其中封装胶材填满此些切割道；移除胶材与透明玻璃；自第一表面垂直地切割每一条切割道中的封装胶材，以形成多个芯片封装构造。

根据本发明的另一最佳实施例，此芯片尺寸级封装构造至少包含芯片、多个导电凸块、保护层以及封胶体，其中芯片上至少包含第一表面以及相对于第一表面的第二表面；此些导电凸块设置于第一表面上；保护层设置于第一表面上且暴露出此些导电凸块；封胶体包覆芯片的第二表面与四个侧边。

依照本发明的一较佳实施例，上述的导电凸块可例如是锡球。

应用上述晶片级制造多个芯片尺寸级封装构造的方法，由于是先从晶片背面切割来形成多条切割道，以容纳披覆于晶片背面的封胶材料，因此不但可迅速烘干封胶材料，而且还可解决习知封胶完成后的芯片翘曲的问题。此外，应用上述芯片尺寸级封装构造，由于是将封胶材料设置于芯片的背面以及其四个侧边，再加上芯片正面已有的保护层，不但可以防止水气或光线进入芯片中，而且还可保护芯片边缘角落的崩角或其它缺陷。所以本发明与习知的封装工艺与构造相比，本发明所用的方法不仅相对简单化，更可大幅降低制造的时间与成本。另外，本发明的封装构造不仅防止水气或光线干扰的效果较好，而且还有保护芯片边缘角落缺陷的效果。

【附图说明】

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

图1是绘示根据本发明的一较佳实施例的芯片尺寸级封装构造的剖面示意图；以及

图2至图5是绘示根据本发明的另一较佳实施例的晶片级制造多个芯片尺寸级封装构造的方法的流程剖面示意图。

主要组件符号说明

100：芯片    102：第一表面

104：第二表面            110：锡球

112：保护层              120：接垫

130：凸块下金属层        160：封胶体

180：芯片尺寸级封装构造

200：晶片                202：第一表面

204：第二表面            206：切割线

210：锡球                220：胶材

230：第一切割刀具

232：第二切割刀具

240：透明玻璃            250：构装模

260：胶饼

【实施方式】

请参阅图1，是绘示根据本发明的一较佳实施例的芯片尺寸级封装构造的剖面示意图。此芯片尺寸级封装构造180至少包含芯片100以及封胶体160，其中芯片100上至少包含第一表面102以及相对于第一表面102的第二表面104。在本实施例中，第一表面102为有源表面，其上设置有保护层112以及多个导电凸块(Conductive Bump)，例如锡球110。此保护层112覆盖部分第一表面102并暴露出此些锡球110，此些锡球110做为芯片100的外部输入输出电极(I/O electrode)。封胶体160设置于芯片100的第二表面104与四个侧边上。可以理解的是，在第一表面102与此些锡球110之间，更至少包含多个接垫(Pad)120以及凸块下金属层(UBM)130，用以帮助芯片100与此些锡球110之间的电性连接，其中此些接垫120设置于第一表面102与此些锡球110之间，此些凸块下金属层130设置于此些接垫120与此些锡球110之间。在本实施例中，此保护层112较佳为聚亚酰胺(Polyimide，PI)或苯并环丁稀(Benzocyclobutene，BCB)，封胶体160为环氧树脂(Epoxy)。由于封胶体160将芯片100的第二表面104与四个侧边完全包覆，再加上芯片100的第一表面102上设置的保护层，所以芯片100整个可受到完整的保护，不但可以防止水气或是光线进入芯片100中，而且封胶体160还可保护芯片100边缘角落的崩角(Chipping)、剥离或其它缺陷，因此可提高芯片尺寸级封装构造180的封装良率。另外，还可利用雷射刻字或其它方法在封胶体160上作记号(Marking)，以作为芯片尺寸级封装构造180的辨识之用。

请参阅图2至图5，是绘示根据本发明的另一较佳实施例的晶片级制造多个芯片尺寸级封装构造的方法的流程剖面示意图。首先，如第图2所绘示，提供一晶片200，其具有第一表面202以及与第一表面202相对的第二表面204。在本实施例中，第一表面202上包含有多个导电凸块(例如锡球210)以及保护层(未绘示)。值得一提的是，在第一表面202上更至少包含多个接垫(未绘示)以及凸块下金属层(未绘示)，以帮助晶片200与此些锡球210之间的电性连接。此外，第一表面202具有多条切割线206，用以定义晶片200上的多个芯片单元。接着，如图3所绘示，提供胶材220，以将晶片200黏贴于透明玻璃240上，其中胶材220介于晶片200的第一表面202与透明玻璃240中间，且胶材220实质地包覆此些锡球210以使晶片200的第一表面202与透明玻璃240中间没有空隙产生。在本实施例中，此胶材220的透光率实质大于70％，以能够进行光学定位之用，且胶材220的材质为耐热材料所组成，其至少可以在200℃的作业环境下耐热30分钟，以能够在后续的封胶步骤中保持其外形与黏性。此外，在本实施例中，胶材220黏贴晶片200于透明玻璃240上的步骤至少包含先将胶材220利用压合法(Laminate)黏贴于透明玻璃240上，之后再利用真空压力作用将晶片200黏贴于已覆盖有胶材220的透明玻璃240上。之后，利用第一切割刀具(Dicing Blade)230，自第二表面204相对于第一表面202上的每一条切割线206垂直地切割晶片200至胶材220，以形成多条切割道208。可以理解的是，此时晶片200实际上已经分离成多个芯片，但是靠着胶材220与透明玻璃240的支撑仍维持原来晶片200的形状。接着，如图4所绘示，实施封胶步骤，以将封胶材料(例如环氧树脂)设置于晶片200的第二表面204上。在本实施例中，将晶片200置入于压模机上的构装模250中，并将胶饼260放置于晶片200的第二表面204与构装模250之间，接着利用构装模250来加热与加压胶饼260，以将胶饼260披覆于晶片200的第二表面204上，此时，胶饼260也填满此些切割道208。在本实施例中，使用加热与加压的方法来固化封胶材料，然不在此限，其它的封胶方法也可以使用。值得一提的是，由于胶材220的阻隔以及透明玻璃240的支撑，使得胶饼260不会溢胶(Molding Flash)至晶片200的第一表面202上。由于此些切割道208的存在，不但可容纳披覆于晶片200的第二表面204(亦即背面)的胶饼260，而且还可使胶饼260在快速烘干或固化之后，不会造成芯片翘曲的问题。接着，如图5所绘示，移除胶材220与透明玻璃240。最后，利用第二切割刀具232，自第一表面202垂直地切割每一条切割道中的胶饼260，以形成如图1所示的芯片尺寸级封装构造180。在本实施例中，此步骤使用传统的晶片切割方法，先将晶片200的第二表面204的胶饼260黏贴于黏性薄片(未绘示)上，例如用于晶片切割的蓝胶带(Blue Tape)，并且使用环形框架(未绘示)支撑，接着，利用第二切割刀具232自第一表面202垂直地切割每一条切割道中的胶饼260。可以理解的是，第二切割刀具232的厚度比形成切割道208的第一切割刀具230来得小。

简言之，本发明的晶片级制造多个芯片尺寸级封装构造的方法，其特征在于先从晶片背面切割来形成多条切割道，以容纳披覆于晶片背面的封胶材料，由于此时晶片实际上已经分离成多个芯片，所以在此些芯片的背面与四个侧边的封胶材料可以快速烘干或固化，却不会造成习知封胶完成后的芯片翘曲的问题。因此，本发明克服公知技术的晶背覆胶会有翘曲的缺点。此外，本发明的芯片尺寸级封装构造，由于是将封胶材料设置于芯片的背面以及其四个侧边，再加上芯片正面已有的保护层，不但可以防止水气或光线进入芯片中，而且还可保护芯片边缘角落的崩角、剥离或其它缺陷。另外，芯片背面上的封胶材料还可作上记号，以作为芯片封装构造辨识之用。所以本发明与习知的封装工艺与构造相比，本发明所用的方法不仅相对简单化，更可大幅降低制造的时间与成本。另外，本发明的封装构造不仅防止水气与光线的效果较好，而且还有保护芯片边缘角落缺陷的效果。

由上述本发明较佳实施例可知，应用本发明的晶片级制造多个芯片尺寸级封装构造的方法，其优点在于封胶步骤时不需要复杂冗长的工艺与时间成本的花费，仅由胶材与透明玻璃支撑多个芯片以维持晶片的形状，并将封胶材料披覆于此些芯片四周与背面，因此可以快速烘干或固化封胶材料，却不会造成公知封胶完成后的芯片翘曲的问题。如此一来，本发明的晶片级制造多个芯片尺寸级封装构造的方法不仅简化习知芯片尺寸级封装构造的封装工艺，更大幅降低制造的时间及成本。

虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (6)

1.一种芯片封装构造的制造方法，其步骤至少包含：

提供一晶片，其中该晶片上至少包含一第一表面以及相对于第一表面的一第二表面，该第一表面上具有多个芯片单元并定义出多条切割线，且该些芯片单元上形成有多个导电凸块；

提供一胶材，以将该晶片黏贴于一透明玻璃上，其中该胶材介于该晶片的该第一表面与该透明玻璃中间，且该胶材包覆该些导电凸块以使该晶片的该第一表面与该透明玻璃中间没有空隙；

自该第二表面相对于该第一表面上的每一该些切割线垂直地切割该晶片至该胶材，以形成多条切割道；

实施一封胶步骤，以将一封装胶材披覆于该第二表面上，其中该封装胶材填满该些切割道；

移除该胶材与该透明玻璃；

自该第一表面垂直地切割每一该些切割道中的该封装胶材，以形成多个芯片封装构造；

其中该胶材的透光率大于70％，该胶材为耐热材料所组成，该耐热材料在该封胶步骤中能保持该胶材的外形与黏性。

2.如权利要求1所述的芯片封装构造的制造方法，其中该提供该胶材的步骤至少包含：

黏贴该胶材于该透明玻璃上，以形成一覆盖有该胶材的该透明玻璃，其中该黏贴的方法为压合法。

3.如权利要求1所述的芯片封装构造的制造方法，其中该晶片黏贴于该透明玻璃的步骤至少包含：

提供一覆盖有该胶材的该透明玻璃；以及黏贴该晶片于该覆盖有该胶材的该透明玻璃；其中该黏贴的方法是使用真空压力将该晶片黏贴于该覆盖有该胶材的该透明玻璃上。

4.如权利要求1所述的芯片封装构造的制造方法，其中该封胶步骤至少包含加热与加压该封装胶材。

5.如权利要求1所述的芯片封装构造的制造方法，其中该封胶步骤至少包含烘干或固化该封装胶材。

6.如权利要求1所述的芯片封装构造的制造方法，其中该形成该些切割道利用第一切割刀具，该形成该些芯片封装构造利用第二切割刀具，该第二切割刀具的厚度比第一切割刀具小。

Images