KR20210087752A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20210087752A
KR20210087752A KR1020200000865A KR20200000865A KR20210087752A KR 20210087752 A KR20210087752 A KR 20210087752A KR 1020200000865 A KR1020200000865 A KR 1020200000865A KR 20200000865 A KR20200000865 A KR 20200000865A KR 20210087752 A KR20210087752 A KR 20210087752A
Authority
KR
South Korea
Prior art keywords
redistribution
vertical connection
connection conductor
core member
hole
Prior art date
Application number
KR1020200000865A
Other languages
English (en)
Inventor
강명삼
고영찬
문경돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200000865A priority Critical patent/KR20210087752A/ko
Priority to US16/988,831 priority patent/US11626367B2/en
Priority to TW109137526A priority patent/TW202127602A/zh
Publication of KR20210087752A publication Critical patent/KR20210087752A/ko
Priority to US18/125,529 priority patent/US12094817B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시예는 제1 재배선층을 포함하는 재배선 기판, 제1 재배선층과 연결되는 접속 패드를 갖는 반도체 칩, 제1 재배선층을 통해서 접속 패드와 전기적으로 연결되는 수직 연결 도체, 반도체 칩을 수용하는 제1 관통홀 및 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재, 제1 및 제2 관통홀을 채우는 봉합재 및 제2 재배선층을 포함하는 재배선 부재를 포함하며, 상기 수직 연결 도체와 상기 코어 부재는 동일한 물질을 포함하고, 상기 수직 연결 도체의 하면의 폭은 상기 수직 연결 도체의 상면의 폭 보다 크고, 상기 제1 관통홀의 하단의 폭은 상기 제1 관통홀의 상단의 폭 보다 작고, 상기 제2 관통홀의 하단의 폭은 상기 제2 관통홀의 상단의 폭 보다 작은 반도체 패키지를 제공한다.

Description

반도체 패키지 {SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
최근 반도체 칩의 고성능화에 따라서 강성과 방열 특성이 향상된 반도체 패키지에 대한 관심이 높아지고 있다. 반도체 패키지의 강성 향상을 위해서 패키지 내부에 별도의 구조체(예를 들어, 인쇄회로기판)를 내장하는 경우, 제조 공정 및 비용이 증가하며 별도의 구조체를 가공하는 과정에서 미세 이물이 발생하여 패키지의 수율이 저하되는 문제가 있다.
본 발명이 해결하고자 하는 과제 중 하나는, 강성이 우수하고 워피지 특성과 방열 특성이 향상된 반도체 패키지를 제공하는 것이다.
전술한 과제의 해결 수단으로서, 본 발명의 일 실시예는, 제1 면 및 상기 제1 면과 반대에 위치한 제2 면을 가지며, 제1 재배선층을 포함하는 재배선 기판, 상기 재배선 기판의 상기 제1 면 상에 배치되며, 상기 제1 재배선층과 연결되는 접속 패드를 갖는 반도체 칩, 상기 재배선 기판의 상기 제1 면 상에 배치되며, 상기 제1 재배선층을 통해서 상기 접속 패드와 전기적으로 연결되는 수직 연결 도체, 상기 반도체 칩을 수용하는 제1 관통홀 및 상기 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재, 상기 재배선 기판의 상기 제1 면 상에서 상기 반도체 칩을 덮으며, 상기 제1 및 제2 관통홀을 채우는 봉합재 및 상기 봉합재 상에 배치되며, 상기 수직 연결 도체와 전기적으로 연결되는 제2 재배선층을 포함하는 재배선 부재를 포함하며, 상기 수직 연결 도체와 상기 코어 부재는 동일한 물질을 포함하고, 상기 수직 연결 도체의 하면의 폭은 상기 수직 연결 도체의 상면의 폭 보다 크고, 상기 제1 관통홀의 하단의 폭은 상기 제1 관통홀의 상단의 폭 보다 작고, 상기 제2 관통홀의 하단의 폭은 상기 제2 관통홀의 상단의 폭 보다 작은 반도체 패키지를 제공할 수 있다.
또한, 제1 재배선층을 포함하는 재배선 기판, 상기 재배선 기판 상에 배치되며 상기 제1 재배선층과 연결되는 반도체 칩, 상기 재배선 기판 상에 배치되며, 상기 제1 재배선층을 통해서 상기 반도체 칩과 전기적으로 연결되는 수직 연결 도체, 상기 반도체 칩을 수용하는 제1 관통홀과 상기 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재 및 상기 반도체 칩, 상기 수직 연결 도체, 및 상기 코어 부재의 적어도 일부를 덮으며, 상기 제1 및 제2 관통홀들을 채우는 봉합재를 포함하며, 상기 수직 연결 도체는 상기 수직 연결 도체의 하면의 폭이 상기 수직 연결 도체의 상면의 폭 보다 크도록 상기 수직 연결 도체의 측면이 테이퍼진 단면 형상을 갖고, 상기 제1 및 제2 관통홀들은 각각 상기 수직 연결 도체와 반대 방향으로 테이퍼진 단면 형상을 갖는 반도체 패키지를 제공할 수 있다.
또한, 제1 재배선층을 포함하는 재배선 기판, 상기 재배선 기판 상에 배치되며, 상기 제1 재배선층과 연결되는 접속 패드를 갖는 반도체 칩, 상기 재배선 기판 상에서 상기 반도체 칩과 이격되며, 상기 제1 재배선층을 통해서 상기 접속 패드와 전기적으로 연결되는 수직 연결 도체, 상기 반도체 칩을 수용하는 제1 관통홀과 상기 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재, 상기 재배선 기판 상에 배치되며 상기 제1 및 제2 관통홀들을 각각 채우며 상기 반도체 칩의 상면과 상기 코어 부재의 외측면을 덮는 봉합재 및 상기 봉합재의 상면에 배치되며, 상기 수직 연결 도체와 전기적으로 연결되는 제2 재배선층을 갖는 재배선 부재를 포함하며, 상기 봉합재의 하면은 상기 수직 연결 도체의 하면 및 상기 코어 부재의 하면과 동일한 평면에 있고, 상기 수직 연결 도체의 상기 하면의 평면적은 상기 수직 연결 도체의 상면의 평면적 보다 크고, 상기 코어 부재의 상기 하면의 평면적은 상기 코어 부재의 상면의 평면적 보다 큰 반도체 패키지를 제공할 수 있다.
본 발명의 실시예들에 따르면, 하나의 금속 플레이트를 가공하여 형성된 코어 부재와 수직 연결 도체를 도입함으로써, 강성이 우수하고 워피지 특성과 방열 특성이 향상된 반도체 패키지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2a 내지 2b는 각각 도 1의 패키지의 A-A', B-B' 절단면을 나타낸 평면도들이다.
도 2c 내지 2d는 각각 도 2a 및 2b의 변형예를 나타낸 평면도들이다.
도 3a 내지 3b는 도 1의 패키지의 일부 구성 요소에 대한 다른 실시예들을 나타낸 평면도들이다.
도 4a, 4b, 도 5a 내지 7e는 도 1의 패키지의 제조 방법을 나타낸 단면도들이다.
도 4c는 도 1의 패키지의 일부 구성 요소의 다른 실시예를 나타낸 단면도이다.
도 8 내지 9b는 본 발명의 다른 실시예에 따른 반도체 패키지와 그 제조 방법의 일부를 개략적으로 나타낸 단면도들이다.
도 10 내지 11c는 본 발명의 다른 실시예에 따른 반도체 패키지와 그 제조 방법의 일부를 개략적으로 나타낸 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지(100A)를 나타낸 단면도이고, 도 2a는 도 1의 패키지의 A-A' 절단면을 상부에서 바라본 평면도이고, 도 2b는 도 1의 패키지의 B-B' 절단면을 하부에서 바라본 평면도이다.
도 1 및 도 2a 내지 2b를 참조하면, 반도체 패키지(100A)는 코어 부재(110a), 반도체 칩(120), 수직 연결 도체(130), 봉합재(140), 재배선 기판(150), 및 재배선 부재(160)를 포함할 수 있다. 또한, 반도체 패키지(100A)는 패시베이션층(170-1, 170-2), 언더범프금속(180), 및 연결 범프(190)를 더 포함할 수 있다.
코어 부재(110a 또는 110)는 반도체 칩(120)의 두께 이상의 두께를 갖는 플레이트 형상의 바디와, 바디를 관통하며 반도체 칩(120)이 배치되는 제1 관통홀(111), 및 수직 연결 도체(130)가 배치되는 제2 관통홀(112)을 포함할 수 있다. 제1 관통홀(111)은 코어 부재(110) 의 중심부(예를 들어, 팬-인 영역)에 형성되며, 제2 관통홀(112)은 코어 부재(110)의 외곽부, (예를 들어, 팬-아웃 영역)에 형성될 수 있다. 제1 및 제2 관통홀들(111, 112)은 플레이트 상태의 코어 부재(110a)의 바디(도 4a의 "CM")를 에칭(etching)하여 형성될 수 있다. 따라서, 코어 부재(110a)의 외측면은 코어 부재(110a)의 중심을 기준으로 테이퍼(taper)진 수직 단면 형상을 가질 수 있고, 제1 및 제2 관통홀들(111, 112)의 측벽면이 되는 코어 부재(110a)의 내측면들은 제1 및 제2 관통홀들(111, 112)의 중심을 기준으로 테이퍼진 수직 단면 형상을 가질 수 있다. 제1 및 제2 관통홀들(111, 112)은 각각의 측벽면이 테이퍼진 수직 단면 형상을 가질 수 있다. 예를 들어, 제1 관통홀(111)의 하단의 폭(도 2b의 W3')은 제1 관통홀(111)의 상단의 폭(도 2a의 W3) 보다 작고, 제2 관통홀(112)의 하단의 폭(도 2b의 W2')은 제2 관통홀(112)의 상단의 폭(도 2b의 W2) 보다 작을 수 있다. 또한, 코어 부재(110)의 하면의 평면적은 그 상면의 평면적 보다 클 수 있다. 제1 관통홀(111)의 하단의 폭(도 2b의 W3')은 반도체 칩(120)의 폭 및 서로 대향하는 반도체 칩(120)의 양단과 제1 관통홀(111)의 하단 사이의 이격 거리를 더한 값이며, 반도체 칩(120)의 양단과 제1 관통홀(111)의 하단 사이의 이격 거리는 약 60um 일 수 있다. 제1 관통홀(111)의 상단의 폭(도 2a의 W3)은 반도체 칩(120)의 폭 및 서로 대향하는 반도체 칩(120)의 양단과 제1 관통홀(111)의 상단 사이의 이격 거리를 더한 값이며, 반도체 칩(120)의 양단과 제1 관통홀(111)의 상단 사이의 이격 거리는 약 110um 일 수 있다. 제2 관통홀(112)의 하단의 폭(도 2b의 W2')은 대응하는 수직 연결 도체(130) 하부의 폭 및 서로 대향하는 수직 연결 도체(130)의 양단과 제2 관통홀(112)의 하단 사이의 이격 거리를 더한 값이며, 수직 연결 도체(130)의 양단과 제2 관통홀(112)의 하단 사이의 이격 거리는 약 60um 일 수 있다. 제2 관통홀(112)의 상단의 폭(도 2b의 W2)은 대응하는 수직 연결 도체(130) 상부의 폭 및 서로 대향하는 수직 연결 도체(130)의 양단과 제2 관통홀(112)의 상단 사이의 이격 거리를 더한 값이며, 수직 연결 도체(130)의 양단과 제2 관통홀(112)의 상단 사이의 이격 거리는 약 160um 일 수 있다.
코어 부재(110)는 반도체 패키지(100A)의 강성을 향상시키고 워피지를 제어할 수 있다. 또한, 코어 부재(110)를 통해서 반도체 칩(120)에서 발생한 열이 패키지(100A)의 외부로 방출될 수 있다. 코어 부재(110)는 금속물질, 예를 들어, 구리(Cu)를 포함할 수 있으나, 이에 한정되는 것은 아니며, 다른 금속물질, 예를 들어, 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수도 있다. 코어 부재(110)는 반도체 칩(120)을 위한 그라운드(GND)로 사용될 수 있고, 또는 더미(Dummy) 패턴으로 사용될 수도 있다.
수직 연결 도체(130)는 재배선 기판(150)의 제1 면 상에 배치되며, 제1 재배선층(152)을 통해서 반도체 칩(120)의 접속 패드(120P)와 전기적으로 연결될 수 있다. 수직 연결 도체(130)는 코어 부재(110)와 동일한 물질을 포함할 수 있고, 코어 부재(110)의 제2 관통홀(112)을 채우는 봉합재(140)에 의해서 코어 부재(110)와 전기적으로 절연된 아일랜드 구조를 가질 수 있다. 수직 연결 도체(130)는 코어 부재(110)의 관통홀들(111, 112)과 함께 형성될 수 있다. 따라서, 수직 연결 도체(130)는 그 하면과 상면을 연결하는 측면이 테이퍼진 수직 단면 형상을 가질 수 있다. 예를 들어, 수직 연결 도체(130)의 측면은 수직 연결 도체(130)의 중심을 기준으로 테이퍼진 수직 단면 형상을 가질 수 있고, 수직 연결 도체(130)의 하면의 폭(도 2b의 W1')은 수직 연결 도체(130)의 상면의 폭(도 2a의 W1) 보다 클 수 있다. 수직 연결 도체(130)의 하면의 폭(도 2b의 W1')은 약 100um 내지 340um 이고, 수직 연결 도체(130)의 상면의 폭(도 2a의 W1)은 약 60um 내지 240um일 수 있다. 코어 부재(110)의 측면들은 수직 연결 도체(130)와 동일한 방향으로 테이퍼진 단면 형상을 가질 수 있고, 제1 및 제2 관통홀들(111, 112)은 각각 수직 연결 도체(130)와 반대 방향으로 테이퍼진 단면 형상을 가질 수 있다. 또한, 수직 연결 도체(130)의 하면의 평면적은 그 상면의 평면적 보다 클 수 있다.
수직 연결 도체(130)의 수평 단면 형상(평면도 상에서 단면 형상)은 특별히 제안되지 않는다. 예를 들어, 도 2a 및 도 2b와 같이, 수직 연결 도체(130)의 수평 단면은 원 형태일 수 있으나, 이와 달리 타원, 사각형 등의 다양한 형태를 가질 수 있다. 예를 들어, 도 2c 및 2d에 도시된 변형예와 같이, 수직 연결 도체(130)의 수평 단면은 사각형 형태일 수 있다. 다만, 수직 연결 도체(130)의 수평 단면과 수직 연결 도체(130)를 수용하는 제2 관통홀(112)의 수평 단면은 서로 유사한 형상을 가질 수 있다.
일 실시예에서, 수직 연결 도체(130)는 서로 이격된 복수의 수직 연결 도체들(130)을 포함하고, 코어 부재(110a)는 복수의 수직 연결 도체들(130) 각각을 수용하는 복수의 제2 관통홀들(112)을 가지며, 복수의 제2 관통홀들(112)은 서로 이격될 수 있다.
수직 연결 도체(130)는 패키지(100A)의 상/하 구성요소들을 연결하는 전기적 연결 경로를 제공할 수 있다. 수직 연결 도체(130)는 제2 관통홀(112) 내에서 제2 관통홀(112)의 측벽면과 이격되어 고립될 수 있다. 수직 연결 도체(130)는 재배선 기판(150)의 제1 재배선 비아(153) 및 재배선 부재(160)의 제2 재배선 비아(163)와 연결될 수 있다. 수직 연결 도체(130)에 의해서 패키지(100A) 상부에 다른 패키지가 결합된 패키지 온 패키지 구조가 용이하게 구현될 수 있다. 수직 연결 도체(130)는 코어 부재(110)와 같이 금속물질, 예를 들어, 구리(Cu)를 포함할 수 있으나, 이에 한정되는 것은 아니며, 다른 금속물질, 예를 들어, 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수도 있다. 수직 연결 도체(130)는 반도체 칩(120)을 위한 신호(Signal) 패턴으로 사용될 수 있다.
일반적으로 반도체 패키지에서 반도체 칩의 주위를 덮는 몰딩 재료의 취약점(낮은 강성, 낮음 방열성 등)을 보강하기 위해서 패키지의 내부에 강성 향상을 위한 절연성 구조체 또는/및 방열 및 워피지 특성을 개선하고 전기 연결 경로를 형성하기 위한 도전성 구조체를 배치한다. 그러나, 패키지에 내장되는 구조체들의 제조 및 가공에 여러 개의 공정 단계들이 적용되는 경우 패키지 자체의 제조 시간 및 비용이 증가되고 패키지의 수율이 저하될 수 있다.
이에, 본 발명은 하나의 금속 플레이트를 에칭하여 패키지의 강성과 워피지 특성을 개선할 수 있는 코어 부재와 패키지 내에 전기적 경로를 형성하는 수직 연결 도체를 동시에 제작함으로써, 추가되는 공정을 최소화 하면서 패키지의 강성, 워피지 특성, 및 방열 특성을 향상시킬 수 있다. 따라서, 일 실시예에서 코어 부재(110)와 수직 연결 도체(130)는 서로 동일한 금속 물질을 포함할 수 있고, 코어 부재(110)의 측면들(내측면 및 외측면)과 수직 연결 도체(130)의 측면은 각각 테이퍼(taper)진 수직 단면 형상을 가질 수 있다.
반도체 칩(120)은 재배선 기판(150)의 제1 면 상에 배치되며, 재배선 기판(150)의 제1 재배선층(152)과 전기적으로 연결되는 접속 패드(120P)를 가질 수 있다.
반도체 칩(120)은 별도의 범프나 배선층이 형성되지 않은 베어(Bare) 상태의 집적회로(Intergrated Circuit: IC)일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 패키지드 타입의 집적회로일 수도 있다. 집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 반도체 칩(120)은 실리콘(Si), 게르마늄(Ge), 또는 갈륨비소(GaAs)를 포함하며 다양한 종류의 집적회로가 형성될 수 있다. 집적회로는 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 어플리케이션 프로세서(AP), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니며, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩이나, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM 및 플래시 메모리) 등의 메모리 칩일 수도 있으나, 이에 한정되는 것은 아니다.
접속 패드(120P)는 반도체 칩(120)을 다른 구성요소와 전기적으로 연결시킬 수 있다. 접속 패드(120P)는 도전성 물질, 예를 들어, 알루미늄(Al)을 포함할 수 있으나, 이에 제한되는 것은 아니며 다른 종류의 도전성 물질을 제한 없이 포함할 수 있다.
봉합재(140)는 재배선 기판(150)의 제1 면 상에 배치되며, 코어 부재(110), 수직 연결 도체(130), 및 반도체 칩(120)의 적어도 일부를 봉합하며, 반도체 칩(120)과 제1 관통홀(111)의 측벽면 사이의 공간과 수직 연결 도체(130)와 제2 관통홀(112)의 측벽면 사이의 공간을 채울 수 있다. 봉합재(140)는 코어 부재(110)의 외측면을 덮을 수 있고, 따라서, 코어 부재(110)는 패키지(100A)의 외부로 노출되지 않을 수 있다. 봉합재(140)의 하면은 수직 연결 도체(130)의 하면 및 코어 부재(110)의 하면과 동일한 평면(Coplanar)에 있을 수 있다.
일 실시예에서, 수직 연결 도체(130)의 상면과 코어 부재(110)의 상면은 반도체 칩(120)의 상면 보다 높은 레벨에 있고, 봉합재(140)는 수직 연결 도체(130)의 상면과 코어 부재(110)의 상면을 덮으며, 봉합재(140)의 상면은 수직 연결 도체(130)의 상면 및 코어 부재(110)의 상면 보다 높은 레벨에 있을 수 있다. 봉합재(140)의 상면은 수직 연결 도체(130)의 상면 및 코어 부재(110)의 상면과 소정거리 이격될 수 있다.
봉합재(140)는 절연물질, 예를 들어, ABF를 포함할 수 있으나, 특별히 재한되는 것은 아니며, 다른 절연물질을 포함할 수 있다. 예를 들어, 봉합재(140)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등을 포함할 수 있다. 또한, EMC와 같은 몰딩 물질 또는 PID와 같은 감광성 재료가 사용될 수도 있다.
재배선 기판(150)은 코어 부재(110), 수직 연결 도체(130), 반도체 칩(120)이 배치되는 제1 면과 제1 면과 반대에 위치한 제2 면을 가지며, 반도체 칩(120)의 접속 패드(120P)와 수직 연결 도체(130)를 전기적으로 연결하는 제1 재배선층(152)을 포함할 수 있다. 재배선 기판(150)은 봉합재(140)의 하면이 수직 연결 도체(130)의 하면 및 코어 부재(110)의 하면과 이루는 평면 상의 제1 절연층(151)과 제1 절연층(151) 상의 제1 재배선층(152)과, 제1 절연층(151)을 관통하여 제1 재배선층(152)을 수직 연결 도체(130) 및 반도체 칩(120)의 접속 패드(120P)와 연결하는 제1 재배선 비아(153)를 포함할 수 있다.
재배선 기판(150)은 반도체 칩(120)의 접속 패드(120P)를 재배선하며, 도면에 도시된 것 보다 많은 수의 제1 절연층(151), 제1 재배선층(152), 및 제1 재배선 비아(153)를 포함할 수 있다. 제1 절연층(151)은 절연물질을 포함할 수 있다. 예를 들어, PID와 같은 감광성 절연물질을 포함할 수 있다. 이 경우 포토리소그라피 공정에 의한 파인 피치를 구현할 수 있어, 반도체 칩(120)의 접속 패드(120P)를 효과적으로 재배선할 수 있다. 다만, 제1 절연층(151)에 포함된 절연물질이 이에 한정되는 것은 아니며, 다른 종류의 절연물질을 포함할 수도 있다. 제1 절연층(151)은 봉합재(140)와 동일한 절연물질을 포함하거나 다른 종류의 절연물질을 포함할 수도 있다.
제1 재배선층(152)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금을 포함할 수 있다. 재배선층(152)은 설계에 따라서 다양한 기능을 수행할 수 있다. 예를 들어, 그라운드(Ground, GND) 패턴, 파워(Power, PWR) 패턴, 신호(Signal, S) 패턴을 포함할 수 있다. 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴을 제외한 각종 신호, 예를 들면, 데이터 신호를 전달할 수 있다.
제1 재배선 비아(153)는 서로 다른 레벨의 재배선층들(152)을 서로 전기적으로 연결하고, 또한, 반도체 칩(120)의 접속 패드(120P) 및 수직 연결 도체(130)를 제1 재배선층(152)에 전기적으로 연결할 수 있다. 제1 재배선 비아(153)는 반도체 칩(120)의 접속 패드(120P)와 직접 연결될 수 있으나, 이에 한정되지 않으며, 솔더(Solder)나 금속 필라(Pillar)를 통해서 접속 패드(120P)와 연결될 수도 있다. 제1 재배선 비아(153)는 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금을 포함할 수 있다. 제1 재배선 비아(153)는 도전성 물질로 완전히 충전된 필드(filled) 비아일 수 있고, 도전성 물질이 비아 홀의 벽면을 따라 배치된 컨퍼멀(conformal) 비아일 수도 있다. 제1 재배선 비아(153)는 측면이 테이퍼진 형상, 모래시계 형상 또는 원통 형상을 가질 수 있다. 제1 재배선 비아(153)는 제1 재배선층(152)과 일체화될 수 있으나, 이에 한정되지는 않는다.
재배선 부재(160)(또는 후면 재배선 부재)는 봉합재(140)의 상의 제2 절연층(161), 제2 절연층(161) 상의 제2 재배선층(162), 및 제2 절연층(161)을 관통하여 제2 재배선층(162)과 수직 연결 도체(130)를 연결하는 제2 재배선 비아(163)를 포함할 수 있다. 재배선 부재(160)는 도면에 도시된 것 보다 많은 수의 제2 절연층(161), 제2 재배선층(162), 및 제2 재배선 비아(163)를 포함할 수 있다.
일 실시예에서, 봉합재(140)는 수직 연결 도체(130)의 상면의 일부를 오픈하는 제1 비아 홀(140h)을 가지며, 재배선 부재(160)은 봉합재(140)의 상면 상에 배치되며 제1 비아 홀(140h) 내에서 수직 연결 도체(130)의 상면의 일부를 오픈하는 제2 비아 홀(161h)을 갖는 제2 절연층(161)과, 제2 절연층(161) 상의 제2 재배선층(162)과, 제2 비아 홀(151h)을 채우며 제2 재배선층(162)을 수직 연결 도체(130)와 연결하는 재배선 비아(163)를 포함할 수 있다. 여기서, 제1 및 제2 비아 홀들(140h, 151h)의 측벽면들은 서로 이격될 수 있다.
제2 절연층(161)은 절연물질을 포함할 수 있다. 예를 들어, PID와 같은 감광성 절연물질을 포함할 수 있다. 이 경우 포토리소그라피 공정에 의한 파인 피치를 구현할 수 있다. 다만, 제2 절연층(161)에 포함된 절연물질이 이에 한정되는 것은 아니며, 다른 종류의 절연물질을 포함할 수도 있다. 제2 절연층(161)은 재배선 기판(150)의 제1 절연층(151)과 동일한 절연물질을 포함하거나, 다른 종류의 절연물질을 포함할 수 있다.
제2 재배선층(162)은 패키지(100A)의 상부에서 적어도 일부가 노출되며, 패키지(100A)의 외부에서 제공되는 다른 전자 부품과 물리적/전기적으로 결합할 수 있다. 제2 재배선층(162)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금을 포함할 수 있다. 제2 재배선층(162)은 설계에 따라서 다양한 기능을 수행할 수 있다. 예를 들어, 그라운드(Ground, GND) 패턴, 파워(Power, PWR) 패턴, 신호(Signal, S) 패턴을 포함할 수 있다.
제2 재배선 비아(163)는 제2 재배선층(162)를 수직 연결 도체(130)에 전기적으로 연결할 수 있다. 제2 재배선 비아(163)는 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금을 포함할 수 있다. 제2 재배선 비아(163)는 도전성 물질로 완전히 충전된 필드(filled) 비아일 수 있고, 도전성 물질이 비아 홀의 벽면을 따라 배치된 컨퍼멀(conformal) 비아일 수도 있다. 제2 재배선 비아(163)는 측면이 테이퍼진 형상, 모래시계 형상 또는 원통 형상을 가질 수 있다. 제2 재배선 비아(163)는 제2 재배선층(162)과 일체화될 수 있으나, 이에 한정되지는 않는다.
패시베이션층(170-1, 170-2)은 재배선 기판(150) 상에 배치된 제1 패시베이션층(170-1)과 재배선 부재(160) 상에 배치된 제2 패시베이션층(170-2)을 포함할 수 있다. 제1 패시베이션층(170-1)은 재배선 기판(150)의 제2 면 상에 배치되며 제1 재배선층(152)의 일부를 노출시키는 개구부를 가질 수 있다. 제2 패시베이션층(170-2)은 재배선 부재(160)의 상면 상에 배치되며 제2 재배선층(162)의 일부를 노출시키는 개구부를 가질 수 있다. 패시베이션층(170-1, 170-2)은 절연물질, 예를 들어, ABF를 포함할 수 있으나, 이에 한정되는 것은 아니며 다른 종류의 절연물질을 포함할 수 있다.
언더범프금속(180)은 제1 패시베이션층(170-1)의 개구부에 배치되며 제1 패시베이션층(170-1)의 개구부에 의해 노출된 제1 재배선층(152)의 일부와 전기적으로 연결될 수 있다. 언더범프금속(180)은 연결 범프(190)의 접속 신뢰성과 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 언더범프금속(180)은 금속을 이용한 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
연결 범프(190)는 제1 패시베이션층(170-1) 상에 배치되며, 언더범프금속(180)을 통해서 제1 재배선층(152)과 전기적으로 연결될 수 있다. 연결 범프(190)는 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 연결 범프(190)는 저융점 금속, 예를 들면, 주석(Sn)이나 주석(Sn)을 포함하는 합금(Sn-Ag-Cu)을 포함할 수 있다. 연결 범프(190)는 랜드(land), 볼(ball), 또는 핀(pin)일 수 있다. 연결 범프(190)는 구리 필라(pillar) 또는 솔더(Solder)를 포함할 수 있다. 연결 범프(190) 중 적어도 하나는 팬-아웃 영역에 배치될 수 있다. 팬-아웃 영역이란 반도체 칩(120)이 배치된 영역과 중첩되지 않는 영역을 의미한다.
도 3a 내지 3b는 도 1의 패키지(100A)의 일부 구성 요소(110a)에 대한 다른 실시예들을 나타낸 평면도들이다.
도 3a를 참조하면, 다른 실시예에 따른 코어 부재(110b)는 복수의 수직 연결 도체들(130)을 각각 수용하는 복수의 제2 관통홀들을 가지며, 복수의 제2 관통홀들 중 인접하게 배치된 일부의 제2 관통홀들(112-1, 112-2)은 서로 연결될 수 있다. 따라서, 서로 연결된 제2 관통홀들(112-1, 112-2)의 내부에 배치된 수직 연결 도체(130)들 사이에는 코어 부재(110b)가 존재하지 않고 봉합재(140)가 채워질 수 있다. 서로 연결된 제2 관통홀들(112-1, 112-2)은 수직 연결 도체들(130) 사이에 충분한 공간을 확보하여 봉합재(140)의 매립 공정에서 보이드(void) 발생을 방지할 수 있다.
도 3b를 참조하면, 다른 실시예의 코어 부재(110c)는 서로 이격된 제1 내지 제3 코어 부재들(110-1, 110-2, 110-3)을 포함할 수 있다. 복수의 제2 관통홀들은 서로 연결되어 제3 코어 부재(110-3)와 제2 코어 부재(110-2)를 분리시키는 제1 그룹(112-1)과 제2 코어 부재(110-2)와 제1 코어 부재(110-1)를 분리시키는 제2 그룹(112-2)을 형성할 수 있다. 서로 이격된 제1 내지 제3 코어 부재들(110-1, 110-2, 110-3)은 서로 다른 기능을 수행할 수 있다. 예를 들어, 제1 및 제2 코어 부재들(110-1, 110-2)은 그라운드 패턴과 연결되고, 제3 코어 부재(110-3)는 파워 패턴과 연결될 수 있다.
한편, 도 3a 및 3b에 도시된 구성요소들 중 도 1과 동일한 참조번호를 갖는 구성요소의 기술적 특징은 도 1에 도시된 구성요소들의 기술적 특징과 유사하므로 이에 대한 설명은 생략한다.
도 4a, 4b, 도 5a 내지 7e는 도 1의 패키지(100A)의 제조 방법을 나타낸 단면도들이고, 도 4c는 도 1의 패키지(100A)의 일부 구성 요소들(110a, 130)의 다른 실시예를 나타낸 단면도이다.
도 4a 내지 4b를 참조하면, 먼저, 코어 부재(110a) 및 수직 연결 도체(130)를 형성할 수 있다. 코어 부재(110a)는 제1 캐리어(C1) 상에 접착층(AD) 및 금속 플레이트(CM)를 형성하고, 금속 플레이트(CM) 상에 제1 및 제2 관통홀(111, 112)과 수직 연결 도체(130)를 형성하기 위해서 패터닝된 에칭 레지스트(R)(예를 들어, 포토 레지스트)를 형성할 수 있다. 금속 플레이트(CM)를 에칭하여 제1 및 제2 관통홀(111, 112)을 갖는 코어 부재(110a)와 제2 관통홀(112) 내에 위치한 수직 연결 도체(130)를 형성할 수 있다. 따라서, 코어 부재(110a)의 외측면(110as)은 코어 부재(110a)의 상면을 향해서 테이퍼진 단면을 가질 수 있고, 수직 연결 도체(130)의 측면(130s)은 그 상면을 향해서 테이퍼진 단면을 가질 수 있다. 또한, 제1 및 제2 관통홀(111, 112) 각각의 제1 및 제2 측벽면(111s, 112s)은 관통홀(111, 112)의 하단을 향해서 테이퍼진 단면을 가질 수 있다. 여기서, 상면/하면, 상단/하단은 도면을 기준으로 하며 에칭에 의해 형성되는 측면들의 테이퍼 방향을 설명하기 위해 사용된 용어이다. 이후 패키지의 제조 과정에서 코어 부재(110a)의 상/하가 반전되는 경우 해당 도면을 기준으로 전술한 "상면"은 "하면"으로 전술한 "상단"은 "하단"으로 기재될 수 있다.
제1 캐리어(C1)는 유기 물질을 포함하는 구조체일 수 있다. 금속 플레이트(CM)는 반도체 칩의 두께에 상당한 두께를 갖는 구리 플레이트일 수 있다. 접착층(AD)는 역시 유기 물질을 포함할 수 있으나, 제1 캐리어(C1)와 접착층(AD)의 재료가 특별히 한정되는 것은 아니다.
도 4c를 참조하면, 일례에서 코어 부재(110a')의 내측면들(111s', 112s')과 외측면(110as)은 오목한 수직 단면 형상을 가질 수 있다. 수직 연결 도체(130')의 측면(130s')은 오목한 수직 단면 형상을 가질 수 있다. 따라서, 제1 관통홀(111)의 제1 측벽면(111s')은 제1 관통홀(111)의 중심선에 대해서 볼록한 수직 단면 형상을 가질 수 있고, 제2 관통홀(112)의 제2 측벽면(112s')은 제2 관통홀(112)의 중심선에 대해서 볼록한 수직 단면 형상을 가질 수 있다.
도 5a 및 5b를 참조하면, 코어 부재(110a)의 제1 관통홀(111)에 반도체 칩(120)을 배치하고 반도체 칩(120)과 코어 부재(110a)를 봉합하는 봉합재(140)를 형성할 수 있다. 코어 부재(110a)와 수직 연결 도체(130)가 배치된 접착층(AD) 상의 제1 관통홀(111) 내에 반도체 칩(120)을 배치할 수 있다. 이후 코어 부재(110a)의 외측면과 상면 및 반도체 칩(120)의 상면을 덮으며, 제1 관통홀(111)과 반도체 칩(120) 사이의 공간 및 제2 관통홀(112)과 수직 연결 도체(130) 사이의 공간을 채우는 봉합재(140)를 형성할 수 있다. 봉합재(140)는 ABF일 수 있다. 따라서, 수직 연결 도체(130)의 하면과, 코어 부재(110a)의 하면과, 봉합재(140)의 하면은 서로 동일한 평면에 있을 수 있다. 이후 봉합재(140) 상에 제2 캐리어(C2)를 부착하고, 봉합재(140)의 하면에 재배선 기판(150)을 형성할 수 있다.
도 6a 내지 6c를 참조하면, 반도체 칩(120)의 하면 상에 재배선 기판(150)을 형성할 수 있다. 도 5b의 제1 캐리어(C1)를 제거하고, 반도체 칩(120)의 하면, 수직 연결 도체(130)의 하면, 코어 부재(110a)의 하면, 및 봉합재(140)의 하면을 포함하는 평면(S1) 상에 제1 절연층(151)을 형성하고, 제1 절연층(151)을 관통하는 비아 홀과 비아 홀을 채우는 제1 재배선 비아(153) 및 제1 절연층 상의 제1 재배선층(152)을 형성할 수 있다. 제1 절연층(151)은 PID를 포함할 수 있고, 비아 홀은 포토리소그라피 공정으로 형성할 수 있다. 제1 재배선층(152)과 제1 재배선 비아(153)는 도금 공정으로 형성할 수 있다. 포토리소그라피 공정과 도금 공정을 반복하여 복수의 절연층(151), 복수의 재배선층(152), 및 복수의 재배선 비아(153)를 포함하는 재배선 기판(150)을 형성할 수 있다. 재배선 기판(150)의 하부에 제1 패시베이션층(170-1)과 언더범프금속(180)을 형성할 수 있다.
도 7a 내지 7e를 참조하면, 봉합재(140)의 상부에 재배선 부재(160)를 형성할 수 있다. 제1 패시베이션층(170-1)의 하면을 제3 캐리어(C3)에 부착하고 제2 캐리어(C2)를 제거하여 봉합재(140)의 상면을 노출시킬 수 있다. 제1 패시베이션층(170-1)은 솔더 레지스트일 수 있다. 봉합재(140)의 상면에 수직 연결 도체(130)의 상면의 일부를 오픈하는 제1 비아 홀(140h)을 형성할 수 있다. 봉합재(140)의 상면을 덮으며 제1 비아 홀(140h)을 채우는 제2 절연층(161)을 형성하고, 제2 절연층(161)을 관통하여 제1 비아 홀(140h) 내에서 수직 연결 도체(130)의 상면의 일부를 오픈하는 제2 비아 홀(161h)을 형성할 수 있다. 제2 비아 홀(161h)을 채우는 제2 재배선 비아(163)와 제2 절연층(162)을 형성할 수 있다. 제1 비아 홀(140h)은 레이저 드릴로 형성할 수 있고, 제2 비아 홀(161h)은 포토리소그라피 공정으로 형성할 수 있다. 제2 재배선층(162)과 제2 재배선 비아(163)는 도금 공정으로 형성할 수 있다. 재배선 부재(160) 상에 제2 재배선층(162)의 일부를 노출시키는 개구부를 갖는 제2 패시베이션층(170-2)을 형성할 수 있다. 제2 패시베이션층(170-2)은 솔더 레지스트일 수 있다. 이후, 제3 캐리어(C3)를 제거하고 언더범프금속(180)을 덮는 연결 범프를 형성하여 반도체 패키지를 완성할 수 있다.
도 8 내지 9b는 본 발명의 다른 실시예에 따른 반도체 패키지(100B)와 그 제조 방법의 일부를 개략적으로 나타낸 단면도들이다.
도 8를 참조하면, 반도체 패키지(100B)에서 봉합재(140)는 수직 연결 도체(130)의 상면의 일부를 오픈하는 제1 비아 홀(140h)을 가지며, 재배선 부재(160)는 봉합재(140)의 상면에 직접 배치된 제2 재배선층(162)과, 제1 비아 홀(140h)을 채우며 제2 재배선층(162)을 수직 연결 도체(130)와 연결하는 재배선 비아(163)를 포함할 수 있다.
도 9a 및 9b를 참조하면, 도 7b와 유사하게 봉합재(140)의 상부에 제1 비아 홀(140h)를 형성하고, 별도의 절연층을 형성하지 않고 제1 비아 홀(140h)을 채우는 제2 재배선 비아(163)와 제2 재배선 비아(163)와 연결되여 봉합재(140)의 상면을 따라서 연장된 제2 재배선층(162)을 형성할 수 있다. 따라서, 제2 비아 홀의 형성 공정을 생략할 수 있으며 전기적 연결 경로를 단축할 수 있다.
한편, 도 8 내지 9b에 도시된 구성요소들 중 도 1과 동일한 참조번호를 갖는 구성요소의 기술적 특징은 도 1에 도시된 구성요소들의 기술적 특징과 유사하므로 이에 대한 설명은 생략한다.
도 10 내지 11c는 본 발명의 다른 실시예에 따른 반도체 패키지(100C)와 그 제조 방법의 일부를 개략적으로 나타낸 단면도들이다.
도 10을 참조하면, 반도체 패키지(100C)에서, 봉합재(140)는 수직 연결 도체(130)의 상면의 일부를 오픈하는 제1 비아 홀(140h)을 가지며, 재배선 부재(160)는 봉합재(140)의 상면 상에 배치되며 제1 비아 홀(140h)과 연결된 제2 비아 홀(161h)을 갖는 제2 절연층(161)과, 제2 절연층(161) 상의 제2 재배선층(162)과, 제1 및 제2 비아 홀(140h, 161h)을 채우며 제2 재배선층(162)을 수직 연결 도체(130)와 연결하는 제2 재배선 비아(163)를 포함하되, 제1 및 제2 비아 홀들(140h, 161h)의 측벽면은 서로 동일한 평면(S2)에 있을 수 있다. 봉합재(140)는 제2 절연층(161)과 동일한 물질을 포함할 수 있다. 예를 들어, 봉합재(140)와 제2 절연층(161)은 모두 PID 수지를 포함할 수 있다. 따라서, 제1 비아 홀(140h)과 제2 비아 홀(161h)을 동시에 형성하여 봉합재(140)를 관통하는 레이저 비아(도 7b의 140h)의 형성 공정을 생략할 수 있다.
도 11a 내지 11c를 참조하면, 도 7a 내지 도 7e와 유사하게 재배선 부재(160)를 형성할 수 있다. 다만, 봉합재(140)와 제2 절연층(161)은 동일한 절연 물질을 포함하기 때문에 봉합재를 관통하는 제1 비아 홀(140h)과 제2 절연층(161)을 관통하는 제2 비아 홀(161h)을 동일한 공정으로 형성할 수 있다. 봉합재(140)와 제2 절연층(161)은 모두 PID 수지를 포함하는 경우, 제1 비아 홀(140h)과 제2 비아 홀(161h)은 하나로 연결된 포토 비아일 수 있고, 제1 및 제2 비아 홀들(140h, 161h)의 측벽면은 서로 동일한 평면(S2)에 있을 수 있다.
한편, 도 10 내지 11c에 도시된 구성요소들 중 도 1과 동일한 참조번호를 갖는 구성요소의 기술적 특징은 도 1에 도시된 구성요소들의 기술적 특징과 유사하므로 이에 대한 설명은 생략한다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지(100D)를 나타낸 단면도이다.
도 12를 참조하면, 반도체 패키지(100D)에서 봉합재(140)의 상면은 수직 연결 도체(130)의 상면 및 코어 부재(110a)의 상면과 동일한 평면(S3)에 있고, 재배선 부재(160)는 동일한 평면(S3) 상에 배치되며 수직 연결 도체(130)의 상면의 일부를 오픈하는 비아 홀(161h)을 갖는 절연층(161)과, 절연층(161) 상의 제2 재배선층(162)과, 비아 홀(161h)을 채우며 제2 재배선층(162)을 수직 연결 도체(130)와 연결하는 재배선 비아(163)를 포함할 수 있다.
봉합재(140)의 상면, 수직 연결 도체(130)의 상면 및 코어 부재(110a)의 상면을 포함하는 평면(S3)은 도 7a의 봉합재(140) 형성 공정 후 평탄화 공정을 수행하여 수직 연결 도체(130)의 상면과 코어 부재(110a)의 상면을 노출시킴으로써 형성될 수 있다. 따라서, 봉합재(140)를 관통하는 레이저 비아(도 7b의 140h)의 형성 공정을 생략할 수 있으며 수직 연결 경로를 단축할 수 있다.
한편, 도 12에 도시된 구성요소들 중 도 1과 동일한 참조번호를 갖는 구성요소의 기술적 특징은 도 1에 도시된 구성요소들의 기술적 특징과 유사하므로 이에 대한 설명은 생략한다.
도 13은 본 발명의 다른 실시예에 따른 반도체 패키지(300)를 나타낸 단면도이다.
도 13을 참조하면, 반도체 패키지(300)는 도 1의 반도체 패키지(100A) 상에 제2 반도체 패키지(200)가 결합된 패키지 온 패키지 구조를 가질 수 있다. 제2 패키지(200)는 제2 재배선 기판(210), 제2 반도체 칩(220), 및 제2 봉합재(230)를 포함할 수 있다.
제2 재배선 기판(210)은 하면과 상면에 각각 외부와 전기적으로 연결될 수 있는 재배선 패드들(211, 212)을 포함할 수 있고, 내부에 상기 재배선 패드들(211, 212)과 연결되는 재배선 패턴들을 포함할 수 있다. 재배선 패턴들은 제2 반도체 칩(220)의 접속 패드를 팬-아웃 영역으로 재배선할 수 있다.
제2 반도체 칩(220)은 내부의 집적 회로와 연결된 접속 패드(220P)을 포함하며, 상기 접속 패드(220P)는 접속 범프(220B)에 의해서 제2 재배선 기판(210)과 전기적으로 연결될 수 있다. 일례에서 제2 패키지(200)는 금속 범프(220B)를 감싸는 언더필 물질(220R)을 더 포함할 수 있다. 언더필 물질(220R)은 에폭시 수지 등을 포함하는 절연성 물질일 수 있다. 금속 범프(220B)는 솔더볼(Solder ball), 또는 구리 필라(Copper pillar)를 포함할 수 있다.
도면에 도시된 것과 달리, 일례에서 제2 반도체 칩(220)의 접속 패드(220P)가 제2 재배선 기판(210)의 상면에 직접 접촉하고, 제2 재배선 기판(210) 내부의 비아를 통해서 재배선 패턴들과 전기적으로 연결될 수 있다.
제2 봉합재(230)는 반도체 패키지(100A)의 봉합재(140)와 동일하거나 유사한 재료를 포함할 수 있다.
한편, 제2 패키지(200)는 제2 연결 범프(240)에 의해서 반도체 패키지(100A)와 물리적/전기적으로 연결될 수 있다. 제2 연결 범프(240)는 제2 재배선 기판(210) 하면의 재배선 패드(211)를 통하여 제2 재배선 기판(210) 내부의 재배선 패턴들과 전기적으로 연결될 수 있다. 또는, 상기 제2 재배선 기판(210) 하면의 재배선 패드(211) 상에 배치되는 언더범프금속을 통해서 상기 재배선 패턴들과 전기적으로 연결될 수 있다. 제2 연결 범프(240)는 각각 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다.
한편, 도 13에 도시된 구성요소들 중 도 1과 동일한 참조번호를 갖는 구성요소들의 경우, 도 1에 도시된 구성요소들과 유사하므로 이에 대한 설명은 생략한다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100A~100C, 300: 반도체 패키지 110a~110c: 코어 부재
111, 112: 제1 및 제2 관통홀 130: 수직 연결 도체
140: 봉합재 150: 재배선 기판
160: 후면 재배선 부재 170: 패시베이션층
180: 언더범프금속 190: 연결 범프

Claims (20)

  1. 제1 면 및 상기 제1 면과 반대에 위치한 제2 면을 가지며, 제1 재배선층을 포함하는 재배선 기판;
    상기 재배선 기판의 상기 제1 면 상에 배치되며, 상기 제1 재배선층과 연결되는 접속 패드를 갖는 반도체 칩;
    상기 재배선 기판의 상기 제1 면 상에 배치되며, 상기 제1 재배선층을 통해서 상기 접속 패드와 전기적으로 연결되는 수직 연결 도체;
    상기 반도체 칩을 수용하는 제1 관통홀 및 상기 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재;
    상기 재배선 기판의 상기 제1 면 상에서 상기 반도체 칩을 덮으며, 상기 제1 및 제2 관통홀을 채우는 봉합재; 및
    상기 봉합재 상에 배치되며, 상기 수직 연결 도체와 전기적으로 연결되는 제2 재배선층을 포함하는 재배선 부재를 포함하며,
    상기 수직 연결 도체와 상기 코어 부재는 동일한 물질을 포함하고,
    상기 수직 연결 도체의 하면의 폭은 상기 수직 연결 도체의 상면의 폭 보다 크고,
    상기 제1 관통홀의 하단의 폭은 상기 제1 관통홀의 상단의 폭 보다 작고,
    상기 제2 관통홀의 하단의 폭은 상기 제2 관통홀의 상단의 폭 보다 작은 반도체 패키지.
  2. 제1 항에 있어서,
    상기 수직 연결 도체와 상기 코어 부재는 상기 봉합재에 의해 서로 절연되는 반도체 패키지.
  3. 제1 항에 있어서,
    상기 수직 연결 도체는 측면이 테이퍼(taper)진 수직 단면 형상을 갖고,
    상기 제1 관통홀은 제1 측벽면이 테이퍼진 수직 단면 형상을 갖고,
    상기 제2 관통홀은 제2 측벽면이 테이퍼진 수직 단면 형상을 갖는 반도체 패키지.
  4. 제3 항에 있어서,
    상기 수직 연결 도체는 상기 측면이 오목한 수직 단면 형상을 갖고,
    상기 제1 관통홀은 상기 제1 측벽면이 복록한 수직 단면 형상을 갖고,
    상기 제2 관통홀은 상기 제2 측벽면이 볼록한 수직 단면 형상을 갖는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 코어 부재는 외측면이 테이퍼진 수직 단면 형상을 갖는 반도체 패키지.
  6. 제5 항에 있어서,
    상기 봉합재는 상기 코어 부재의 상기 외측면을 덮는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 수직 연결 도체의 상기 하면과, 상기 코어 부재의 상기 하면과, 상기 봉합재의 하면은 서로 동일한 평면에 있고,
    상기 재배선 기판은 상기 동일한 평면 상의 절연층과, 상기 절연층 상의 상기 제1 재배선층과, 상기 절연층을 관통하여 상기 제1 재배선층을 상기 수직 연결 도체와 연결하는 재배선 비아를 포함하는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 수직 연결 도체의 상기 상면과 상기 코어 부재의 상기 상면은 상기 반도체 칩의 상면 보다 높은 레벨에 있고,
    상기 봉합재의 상면은 상기 수직 연결 도체의 상기 상면과 상기 코어 부재의 상기 상면 보다 높은 레벨에 있는 반도체 패키지.
  9. 제8 항에 있어서,
    상기 봉합재는 상기 수직 연결 도체의 상기 상면의 일부를 오픈하는 제1 비아 홀을 가지며,
    상기 재배선 부재는 상기 봉합재의 상기 상면 상에 배치되며 상기 제1 비아 홀 내에서 상기 수직 연결 도체의 상기 상면의 일부를 오픈하는 제2 비아 홀을 갖는 절연층과, 상기 절연층 상의 상기 제2 재배선층과, 상기 제2 비아 홀을 채우며 상기 제2 재배선층을 상기 수직 연결 도체와 연결하는 재배선 비아를 포함하되,
    상기 제1 및 제2 비아 홀들의 측벽면은 서로 이격된 반도체 패키지.
  10. 제8 항에 있어서,
    상기 봉합재는 상기 수직 연결 도체의 상기 상면의 일부를 오픈하는 제1 비아 홀을 가지며,
    상기 재배선 부재는 상기 봉합재의 상기 상면에 직접 배치된 상기 제2 재배선층과, 상기 제1 비아 홀을 채우며 상기 제2 재배선층을 상기 수직 연결 도체와 연결하는 재배선 비아를 포함하는 반도체 패키지.
  11. 제8 항에 있어서,
    상기 봉합재는 상기 수직 연결 도체의 상기 상면의 일부를 오픈하는 제1 비아 홀을 가지며,
    상기 재배선 부재는 상기 봉합재의 상기 상면 상에 배치되며 상기 제1 비아 홀과 연결된 제2 비아 홀을 갖는 절연층과, 상기 절연층 상의 상기 제2 재배선층과, 상기 제1 및 제2 비아 홀을 채우며 상기 제2 재배선층을 상기 수직 연결 도체와 연결하는 재배선 비아를 포함하되,
    상기 제1 및 제2 비아 홀들의 측벽면은 서로 동일한 평면에 있는 반도체 패키지.
  12. 제1 항에 있어서,
    상기 봉합재의 상면은 상기 수직 연결 도체의 상기 상면 및 상기 코어 부재의 상기 상면과 동일한 평면에 있고,
    상기 재배선 부재는 상기 동일한 평면 상에 배치되며 상기 수직 연결 도체의 상기 상면의 일부를 오픈하는 비아 홀을 갖는 절연층과, 상기 절연층 상의 상기 제2 재배선층과, 상기 비아 홀을 채우며 상기 제2 재배선층을 상기 수직 연결 도체와 연결하는 재배선 비아를 포함하는 반도체 패키지.
  13. 제1 항에 있어서,
    상기 수직 연결 도체는 서로 이격된 복수의 수직 연결 도체들을 포함하고,
    상기 코어 부재는 상기 복수의 수직 연결 도체들 각각을 수용하는 복수의 제2 관통홀들을 가지며,
    상기 복수의 제2 관통홀들은 서로 이격된 반도체 패키지.
  14. 제1 항에 있어서,
    상기 수직 연결 도체는 서로 이격된 복수의 수직 연결 도체들을 포함하고,
    상기 코어 부재는 상기 복수의 수직 연결 도체들 각각을 수용하는 복수의 제2 관통홀들을 가지며,
    상기 복수의 제2 관통홀들 중 적어도 일부는 서로 연결된 반도체 패키지.
  15. 제1 항에 있어서,
    상기 코어 부재는 상기 반도체 칩의 두께 이상의 두께를 갖는 플레이트 형상을 갖는 반도체 패키지.
  16. 제1 항에 있어서,
    상기 재배선 기판의 상기 제2 면 상에 배치되며 상기 제1 재배선층의 일부를 노출시키는 개구부를 갖는 패시베이션층;
    상기 개구부 상에 배치되며 상기 제1 재배선층의 상기 일부와 전기적으로 연결된 언더범프금속; 및
    상기 패시베이션층 상에 배치되며, 상기 언더범프금속을 통해서 상기 제1 재배선층과 전기적으로 연결되는 연결 범프를 포함하는 반도체 패키지.
  17. 제1 재배선층을 포함하는 재배선 기판;
    상기 재배선 기판 상에 배치되며 상기 제1 재배선층과 연결되는 반도체 칩;
    상기 재배선 기판 상에 배치되며, 상기 제1 재배선층을 통해서 상기 반도체 칩과 전기적으로 연결되는 수직 연결 도체;
    상기 반도체 칩을 수용하는 제1 관통홀과 상기 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재; 및
    상기 반도체 칩, 상기 수직 연결 도체, 및 상기 코어 부재의 적어도 일부를 덮으며, 상기 제1 및 제2 관통홀들을 채우는 봉합재를 포함하며,
    상기 수직 연결 도체는 하면의 폭이 상면의 폭 보다 크도록 측면이 테이퍼진 단면 형상을 갖고,
    상기 제1 및 제2 관통홀들은 각각 상기 수직 연결 도체와 반대 방향으로 테이퍼진 단면 형상을 갖는 반도체 패키지.
  18. 제17 항에 있어서,
    상기 코어 부재는 상기 반도체 칩의 두께 이상의 두께를 갖는 플레이트 형상을 가지며,
    상기 수직 연결 도체는 상기 코어 부재의 상기 두께와 동일한 두께를 갖는 반도체 패키지.
  19. 제17 항에 있어서,
    상기 코어 부재 및 상기 수직 연결 도체는 서로 동일한 금속 물질을 포함하는 반도체 패키지.
  20. 제1 재배선층을 포함하는 재배선 기판;
    상기 재배선 기판 상에 배치되며, 상기 제1 재배선층과 연결되는 접속 패드를 갖는 반도체 칩;
    상기 재배선 기판 상에서 상기 반도체 칩과 이격되며, 상기 제1 재배선층을 통해서 상기 접속 패드와 전기적으로 연결되는 수직 연결 도체;
    상기 반도체 칩을 수용하는 제1 관통홀과 상기 수직 연결 도체를 수용하는 제2 관통홀을 갖는 코어 부재;
    상기 재배선 기판 상에 배치되며 상기 제1 및 제2 관통홀들을 각각 채우며 상기 반도체 칩의 상면과 상기 코어 부재의 외측면을 덮는 봉합재; 및
    상기 봉합재의 상면에 배치되며, 상기 수직 연결 도체와 전기적으로 연결되는 제2 재배선층을 갖는 재배선 부재를 포함하며,
    상기 봉합재의 하면은 상기 수직 연결 도체의 하면 및 상기 코어 부재의 하면과 동일한 평면에 있고,
    상기 수직 연결 도체의 상기 하면의 평면적은 상기 수직 연결 도체의 상면의 평면적 보다 크고,
    상기 코어 부재의 상기 하면의 평면적은 상기 코어 부재의 상면의 평면적 보다 큰 반도체 패키지.
KR1020200000865A 2020-01-03 2020-01-03 반도체 패키지 KR20210087752A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200000865A KR20210087752A (ko) 2020-01-03 2020-01-03 반도체 패키지
US16/988,831 US11626367B2 (en) 2020-01-03 2020-08-10 Semiconductor package
TW109137526A TW202127602A (zh) 2020-01-03 2020-10-29 半導體封裝
US18/125,529 US12094817B2 (en) 2020-01-03 2023-03-23 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200000865A KR20210087752A (ko) 2020-01-03 2020-01-03 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20210087752A true KR20210087752A (ko) 2021-07-13

Family

ID=76654120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200000865A KR20210087752A (ko) 2020-01-03 2020-01-03 반도체 패키지

Country Status (3)

Country Link
US (2) US11626367B2 (ko)
KR (1) KR20210087752A (ko)
TW (1) TW202127602A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087752A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 반도체 패키지
KR20220021615A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 반도체 패키지
KR20220158123A (ko) * 2021-05-20 2022-11-30 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법
KR20230017602A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 장치
CN114512410A (zh) * 2021-12-31 2022-05-17 通富微电子股份有限公司 扇出型封装方法
CN114512409A (zh) * 2021-12-31 2022-05-17 通富微电子股份有限公司 扇出型封装方法
WO2024059477A1 (en) * 2022-09-12 2024-03-21 Skyworks Solutions, Inc. Packaging substrate having metal posts

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8138014B2 (en) 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8980696B2 (en) 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
JP5895467B2 (ja) 2011-11-18 2016-03-30 富士通株式会社 電子装置及びその製造方法
US9000589B2 (en) 2012-05-30 2015-04-07 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
JP5942823B2 (ja) 2012-12-03 2016-06-29 富士通株式会社 電子部品装置の製造方法、電子部品装置及び電子装置
US9806063B2 (en) * 2015-04-29 2017-10-31 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
US10256114B2 (en) 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
US10224254B2 (en) 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
KR102380821B1 (ko) * 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
KR101912292B1 (ko) 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
KR102542617B1 (ko) * 2018-06-08 2023-06-14 삼성전자주식회사 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
KR20210087752A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TW202127602A (zh) 2021-07-16
US12094817B2 (en) 2024-09-17
US20210210427A1 (en) 2021-07-08
US20230230917A1 (en) 2023-07-20
US11626367B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
KR20210087752A (ko) 반도체 패키지
KR20210087751A (ko) 반도체 패키지
KR20220026308A (ko) 반도체 패키지
KR20210077820A (ko) 반도체 패키지
US11881472B2 (en) Semiconductor package
US20240347468A1 (en) Semiconductor package
US11735542B2 (en) Semiconductor package
US20230114274A1 (en) Semiconductor package
US12021020B2 (en) Semiconductor package
US20240128172A1 (en) Semiconductor package
US11705418B2 (en) Semiconductor package with conductive bump on conductive post including an intermetallic compound layer
US20230420355A1 (en) Semiconductor package
US20230083493A1 (en) Semiconductor package including an encapsulant
KR102556703B1 (ko) 패키지 기판 및 그 제조방법
KR20070109322A (ko) 적층형 다중칩 패키지 및 그 제조 방법
KR20230060602A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20220158123A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR20230024081A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR20210077186A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination