CN110767613A - 半导体封装件和包括该半导体封装件的天线模块 - Google Patents

半导体封装件和包括该半导体封装件的天线模块 Download PDF

Info

Publication number
CN110767613A
CN110767613A CN201910418189.9A CN201910418189A CN110767613A CN 110767613 A CN110767613 A CN 110767613A CN 201910418189 A CN201910418189 A CN 201910418189A CN 110767613 A CN110767613 A CN 110767613A
Authority
CN
China
Prior art keywords
disposed
wiring
hole
semiconductor package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910418189.9A
Other languages
English (en)
Other versions
CN110767613B (zh
Inventor
李用军
金镇洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110767613A publication Critical patent/CN110767613A/zh
Application granted granted Critical
Publication of CN110767613B publication Critical patent/CN110767613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Abstract

本发明提供一种半导体封装件和包括该半导体封装件的天线模块。所述半导体封装件包括：框架，具有第一通孔和第二通孔；半导体芯片，设置在所述框架的所述第一通孔中，并具有设置有连接焊盘的有效表面和设置在所述有效表面的相对侧上的无效表面；布线片，设置在所述框架的所述第二通孔中，并包括主体部和贯穿所述主体部的多个导通孔；包封剂，包封所述半导体芯片的至少一部分和所述布线片的至少一部分；以及连接构件，设置在所述半导体芯片的所述有效表面上，并包括电连接到所述半导体芯片的所述连接焊盘和所述布线片的所述导通孔的重新分布层。

Description

半导体封装件和包括该半导体封装件的天线模块
本申请要求于2018年7月27日在韩国知识产权局提交的第10-2018-0087760号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件和包括该半导体封装件的天线模块。
背景技术
近年来，随着电子装置中的高性能的趋势，安装在诸如智能电话的移动装置上的各种组件已经以较高的频率使用并且带宽不断增加。特别地，对于mm-Wave和5G的天线模块的情况，需要在小型化的同时显著地减少天线模块中的组件之间的相互干扰。因此，即使在安装在天线模块上的半导体封装件中，也需要具有各种电磁波屏蔽结构，以实现优异的抗电磁干扰(EMI)的屏蔽特性。
发明内容
本公开的一方面可提供一种半导体封装件以及包括该半导体封装件的天线模块。通过提高供高频率信号或高速数据穿过的导通孔之间的电屏蔽，在天线模块中去除了相互干扰。
根据本公开的一方面，在半导体封装件和包括该半导体封装件的天线模块中，设置在半导体封装件中的导通孔以布线片的形式安装。
例如，根据本公开的一方面，一种半导体封装件包括：框架，具有第一通孔和第二通孔；半导体芯片，设置在所述框架的所述第一通孔中，并具有设置有连接焊盘的有效表面和设置在所述有效表面的相对侧上的无效表面；布线片，设置在所述第二通孔中，并包括主体部和贯穿所述主体部的多个导通孔；包封剂，包封所述半导体芯片的至少一部分和所述布线片的至少一部分；以及连接构件，设置在所述半导体芯片的所述有效表面上，并包括电连接到所述半导体芯片的所述连接焊盘和所述布线片的所述多个导通孔的重新分布层。
根据本公开的另一方面，一种天线模块包括：天线基板，包括天线图案；以及半导体封装件，设置在所述天线基板的下表面上，并电连接到所述天线基板，并且具有嵌入在所述半导体封装件中的至少一个半导体芯片和至少一个布线片，其中，所述布线片包括主体部和多个导通孔，所述多个导通孔贯穿所述主体部并使所述天线基板和所述半导体芯片电连接，所述半导体封装件包括金属层，所述金属层设置在所述半导体芯片与所述布线片之间以屏蔽所述布线片。
根据本公开的另一方面，一种天线模块包括：半导体芯片，设置在框架的第一通孔中，所述半导体芯片具有包括连接焊盘的有效表面；布线片，设置在所述框架的第二通孔中，所述第二通孔设置在所述半导体芯片的外部，所述布线片包括贯穿绝缘主体的导电的导通孔；天线基板，具有天线图案和布线层，所述天线图案位于所述天线基板的上表面上，所述布线层位于所述天线基板的下表面上；以及连接构件，设置在所述有效表面与布线层之间，并且使所述导通孔、所述连接焊盘和所述布线层电连接。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出天线模块的示例的示意性截面图；
图10是沿着图9的天线模块的线I-I′截取的示意性剖切平面图；
图11A至图11E是示出形成图9的天线模块的工艺的示例的示意性截面图；
图12是示出天线模块的另一示例的示意性截面图；
图13是示出天线模块的另一示例的示意性截面图；
图14是示出天线模块的另一示例的示意性截面图；
图15是示出天线模块的另一示例的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
在本公开中，术语“下部”、“下表面”等可隐含朝向扇出型半导体封装件的安装表面的方向，术语“上部”、“上表面”等可指相反的方向。然而，为了便于描述，如上定义方向，本公开的范围不具体受限于此。
在本公开中，术语“连接”可包括组件通过粘合层等间接连接的情况。此外，“电连接”可包括组件物理连接的情况以及组件非物理连接的情况。此外，术语“第一”和“第二”用于将一个组件与另一个组件区分开，并且不限定组件的顺序和/或重要性等。在一些情况下，在不脱离本公开的权利的范围的情况下，第一组件可被称为第二组件，同样地，第二组件可被称为第一组件。
术语“示例性实施例”可不必然地指同一示例性实施例，而是可被提供以强调本公开的不同的独特的特征。然而，可不必排除所提出的示例性实施例与另一示例性实施例的组合。例如，虽然在一个示例性实施例中的特定组件的描述没有在另一示例性实施例中提供，但是将理解的是，除非在另一示例性实施例中另外指示，否则该描述可与另一示例性实施例相关。
本公开中使用的术语用于描述示例性实施例，并且不意图进行限制。除非另外指示，否则单数术语包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳主板1010。主板1010可物理连接和/或者电连接到芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090与以下将描述的其他组件结合。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板个人计算机(PC)、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置中用于各种目的。例如，主板1010可设置在智能电话1100的主体1101中，并且各种组件1120可物理连接或者电连接到主板1010。另外，可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件(诸如，相机1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件1121可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，在半导体芯片中，集成了大量的微电子电路，但半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而是可被封装并且在封装状态下在电子装置等中被使用。
可能需要半导体封装的原因在于：就电连接而言，半导体芯片的电路的宽度与电子装置的主板的电路的宽度之间存在差异。详细地，在半导体芯片的情况下，半导体芯片的连接焊盘的尺寸以及连接焊盘之间的间距非常细小，但在电子装置中使用的主板的情况下，主板的组件安装焊盘的尺寸以及组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸以及连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且可需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件或扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少一部分。在这种情况下，由于连接焊盘2222可能非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板上等。
因此，为使连接焊盘2222重新分布，可根据半导体芯片2220的尺寸在半导体芯片2220上形成连接构件2240。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，由于在扇入型半导体封装件中所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述问题，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外表面可利用模塑材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，在扇入型半导体封装件2200嵌入在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化膜(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
如此，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，焊球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的焊球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的焊球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140能够使连接焊盘2122在半导体芯片2120上重新分布直到超出半导体芯片2120的尺寸的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的焊球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲的发生而引起的问题。
扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术。扇出型半导体封装是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
天线模块
图9是示出天线模块的示例的示意性截面图。
图10是沿着图9的天线模块的线I-I′截取的示意性剖切平面图。
参照图9和图10，根据本公开中的示例性实施例的天线模块500A可包括天线基板100和设置在天线基板100的下表面上以电连接到天线基板100的半导体封装件200A。天线基板100可以是能够实现毫米(mm)波/5G天线的区域，并且包括基板布线层112，基板布线层112包括天线图案和接地图案。具体地，天线基板100可包括基板绝缘层111、基板布线层112、连接过孔层113以及基板钝化层122和124。半导体封装件200A可包括：框架210，具有第一通孔210H1、第二通孔210H2、第三通孔210H3、第四通孔210H4和第五通孔210H5；金属层215，设置在第一通孔210H1、第二通孔210H2、第三通孔210H3、第四通孔210H4和第五通孔210H5的内壁上；布线片260，设置在框架210的第一通孔210H1和第五通孔210H5中；第一半导体芯片221和第二半导体芯片222，设置在框架210的第二通孔210H2和第四通孔210H4中并且具有其上设置有连接焊盘221P和222P的有效表面以及设置在有效表面的相对侧上的无效表面；至少一个无源组件225，设置在框架的第三通孔210H3中；包封剂230，包封框架210、布线片260、第一半导体芯片221和第二半导体芯片222以及无源组件225的至少一部分；连接构件240，设置在框架210、布线片260、第一半导体芯片221和第二半导体芯片222的有效表面以及无源组件225上；钝化层250，设置在连接构件240上；电连接结构270，设置在钝化层250的开口上；背侧布线结构290，设置在框架210的下部上。
近来，根据电子装置的趋向高性能的趋势，安装在诸如智能电话的移动装置上的各种组件已经以较高的频率使用并且其带宽不断增加。特别地，在毫米(mm)波/5G天线模块的情况下，可能需要用于防止诸如使用高频的半导体芯片的安装组件之间的电磁干扰(EMI)的结构。
另外，当天线模块以通常的系统级封装(SIP)型模块方式实现时，各种半导体芯片和无源组件分别通过表面安装技术(SMT)安装在天线基板的底表面上，并且为了提供电磁波屏蔽，将覆盖半导体芯片和无源组件的屏蔽件附到半导体芯片和无源组件上，或者，利用环氧树脂模塑料(EMC)覆盖半导体芯片和无源组件，然后在EMC的外表面上形成金属层。
另一方面，在根据示例性实施例的天线模块500A中，可安装半导体封装件200A，在半导体封装件200A中，各种半导体芯片221和222以及无源组件225在天线基板100上被封装在一个封装件中，电连接在天线基板100和半导体封装件200A之间的导通孔263可以以包封的布线片260的形式与半导体芯片221和222以及无源组件225一起封装在半导体封装件200A中。布线片260可单独安装在与其中安装有半导体芯片221和222以及无源组件225的通孔210H2、210H3和210H4分开的通孔210H1和210H5中，从而可增强电屏蔽。具体地，布线片260中的导通孔263可电连接到上部天线基板100，以为高速数据或RF信号提供路径。因此，导通孔263可以以布线片260的形式位于单独的通孔210H1和210H5中，使得诸如半导体芯片221和222以及无源组件225的电子组件与导通孔263之间的屏蔽可以增强。
金属层215可设置在通孔210H1、210H2、210H3、210H4和210H5的侧壁上。金属层215可完全形成在通孔210H1、210H2、210H3、210H4和210H5中的每个的壁表面上，以围绕布线片260、半导体芯片221和222以及无源组件225。因此，可增强电磁波屏蔽的效果，并且可改善散热特性。
此外，背侧布线层292(背侧布线结构290的一部分)可设置在半导体芯片221和222的无效表面上，并且半导体芯片221和222可安装为使得屏蔽结构可设置在包括侧表面和下表面的五个表面上。在这种情况下，连接到背侧金属层292S的背侧过孔293可以是具有线形状的线过孔(如图中所示，在垂直于纸面的方向延伸)。对于半导体芯片221和222的电磁波屏蔽可通过背侧金属层292S和具有线形状的背侧过孔293进一步增强。
在下文中，将更详细地描述根据示例性实施例的天线模块500A中包括的每个构造。
作为基板绝缘层111的材料，可使用如诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或包含诸如无机填料的增强材料以及上述树脂材料的材料(例如，ABF(Ajinomoto Build-up Film))的绝缘材料。然而，本公开不限于此，可使用感光介电(PID)树脂等。即使当基板绝缘层111的各个层的材料相同时，它们之间的边界也可以是清楚的。
基板布线层112可包括实现mm波/5G天线的天线图案，并且还可包括接地图案、馈电图案等。接地图案可根据天线图案的配置和形状而是偶极天线、贴片天线等。接地图案可以是接地平面的形式。天线图案的外周可由设置在相同高度的接地图案围绕，但是不限于此。基板布线层112可包括其他信号图案或电力图案、电阻图案等。基板布线层112可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成，但不限于此。
连接过孔层113可电连接形成在不同层上的基板布线层112，从而在天线基板100中提供电路径。连接过孔层113可包括电连接和/或信号连接到天线图案的馈电过孔，并且还可包括接地连接过孔等。连接过孔层113可包括其他信号连接过孔、电力连接过孔等。接地连接过孔的一部分可围绕馈电过孔的外周。连接过孔层113可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。连接过孔层113中的每个的连接过孔可完全用导电材料填充，或者，不同于图中所示出的，导电材料可沿着通路孔中的每个的壁形成。此外，连接过孔层中的每个的连接过孔可具有所有任何已知的竖直截面形状(诸如，圆柱形形状、沙漏形形状、锥形形状等)。
根据示例性实施例，天线基板100可包括芯层，并且其可以是基于芯层在两侧上构建基板绝缘层111的形式。绝缘材料可用作芯层的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包含诸如玻璃纤维(或玻璃布或玻璃织物)和/或无机填料的增强材料以及热固性树脂和热塑性树脂的材料(例如，半固化片)。然而，芯层的材料不限于树脂，并且可以是例如玻璃板或陶瓷板。
基板钝化层122和124可设置在天线基板100的上表面和下表面上，以保护天线基板100的内部组件。基板钝化层122和124也可分别包括绝缘层，例如，ABF等，但不限于此。
框架210可具有第一通孔210H1、第二通孔210H2、第三通孔210H3、第四通孔210H4和第五通孔210H5。第一通孔210H1、第二通孔210H2、第三通孔210H3、第四通孔210H4和第五通孔210H5可设置为物理地分开。布线片260、第一半导体芯片221和第二半导体芯片222以及无源组件225可分别以预定距离并排设置。如图10中所示，布线片260、第一半导体芯片221和第二半导体芯片222以及无源组件225可设置为与通孔210H1、210H2、210H3、210H4和210H5的壁表面分开预定距离，并且可由通孔210H1、210H2、210H3、210H4和210H5的壁表面围绕，但是不限于此。
框架210可包括绝缘层211、设置在绝缘层211的两个表面上的布线层212以及设置在通孔210H1、210H2、210H3、210H4和210H5的内壁上的金属层215。因此，设置在绝缘层211的两个表面上的布线层212可通过金属层215电连接。由于框架210包括布线层212，因此连接构件240的层数可减少。此外，框架210可根据特定材料进一步提高半导体封装件200A的刚性，并且可确保包封剂230的厚度的均匀性等。
绝缘材料可用作绝缘层211的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或浸有诸如无机填料和/或玻璃纤维(或玻璃布或玻璃织物)的芯材料的绝缘材料(例如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)，但是不限于此。例如，可应用玻璃或陶瓷基绝缘材料作为绝缘层211的材料，以获得期望的材料性质。
布线层212可执行使半导体芯片221和222的连接焊盘221P和222P重新分布的功能。此外，当将半导体封装件200A电连接到上部其他组件和下部其他组件时，布线层可用作连接图案。布线层212的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
金属层215可分别设置在通孔210H1、210H2、210H3、210H4和210H5的内壁上。如图10所示，金属层215可设置为分别围绕布线片260、无源组件225、半导体芯片221和222，并且可在至少一个区域中连接到框架210的布线层212的至少一部分。金属层215可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。金属层215可通过镀覆工艺形成，并且可包括种子层和导体层。金属层215可用作接地，在这种情况下，金属层215可电连接到连接构件240的重新分布层242的接地。
布线片260可包括：主体部261；多个导通孔263，贯穿主体部261；以及过孔布线层262，设置在主体部261的上表面和下表面上并连接到导通孔263。如图10中所示，多个导通孔263可成排成列地设置，并且可通过主体部261包封或模塑多个导通孔263使其以片形式安装在第一通孔210H1和第五通孔210H5中。布线片260可在无源组件225的外部设置在半导体封装件200A的边缘处，但不限于此。布线片260可安装在与半导体芯片221和222分开的通孔210H1和210H5中，并可设置为使得其侧表面被金属层215围绕。因此，可增强对半导体芯片221和222的电磁波屏蔽。
主体部261可包括如诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、液晶聚合物(LCP)树脂或者包含诸如无机填料的增强材料以及上述树脂材料的树脂(具体地，ABF、FR-4、BT、PID树脂等)的绝缘材料。主体部261可包括如下的绝缘材料：该绝缘材料形成包括例如印刷电路板(PCB)、刚柔性PCB(RFPCB)的各种类型的封装基板，或者主体部261可由封装基板的一部分组成。此外，主体部261可使用诸如EMC等的模塑材料。
导通孔263可贯穿主体部261的上表面和下表面，并可形成天线基板100与半导体芯片221和222之间的电路径。具体地，高频信号可通过导通孔263传输。导通孔263的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。导通孔263可完全填充有导电材料，但不限于此。
过孔布线层262可设置在导通孔263的上表面和下表面上，以连接到连接构件240的重新分布过孔243和背侧布线结构290的背侧过孔293。根据示例性实施例，过孔布线层262可具有过孔布线层262的至少一部分嵌入在主体部261中的形式。
半导体芯片221和222可包括执行不同的功能的第一半导体芯片221和第二半导体芯片222。此时，第一半导体芯片221可以是电源管理集成电路(PMIC)，第二半导体芯片222可以是射频集成电路(RFIC)，并且他们可彼此电连接。第一半导体芯片221可安装在第二通孔210H2中，第二半导体芯片222可安装在设置为与第二通孔210H2分开的其他的第四通孔210H4中。
在半导体芯片221和222中，其上设置有连接焊盘221P和222P的表面可以是有效表面，其相对的表面可以是无效表面。半导体芯片221和222可基于有效晶圆形成，在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作基体材料。连接焊盘221P和222P可用于将半导体芯片221和222电连接到其他组件。可使用诸如铝(Al)等的导电材料作为半导体芯片221和222的材料，而没有任何具体限制。半导体芯片221和222可通过连接焊盘221P和222P以及连接构件240等电连接到天线基板100和无源组件225。在示例性实施例中，可各种改变安装在天线基板100上的半导体芯片221和222的数量和设置形式。
无源组件225可设置在第三通孔210H3中。无源组件225可以是诸如电容器、电感器等的电子组件。作为不受限制的示例，无源组件225可以是电容器，更具体地，可以是多层陶瓷电容器(MLCC)。无源组件225可通过连接构件240电连接到半导体芯片221和222的连接焊盘221P和222P。在示例性实施例中，可各种改变安装在半导体封装件200A中的无源组件225的数量和设置形式。例如，根据示例性实施例，无源组件225可分别设置在多个不同的通孔210H1、210H2、210H3、210H4和210H5中，或者可与半导体芯片221和222一起设置在其中设置有半导体芯片221和222的相同的通孔210H2和210H4中。
包封剂230可保护布线片260、半导体芯片221和222、无源组件225等并可提供绝缘区域。包封剂230可填充通孔210H1、210H2、210H3、210H4和210H5的至少一部分并包封布线片260、半导体芯片221和222以及无源组件225。包封形式可不受具体限制，并且可以是围绕布线片260、半导体芯片221和222以及无源组件225的至少一部分的形式。例如，包封剂230可覆盖半导体芯片221和222中的每个的侧表面和无效表面，并且可覆盖布线片260和无源组件225的侧表面和下表面。包封剂230的具体材料可不受具体限制，并且可使用诸如ABF等的绝缘材料。如果需要，可使用感光包封剂(PIE)。根据需要，包封剂230可包括多个包封剂，例如，包封无源组件225的第一包封剂和包封半导体芯片221和222的第二包封剂。
连接构件240可使半导体芯片221和222的连接焊盘221P和222P重新分布。通过连接构件240，具有多种功能的半导体芯片221和222的数十或数百个连接焊盘221P和222P可分别重新分布。此外，连接构件240可将半导体芯片221和222的连接焊盘221P和222P电连接到无源组件225。此外，连接构件240可提供到天线基板100的电连接路径。连接构件240可包括：重新分布绝缘层241；重新分布层242，设置在重新分布绝缘层241上；以及重新分布过孔243，贯穿重新分布绝缘层241并连接到重新分布层242。连接构件240可包括单个层，并且可设计为具有比附图中所描绘的数量多或比附图中所描绘的数量少的多个层。
绝缘材料可用作重新分布绝缘层241的材料，并且除了上述绝缘材料之外，还可使用诸如PID树脂的光敏绝缘材料作为绝缘材料。重新分布绝缘层241可以是包含绝缘树脂和无机填料的感光绝缘层。
重新分布层242可主要执行使连接焊盘221P和222P重新分布，并且重新分布层的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布层242可根据层的设计执行各种的功能。例如，重新分布层可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案之外的诸如数据信号图案等的各种信号图案。此外，重新分布层可包括过孔焊盘等。重新分布层242可包括馈电图案。
重新分布过孔243可使形成在不同的层上的重新分布层242、连接焊盘221P和222P、无源组件225等电连接，从而形成天线基板100与其他构造之间的电路径。重新分布过孔243中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布过孔243中的每个可完全填充有导电材料，或者导电材料可沿着通路孔的壁形成。此外，其形状可呈与背侧过孔293的锥形形状的方向相反的锥形形状。重新分布过孔243可包括馈电过孔。
具有使重新分布层242的至少一部分暴露的开口的钝化层250可设置在连接构件240的上表面上。钝化层250可保护连接构件240免受外部物理损坏和化学损坏等。钝化层250可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层可以是ABF，但是不限于此，并且可以是PID、阻焊剂等。
电连接到暴露的重新分布层242的多个电连接结构270可设置在钝化层250的开口上。电连接结构270可用于将半导体封装件200A物理和/或电连接到天线基板100。电连接结构270可利用诸如锡(Sn)或包含锡(Sn)的合金的低熔点金属(更具体地，焊料等)形成，但这仅仅是示例，而其材料不具体受限于此。电连接结构270可以是焊盘、焊球、引脚等。电连接结构270可利用多个层或单个层形成。在多层结构的情况下，其可包括铜柱和焊料，在单层的情况下，其可包括锡-银焊料或铜，但这也仅仅是示例，而不限于此。电连接结构270的数量、间隔、设置形式等不受具体限制，并且可由本领域技术人员进行充分地改变。
电连接结构270中的至少一个可设置在扇出区域中。扇出区域指的是设置有半导体芯片221和222之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，并且可实现多个I/O端子，并且可促进3D互连。此外，与球栅格阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可制造为具有减小的封装厚度，并且可具有价格竞争力。
包括背侧布线层292和背侧过孔293的背侧布线结构290可设置在包封剂230的下部上。背侧布线层292可通过贯穿包封剂230的背侧过孔293连接到框架210的布线层212和金属层215。背侧布线层292和背侧过孔293可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧布线层292可包括信号图案、信号过孔焊盘等。背侧金属层292S可覆盖半导体芯片221和222的无效表面，并且可通过背侧过孔293连接到框架210的布线层212，从而实现优异的散热效果和优异的电磁波屏蔽效果。背侧金属层292S还可连接到框架210的布线层212的接地图案，以被用作接地。根据示例性实施例，可在背侧布线结构290中形成开口以使背侧布线层292的一部分暴露。在这种情况下，诸如电连接结构270的连接结构可设置在开口中，以将天线模块500A安装在诸如板的外部装置上。
图11A至图11E是示出形成图9的天线模块的工艺的示例的示意性截面图。
参照图11A，可制备框架210，可形成贯穿框架210的上表面和下表面的第一通孔210H1、第二通孔210H2、第三通孔210H3、第四通孔210H4和第五通孔210H5，可在通孔210H1、210H2、210H3、210H4和210H5的内壁上形成金属层215，并且可在框架210的上表面和下表面上形成布线层212。通孔210H1、210H2、210H3、210H4和210H5可通过机械钻孔和/或激光钻孔来形成。然而，本公开不限于此，可根据绝缘层211的材料通过使用用于抛光的颗粒的喷砂方法、使用等离子体的干蚀刻方法等完成通孔。通孔210H1、210H2、210H3、210H4和210H5的尺寸、形状等可根据将要安装的布线片260、半导体芯片221和222的尺寸、形状、数量等来设计。金属层215可通过镀覆工艺形成，并且可与框架210的布线212一起形成。金属层215可连接到位于框架210的上表面和下表面上的布线层212。可被解释为：布线层212的一部分形成金属层215，并且在这种情况下，金属层215可具体指布线层212的设置在通孔210H1、210H2、210H3、210H4和210H5的内壁中的区域。
参照图11B，可将粘合膜280附着到框架210的一侧，可在通孔210H1、210H2、210H3、210H4和210H5中设置布线片260、半导体芯片221和222以及无源组件225。布线片260可设置在第一通孔210H1和第五通孔210H5中，半导体芯片221和222可设置在第二通孔210H2和第四通孔210H4中，无源组件225可设置在第三通孔210H3中。可使用任何类型的粘合膜280，只要粘合膜280能够固定框架210即可。作为不限制的示例，已知的胶带可用作粘合膜280。已知的胶带的示例可以是其粘合强度通过热处理而减弱的热处理可固化粘合带、其粘合强度通过紫外线辐射而减弱的紫外线可固化粘合带等。布线片260、半导体芯片221和222以及无源组件225可例如通过将它们附着到通孔210H1、210H2、210H3、210H4和210H5中的粘合膜280的表面来设置。
参照图11C，可使用包封剂230来包封布线片260、半导体芯片221和222以及无源组件225，并且可剥离粘合膜280。包封剂230可至少包封框架210、布线片260、半导体芯片221和222以及无源组件225的下表面，并且可填充通孔210H1、210H2、210H3、210H4和210H5中的空间。包封剂230可通过已知的方法形成。例如，包封剂230可通过层叠和固化包封剂230的前体而形成，或者可通过使用包封剂230涂覆粘合膜280的表面以包封布线片260、半导体芯片221和222以及无源组件225并且被固化而形成。通过固化，可固定布线片260、半导体芯片221和222以及无源组件225。例如，可使用如下方法等作为层叠的方法：在高温下向对象施加压力持续一定时间段并减小压力的热压工艺之后，在冷压下使对象冷却，并分离工作工具。例如，可使用利用刮刀涂覆墨水的丝网印刷法、使墨水雾化并喷涂雾化的墨水的喷印方法等作为涂覆方法。剥离粘合膜280的方法可不受具体限制，而是可通过已知的方法来实现。例如，在使用粘合强度通过热处理而减弱的热处理可固化粘合带、粘合强度通过紫外线辐射而减弱的紫外线可固化粘合带等的情况下，可在通过热处理粘合膜280或者通过将紫外线辐射到粘合膜280来使粘合膜280的粘合强度减弱之后形成粘合膜280的剥离。
参照图11D，可在去除了粘合膜280的框架210、布线片260、无源组件225的上表面以及半导体芯片221和222的有效表面上形成连接构件240。连接构件240可通过顺序地形成重新分布绝缘层241然后在重新分布绝缘层241中形成重新分布层242以及重新分布过孔243来形成。
参照图11E，可形成包括背侧布线层292和背侧过孔293的背侧布线结构290，并且可在连接构件240的上表面和包封剂230的下表面上分别形成覆盖连接构件240的钝化层250和覆盖背侧布线结构290的背侧钝化层255。此外，可形成将重新分布层242的至少一部分通过钝化层250暴露的开口，并且可在开口上形成电连接结构270。背侧过孔293可贯穿包封剂230以将背侧布线层292和布线层212连接。背侧布线层292和背侧过孔293可通过镀覆工艺形成。钝化层250可通过层叠并固化钝化层250的前体来形成，或者可通过涂覆用于形成钝化层250的材料并使该涂覆的材料固化来形成。背侧钝化层255可通过如上所述相同的方法形成，并且可与钝化层250同时形成，或者通过单独的工艺形成。形成电连接结构270的方法可不受具体限制，而是可根据结构或形状通过相应的技术领域中的公知的方法形成。电连接结构270可通过回流焊来固定，为了增强固定强度，电连接结构270的一部分可嵌入在钝化层250中，并且剩余的部分可向外暴露，从而提高可靠性。还可在电连接结构270的下部上设置单独的凸块下金属层。可通过如上所述的工艺最终制造半导体封装件200A。
接下来，参照图9，半导体封装件200A和制备的天线基板100可连接为上下堆叠。天线基板100可通过电连接结构270连接到半导体封装件200A。电连接结构270可连接到通过基板钝化层124的开口暴露的基板布线层112。因此，可最终制造如图9中所示的天线模块500A。
图12是示出天线模块的另一示例的示意性截面图。
参照图12，在根据另一示例的天线模块500B中，半导体封装件200B的金属层215可仅设置在第一通孔210H1、第二通孔210H2、第三通孔210H3、第四通孔210H4和第五通孔210H5中的一部分中。具体地，金属层215可仅设置在设置有布线片260的第一通孔210H1和第五通孔210H5的内壁上。也就是说，金属层215可不是必须设置在全部通孔210H1、210H2、210H3、210H4和210H5中，而是可仅设置在电磁波的屏蔽特别重要的通孔210H1和210H5中的一些中。根据示例性实施例，金属层215还可设置在设置有半导体芯片221和222的第二通孔210H2和第四通孔210H4中。金属层215可以是电浮动的或可以用作接地，并且在这种情况下，金属层215可电连接到重新分布层242的接地。其他部分的描述与根据上述示例的天线模块500A的描述中的其他部分的描述基本上相同，从而将省略详细描述。
图13是示出天线模块的另一示例的示意性截面图。
参照图13，在根据另一示例的天线模块500C中，还可包括过孔213，通过过孔213，半导体封装件200C的框架210贯穿绝缘层211。因此，设置在绝缘层211的两个表面上的布线层212可通过过孔213以及金属层215电连接。在这种情况下，通过过孔213传输的电信号可在类型、功能和/或频带方面与通过布线片260中的导通孔263传输的电信号不同。例如，通过过孔213传输的电信号可以是在比通过导通孔263传输的电信号低的频带中的信号。可使用导电材料作为用于形成过孔213的材料。可利用导电材料完全填充过孔213，或者可沿着通路孔的壁形成导电材料。此外，过孔可具有所有已知的形状，诸如圆柱形形状以及锥形形状。其他部分的描述与根据上述示例的天线模块500A的描述中的其他部分的描述基本上相同，从而将省略详细描述。
图14是示出天线模块的另一示例的示意性截面图。
参照图14，在根据另一示例的天线模块500D中，半导体封装件200D的框架210可包括：第一绝缘层211a，接触连接构件240；第一布线层212a，接触连接构件240并嵌入在第一绝缘层211a中；第二布线层212b，设置为与第一绝缘层211a的嵌入有第一布线层212a的区域相对；第二绝缘层211b，设置在第一绝缘层211a上并覆盖第二布线层212b；以及第三布线层212c，设置在第二绝缘层211b上。由于框架210包括大量的布线层212a、212b和212c，因此可进一步简化连接构件240。因此，可解决由在形成连接构件240的工艺中发生的缺陷引起的良率劣化。另外，第一布线层212a、第二布线层212b和第三布线层212c可电连接到连接焊盘221P和222P。第一布线层212a和第二布线层212b可通过贯穿第一绝缘层211a的第一过孔213a电连接，第二布线层212b和第三布线层212c可通过贯穿第二绝缘层211b的第二过孔213b电连接。
第一布线层212a可凹入到第一绝缘层211a的内部。在如上所述第一布线层212a凹入到第一绝缘层211a的内部的情况下，使得第一绝缘层211a的上表面和第一布线层212a的上表面具有台阶部，可防止由包封剂230的材料的渗出引起的第一布线层212a的污染。框架210的布线层212a、212b和212c的厚度可大于连接构件240的重新分布层242的厚度。
当形成用于第一过孔213a的孔时，第一布线层212a的焊盘中的一些可用作止挡件。因此，可有利于根据工艺将第一过孔213a构造为具有第一过孔213a的上表面的宽度小于下表面的宽度的锥形形状。在这种情况下，第一过孔213a可与第二布线层212b的焊盘图案一体化。此外，当形成用于第二过孔213b的孔时，第二布线层212b的焊盘中的一些可用作止挡件，因此，也可有利于根据工艺将第二过孔213b构造为具有第二过孔213b的上表面的宽度小于下表面的宽度的锥形形状。在这种情况下，第二过孔213b可与第三布线层212c的焊盘图案一体化。
其他部分的描述与根据上述示例的天线模块500A的描述中的其他部分的描述基本上相同，从而将省略详细描述。
图15是示出天线模块的另一示例的示意性截面图。
参照图15，在根据另一示例的天线模块500E中，半导体封装件200E的框架210可包括：第一绝缘层211a；第一布线层212a和第二布线层212b，设置在第一绝缘层211a的两个表面上；第二绝缘层211b，设置在第一绝缘层211a上并覆盖第一布线层212a；第三布线层212c，设置在第二绝缘层211b上；第三绝缘层211c，设置在第一绝缘层211a上并覆盖第二布线层212b；以及第四布线层212d，设置在第三绝缘层211c上。第一布线层212a、第二布线层212b、第三布线层212c和第四布线层212d可电连接到连接焊盘221P和222P。由于框架210包括大量的布线层212a、212b、212c和212d，因此可进一步简化连接构件240。因此，可解决由在形成连接构件240的工艺中发生的缺陷引起的良率劣化。另外，第一布线层212a、第二布线层212b、第三布线层212c和第四布线层212d可通过分别贯穿第一绝缘层211a、第二绝缘层211b和第三绝缘层211c的第一过孔213a、第二过孔213b和第三过孔213c电连接。
第一绝缘层211a的厚度可大于第二绝缘层211b和第三绝缘层211c的厚度。主要地，第一绝缘层211a可具有相对大的厚度以保持刚性，第二绝缘层211b和第三绝缘层211c可被引入以形成大量的布线层212c和212d。第一绝缘层211a可包括与第二绝缘层211b和第三绝缘层211c的绝缘材料不同的绝缘材料。例如，第一绝缘层211a可以是例如包括芯、填料和绝缘树脂的半固化片，第二绝缘层211b和第三绝缘层211c可以是包括填料和绝缘树脂的ABF膜或PID膜，但不限于此。类似地，贯穿第一绝缘层211a的第一过孔213a的直径可大于贯穿第二绝缘层211b的第二过孔213b的直径以及贯穿第三绝缘层211c的第三过孔213c的直径。框架210的布线层212a、212b、212c和212d的厚度可大于连接构件240的重新分布层242的厚度。其他部分的描述与根据上述示例的天线模块500A的描述中的其他部分的描述基本上相同，从而将省略详细描述。
如上所述，根据本公开，可提供一种具有改善的导通孔与半导体芯片之间的电屏蔽的半导体封装件和包括该半导体封装件的天线模块。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (21)

1.一种半导体封装件，包括：
框架，具有第一通孔和第二通孔；
半导体芯片，设置在所述第一通孔中，并具有设置有连接焊盘的有效表面和与所述有效表面相对的无效表面；
布线片，设置在所述第二通孔中，所述布线片包括主体部和贯穿所述主体部的多个导通孔；
包封剂，包封所述半导体芯片的至少一部分和所述布线片的至少一部分；以及
连接构件，设置在所述半导体芯片的所述有效表面上，并包括电连接到所述连接焊盘和所述多个导通孔的重新分布层。
2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括金属层，所述金属层设置在所述第二通孔的内壁上以围绕所述布线片。
3.根据权利要求1所述的半导体封装件，所述半导体封装件还包括金属层，所述金属层设置在所述第一通孔的内壁和所述第二通孔的内壁上以围绕所述半导体芯片和所述布线片。
4.根据权利要求1所述的半导体封装件，其中，所述框架还具有第三通孔，
所述半导体封装件还包括无源组件，所述无源组件设置在所述框架的所述第三通孔中。
5.根据权利要求4所述的半导体封装件，其中，所述布线片设置在所述半导体芯片和所述无源组件的外部。
6.根据权利要求1所述的半导体封装件，其中，所述布线片还包括过孔布线层，所述过孔布线层设置在所述主体部的上表面和下表面上并连接到所述多个导通孔。
7.根据权利要求1所述的半导体封装件，其中，所述多个导通孔成排成列地设置在所述布线片中。
8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
背侧过孔，贯穿所述包封剂以连接到所述框架的布线层；以及
背侧布线层，设置在所述背侧过孔上。
9.根据权利要求8所述的半导体封装件，其中，所述背侧布线层的一部分设置为覆盖所述半导体芯片的所述无效表面。
10.根据权利要求8所述的半导体封装件，其中，所述背侧过孔具有在一个方向上延伸的线形状。
11.根据权利要求1所述的半导体封装件，其中，所述框架包括：绝缘层；第一布线层，设置在所述绝缘层的上表面上；第二布线层，设置在所述绝缘层的下表面上；以及连接过孔，贯穿所述绝缘层并使所述第一布线层和所述第二布线层电连接。
12.一种天线模块，包括：
天线基板，包括天线图案；以及
半导体封装件，设置在所述天线基板的下表面上，并电连接到所述天线基板，并且具有嵌入在所述半导体封装件中的至少一个半导体芯片和至少一个布线片，
其中，所述布线片包括主体部和多个导通孔，所述多个导通孔贯穿所述主体部并使所述天线基板和所述半导体芯片电连接，所述半导体封装件包括金属层，所述金属层设置在所述半导体芯片与所述布线片之间以屏蔽所述布线片。
13.根据权利要求12所述的天线模块，其中，所述半导体封装件包括：框架，具有第一通孔和第二通孔；所述半导体芯片，设置在所述框架的所述第一通孔中并具有设置有连接焊盘的有效表面和设置在所述有效表面的相对侧上的无效表面；所述布线片，设置在所述框架的所述第二通孔中；包封剂，包封所述半导体芯片的至少一部分和所述布线片的至少一部分；以及连接构件，设置在所述半导体芯片的所述有效表面上，并包括电连接到所述半导体芯片的所述连接焊盘和所述布线片的所述导通孔的重新分布层。
14.根据权利要求13所述的天线模块，其中，所述金属层设置在所述第二通孔的内壁上以围绕所述布线片。
15.根据权利要求13所述的天线模块，其中，所述框架还具有第三通孔，
所述天线模块还包括无源组件，所述无源组件设置在所述框架的所述第三通孔中。
16.根据权利要求12所述的天线模块，其中，所述半导体封装件包括射频集成电路和电源管理集成电路作为所述半导体芯片，并且至少一个无源组件还嵌入在所述半导体封装件中。
17.一种天线模块，包括：
半导体芯片，设置在框架的第一通孔中，所述半导体芯片具有包括连接焊盘的有效表面；
布线片，设置在所述框架的第二通孔中，所述第二通孔设置在所述半导体芯片的外部，所述布线片包括贯穿绝缘主体的导电的导通孔；
天线基板，具有天线图案和布线层，所述天线图案位于所述天线基板的上表面上，所述布线层位于所述天线基板的下表面上；以及
连接构件，设置在所述有效表面与布线层之间，并且使所述导通孔、所述连接焊盘和所述布线层电连接。
18.根据权利要求17所述的天线模块，其中，金属层设置在所述第一通孔和所述第二通孔的侧壁上。
19.根据权利要求17所述的天线模块，所述天线模块还包括包封剂，所述包封剂设置在所述第一通孔的侧壁与所述半导体芯片之间以及所述第二通孔的侧壁与所述布线片之间。
20.根据权利要求17所述的天线模块，所述天线模块还包括无源组件，所述无源组件设置在所述框架的第三通孔中。
21.根据权利要求17所述的天线模块，其中，所述天线图案包括毫米波天线、接地图案和馈电图案。
CN201910418189.9A 2018-07-27 2019-05-20 半导体封装件和包括该半导体封装件的天线模块 Active CN110767613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0087760 2018-07-27
KR1020180087760A KR102145219B1 (ko) 2018-07-27 2018-07-27 반도체 패키지 및 이를 포함하는 안테나 모듈

Publications (2)

Publication Number Publication Date
CN110767613A true CN110767613A (zh) 2020-02-07
CN110767613B CN110767613B (zh) 2023-12-22

Family

ID=69178671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910418189.9A Active CN110767613B (zh) 2018-07-27 2019-05-20 半导体封装件和包括该半导体封装件的天线模块

Country Status (4)

Country Link
US (1) US10763217B2 (zh)
KR (1) KR102145219B1 (zh)
CN (1) CN110767613B (zh)
TW (1) TWI707445B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410181A (zh) * 2021-06-18 2021-09-17 广东工业大学 一种半导体封装结构
US11955417B2 (en) 2021-12-14 2024-04-09 Industrial Technology Research Institute Electronic device having substrate with electrically floating vias

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10879197B2 (en) * 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating package structure
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
US11004796B2 (en) * 2019-07-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11569562B2 (en) * 2019-12-12 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
KR20210112600A (ko) * 2020-03-05 2021-09-15 동우 화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치
KR20220021755A (ko) 2020-08-14 2022-02-22 삼성전자주식회사 안테나를 포함하는 반도체 패키지
US11817617B2 (en) * 2020-08-19 2023-11-14 Infineon Technologies Ag Antenna package with via structure and method of formation thereof
US11721603B2 (en) * 2020-10-15 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan out method utilizing a filler-free insulating material
US20230036650A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Sense lines for high-speed application packages
CN117525811A (zh) * 2022-07-28 2024-02-06 中兴通讯股份有限公司 天线及通讯设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
US20010051393A1 (en) * 1994-09-20 2001-12-13 Masahiko Ogino Method of making a semiconductor device having a stress relieving mechanism
US20070218630A1 (en) * 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Microstructure, semiconductor device, and manufacturing method of the microstructure
CN101471340A (zh) * 2007-12-28 2009-07-01 松下电器产业株式会社 半导体集成电路
US20120274879A1 (en) * 2006-03-03 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150016078A1 (en) * 2013-07-15 2015-01-15 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned Hybrid Substrate for Radio Frequency Applications
US20160268214A1 (en) * 2015-03-11 2016-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20160322332A1 (en) * 2015-04-29 2016-11-03 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4283523B2 (ja) * 2002-10-22 2009-06-24 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9373605B1 (en) 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
DE102016110862B4 (de) 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
DE102017200122B4 (de) * 2017-01-05 2020-07-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
US20010051393A1 (en) * 1994-09-20 2001-12-13 Masahiko Ogino Method of making a semiconductor device having a stress relieving mechanism
US20120274879A1 (en) * 2006-03-03 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070218630A1 (en) * 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Microstructure, semiconductor device, and manufacturing method of the microstructure
CN101471340A (zh) * 2007-12-28 2009-07-01 松下电器产业株式会社 半导体集成电路
US20150016078A1 (en) * 2013-07-15 2015-01-15 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned Hybrid Substrate for Radio Frequency Applications
US20160268214A1 (en) * 2015-03-11 2016-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20160322332A1 (en) * 2015-04-29 2016-11-03 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
CN107533986A (zh) * 2015-04-29 2018-01-02 高通股份有限公司 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410181A (zh) * 2021-06-18 2021-09-17 广东工业大学 一种半导体封装结构
US11955417B2 (en) 2021-12-14 2024-04-09 Industrial Technology Research Institute Electronic device having substrate with electrically floating vias

Also Published As

Publication number Publication date
TW202008553A (zh) 2020-02-16
CN110767613B (zh) 2023-12-22
TWI707445B (zh) 2020-10-11
KR20200012440A (ko) 2020-02-05
US20200035607A1 (en) 2020-01-30
US10763217B2 (en) 2020-09-01
KR102145219B1 (ko) 2020-08-18

Similar Documents

Publication Publication Date Title
CN110767613B (zh) 半导体封装件和包括该半导体封装件的天线模块
US10256192B2 (en) Fan-out semiconductor package
CN110707416B (zh) 天线基板和包括天线基板的天线模块
US11043441B2 (en) Fan-out semiconductor package
US10903548B2 (en) Antenna module
CN110729547B (zh) 天线模块
US11329014B2 (en) Semiconductor package
CN110911852B (zh) 天线模块
CN109755189B (zh) 扇出型半导体封装件
US20190371737A1 (en) Electromagnetic interference shielding structure and semiconductor package including the same
CN110783295A (zh) 半导体封装件安装板
US10896881B2 (en) Semiconductor package
CN110858570B (zh) 半导体封装件和包括该半导体封装件的天线模块
US20190378775A1 (en) Semiconductor package
CN111223851A (zh) 半导体封装件
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
CN111987054A (zh) 半导体封装件及包括该半导体封装件的天线模块
CN111180420A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant