JP2012231169A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2012231169A
JP2012231169A JP2012154985A JP2012154985A JP2012231169A JP 2012231169 A JP2012231169 A JP 2012231169A JP 2012154985 A JP2012154985 A JP 2012154985A JP 2012154985 A JP2012154985 A JP 2012154985A JP 2012231169 A JP2012231169 A JP 2012231169A
Authority
JP
Japan
Prior art keywords
semiconductor package
circuit pattern
semiconductor
manufacturing
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012154985A
Other languages
English (en)
Inventor
冠 鎬 ▲鄭▼
Qwan Ho Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2012231169A publication Critical patent/JP2012231169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】薄型化、信頼性、歪み防止及び熱放出を向上させた半導体パッケージの製造方法を提供する。
【解決手段】半導体パッケージ４００は、一主面１１２に回路パターン１１６が形成された絶縁基板１１０、各回路パターン１１６と電気的に接続された少なくとも２個の半導体チップ１２０、及び半導体チップ１２０の間に充填された絶縁部材１３０を含む半導体パッケージモジュール１００、半導体パッケージモジュール１００の半導体チップ１２０と対向し、半導体パッケージモジュール１００を覆うカバープレート２００、並びに半導体パッケージモジュール１００及びカバープレート２００を貫通し、回路パターン１１６と電気的に連結された貫通電極３００を含む。
【選択図】図１

Description

本発明は、半導体パッケージの製造方法に関するものである。
一般に、半導体パッケージは半導体チップ製造工程、電気的検査工程及びパッケージ工程によって製造される。半導体チップ製造工程では、トランジスタ、抵抗、キャパシタなどの素子をウェハー上に形成する。電気的検査工程では、半導体チップを電気的に検査して、良品半導体チップ及び不良半導体チップを区分する。パッケージ工程では、脆弱な半 導体チップを、外部から印加される衝撃及び／又は振動から保護する。
半導体素子を含む半導体パッケージは、パーソナルコンピュータ、テレビジョン受信機、家電製品、情報通信機器などに適用されている。
近年、半導体パッケージの技術開発に伴って、半導体チップサイズの１００％乃至１０５％に過ぎないサイズを有する「チップスケールパッケージ」が開発されている。これに加えて、最近では、複数の半導体チップ及び／又は半導体パッケージを積層して、データ貯蔵容量及びデータ処理速度を向上させた「積層半導体パッケージ」が開発されている。
特開２００２−２６１４４９号公報
このように半導体パッケージの小型化が進むと、チップに歪が生じ易くなり、また、チップからの放熱も難しくなる。このような問題点を解決するために、本発明は薄型化、信頼性向上、歪み防止及び熱放出を向上させた半導体パッケージを提供することを目的とする。
また、本発明は、前記半導体パッケージの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明による半導体パッケージは、一主面に回路パターンが形成された絶縁基板、前記各回路パターンと電気的に接続された少なくとも２個の半導体チップ、及び前記半導体チップの間に充填された絶縁部材を含む半導体パッケージモジュール、並びに前記半導体パッケージモジュールを貫通し、前記回路パターンと電気的に連結された貫通電極を含む。
半導体パッケージの前記回路パターンは銅を含む。
半導体パッケージの前記絶縁基板は、前記回路パターンを覆う鍍金層を含む。半導体パッケージの前記鍍金層は、金、パラジウム、ニッケルから成る群から選択された少なくとも１つの金属を含む。
半導体パッケージの前記絶縁基板は、前記絶縁基板の外側主面上に配置され、前記貫通電極と電気的に連結された外部回路パターンを含む。前記絶縁基板は、外部回路パターンに電気的に接続された導電ボールをさらに含む。前記絶縁基板は、前記回路パターンと電気的に接続されたトランジスタ、抵抗、キャパシタから成る群から選択された少なくとも１つの素子を含む。
半導体パッケージは、前記半導体パッケージモジュールの前記半導体チップと対向し、前記半導体パッケージモジュールを覆うカバープレートを含む。
半導体パッケージの前記カバープレートは、前記半導体チップと対向する前記カバープレートの一主面上に配置された接着部材を含む。
半導体パッケージの前記カバープレートは、前記半導体パッケージモジュールと対向する内側主面に付着して、前記半導体チップで発生した熱を放熱するための放熱部材を含む。
半導体パッケージの前記カバープレート上には、前記貫通電極と連結された追加外部回路パターンが配置される。
半導体パッケージの前記貫通電極は、前記貫通電極の表面に配置された金属シードパターンを含む。
半導体パッケージの前記半導体チップは、前記回路パターンとフリップチップ方式で連結される。
半導体パッケージの前記半導体チップは、導電性ワイヤーによって前記回路パターンと連結されるボンディングパッドを含む。
半導体パッケージの前記半導体チップモジュールは、少なくとも２個が積層される。
上記他の目的を達成するために、本発明による半導体パッケージの製造方法は、一主面に回路パターンが形成された絶縁基板、前記各回路パターンと電気的に接続された少なくとも２個の半導体チップ、及び前記半導体チップの間に充填された絶縁部材を含む半導体パッケージモジュールを形成する工程、前記半導体パッケージモジュールの前記半導体チップと対向するカバープレートで前記半導体パッケージモジュールを覆う工程、並びに前記半導体パッケージモジュール及び前記カバープレートを貫通し、前記回路パターンと電気的に連結された貫通電極を形成する工程を含む。
半導体パッケージの製造方法において、前記半導体パッケージモジュールを形成する工程は、前記回路パターン上に鍍金層を形成する工程を含む。前記鍍金層は金、パラジウム及びニッケルから成る群から選択された少なくとも１つの金属を含む。
半導体パッケージの製造方法において、前記各半導体チップ及び前記回路パターンは、前記半導体チップに形成されたバンプによって相互に電気的に連結される。
半導体パッケージの製造方法において、前記半導体チップの間に絶縁部材を配置する工程以前に、トランジスタと、抵抗と、キャパシタとを含む素子を前記回路パターンに電気的に接続する工程を含む。
半導体パッケージの製造方法において、前記半導体パッケージモジュールを製造する工程以後に、半導体チップの後面を研磨する工程をさらに含む。
半導体パッケージの製造方法において、前記カバープレートを付着する工程以前に、前記カバープレートに放熱部材を付着する工程を含む。
半導体パッケージの製造方法において、前記カバープレートを前記半導体パッケージモジュールに付着する工程は、前記カバープレート及び前記半導体チップのうち何れか１つに、熱によって溶融される接着物質を含む接着部材を塗布する工程を含む。
半導体パッケージの製造方法において、前記半導体パッケージモジュールを形成する工程以後に、前記絶縁基板の外側主面に前記貫通電極と連結された外部回路パターンを形成する工程を含む。
半導体パッケージの製造方法において、前記外部回路パターンを形成する工程は、前記絶縁基板の外側主面上に鍍金層を形成する工程及び前記鍍金層をパターニングする工程を含む。
半導体パッケージの製造方法において、前記貫通電極を形成する工程は、前記絶縁基板、前記絶縁部材及び前記カバープレートを貫通するビアホールを形成する工程、前記ビアホール内部にシード金属層を形成する工程、並びに前記シード金属層を用いて前記ビアホール内部に金属を充填する工程を含む。
半導体パッケージの製造方法において、前記ビアホールを形成する工程で、複数の前記ビアホールが前記半導体パッケージモジュール及びカバープレートを貫通する。
半導体パッケージの製造方法において、前記半導体チップ及び前記回路パターンは、導電性ワイヤーによって相互に電気的に連結される。
半導体パッケージの製造方法において、前記導電性ワイヤーは前記絶縁部材によって覆われる。
半導体パッケージの製造方法において、カバープレートで前記半導体パッケージモジュールを覆う工程以前に、前記半導体パッケージモジュールは少なくとも２個が積層される。
半導体パッケージの製造方法において、前記半導体パッケージモジュールの間には接着部材が介在する。
本発明によれば、基板を製造する工程及び半導体チップのパッケージ工程を一緒に遂行して、半導体パッケージのサイズを縮小、半導体パッケージのデータ処理速度及びデータ貯蔵容量を大きく向上、半導体パッケージの信頼性向上、歪みを抑制して半導体チップで発生した熱を迅速に放熱できる多様な効果を有する。
本発明の第１の実施形態による半導体パッケージを示した断面図である。 図１に示されている絶縁基板上に配置された外部回路パターンを示した断面 図である。 図１に示されている絶縁基板上に配置された電気素子を示した断面図である。 図１に示されているカバープレートに、放熱部材が配置された状態を示した断面図である。 図１に示されているカバープレートに、追加回路パターンが形成された状態を示した断面図である。 本発明に従う複数の半導体パッケージモジュールを含む半導体パッケージを示した断面図である。 本発明の第２の実施形態による半導体パッケージの断面図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、初期工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図８に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図９に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１０に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１１に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１２に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１３に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１４に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１５に続く工程を示す図である。 本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図であり、図１６に続く工程を示す図である。
以下、添付した図面を参照して本発明の好ましい実施形態を詳細に説明する。図１は、本発明の第１の実施形態による半導体パッケージを示した断面図である。
図１を参照すると、半導体パッケージ４００は、半導体パッケージモジュール１００及び貫通電極３００を含む。これに加えて、半導体パッケージ４００は、カバープレート２００を含むことができる。
半導体パッケージモジュール１００は、絶縁基板１１０と、半導体チップ１２０と、絶縁部材１３０とを含む。
絶縁基板１１０は、例えばプレート形状を有する。プレート形状を有する絶縁基板１１０は、第１の面１１２及び第１の面１１２と対向する第２の面１１４を有する。
絶縁基板１１０は回路パターン１１６を含む。これに加えて、絶縁基板１１０は、外部回路パターン１１９及び導電ボール（１１９ａ）をさらに含むことができる。
回路パターン１１６は、絶縁基板１１０の第１の面１１２上に配置される。回路パターン１１６は、後述する半導体チップ１２０及び後述する貫通電極３００と電気的に連結される。回路パターン１１６は、例えば銅を含むことができる。これに加えて、貫通電極３００の端部には、外部端子の役割を果たす導電ボール３１５を取り付けることができる。導電ボール３１５は、例えばソルダを含むことができる。
銅を含む回路パターン１１６及び各半導体チップ１２０のソルダバンプの付着力を向上させるために、回路パターン１１６は鍍金層１１８を含むことができる。鍍金層１１８として使用できる物質の例としては、金、ニッケル、パラジウム及びこれらの合金を挙げることができる。
図２は、図１に示されている絶縁基板上に配置された外部回路パターンを示した断面図である。
図２を参照すると、外部回路パターン１１９は、絶縁基板１１０の第２の面１１４上に配置される。外部回路パターン１１９は、例えば銅を含むことができ、外部回路パターン１１９は、後述する貫通電極３００と電気的に連結される。
銅を含む外部回路パターン１１９及び導電ボール（１１９ａ）の付着力を向上させるために、外部回路パターン１１９は鍍金層（１１９ｂ）を含むことができる。鍍金層（１１９ｂ）として使用できる物質の例としては、金、ニッケル、パラジウム及びこれらの合金を挙げることができる。
第２の面１１４上にはソルダレジストパターン（１１９ｃ）が形成される。ソルダレジストパターン（１１９ｃ）は、各外部回路パターン１１９を部分的に露出する開口を含むことができる。これとは異なって、ソルダレジストパターン（１１９ｃ）は、半導体パッケージ４００の歪みを防止するために、カバープレート２００にも配置できる。
導電ボール（１１９ａ）は、ソルダレジストパターン（１１９ｃ）の開口を通じて外部回路パターン１１９と電気的に接続され、これにより導電ボール（１１９ａ）を通じて入力された信号は、外部回路パターン１１９及び貫通電極３００を通じて半導体チップ１２０に提供される。
図３は、図１に示されている絶縁基板上に配置された電気素子を示した断面図である。図３を参照すると、絶縁基板１１０は、電気素子１４０をさらに含むことができる。電気素子１４０は、絶縁基板１１０の第１の面１１２上に配置された電気素子用回路パターン１１７に、電気的に接続される。電気素子用回路パターン１１７は、絶縁基板１１０に配置された回路パターン１１６と電気的に連結される。
本実施形態で、電気素子用回路パターン１１７は、例えばトランジスタ、キャパシタ、抵抗及びインダクタなどを挙げることができる。
図１を再び参照すると、半導体パッケージモジュール１００の少なくとも２個の半導体チップ１２０は、各回路パターン１１６と電気的に接続される。以下、半導体チップ１２０は、第１の半導体チップ１２２及び第２の半導体チップ１２４で定義される。
本実施形態で、第１及び第２の半導体チップ１２２、１２４は、ウェハー（図示せず）から切断した後、例えば電気的ダイソーティング（Ｅｌｅｃｔｒｉｃａｌ Ｄｉｅ Ｓｏｒｔｉｎｇ；ＥＤＳ）工程によって選別された良品半導体チップである。
第１及び第２の半導体チップ１２２、１２４は、例えばボンディングパッド（図示せず）及び各ボンディングパッドに電気的に接続されたバンプ１２３、１２５を含む。本実施形態では、バンプ１２３、１２５はフリップチップ方式で回路パターン１１６と電気的に接続される。この時、回路パターン１１６上には鍍金層（１１９ｂ）が形成されるので、回路パターン１１６及び鍍金層（１１９ｂ）の付着力を大きく向上させることができる。
本実施形態で、第１及び第２の半導体チップ１２２、１２４が回路パターン１１６と直接電気的に接続される場合、第１及び第２の半導体チップ１２２、１２４に入力されるデータの伝送経路及び第１及び第２の半導体チップ１２２、１２４から出力されるデータ伝送経路が短くなって、第１及び第２の半導体チップ１２２、１２４が高速にデータを入力又は出力できるようになる。
また、第１及び第２の半導体チップ１２２、１２４のバンプ１２３、１２５を回路パターン１１６とフリップチップ方式で接続する場合、半導体パッケージモジュール１００の厚さを縮小させることできるだけでなく、半導体パッケージモジュール１００の信頼性を大きく向上させることができる。
図１を再び参照すると、半導体パッケージモジュール１００の絶縁部材１３０は、第１及び第２の半導体チップ１２２、１２４と絶縁基板１１０の第１の面１１２との間、並びに第１及び第２の半導体チップ１２２、１２４の側面を包む。絶縁部材１３０は、第１及び第２の半導体チップ１２２、１２４と絶縁基板１１０の第１の面１１２との間にギャップが形成されることを防止し、第１及び第２の半導体チップ１２２、１２４と絶縁基板１１０との間の付着力を向上させる。
本実施形態において、第１及び第２の半導体チップ１２２、１２４の側面は、絶縁部材１３０によって覆われ、バンプ１２５が配置された第１及び第２の半導体チップ１２２、１２４の上面と対向する下面は、絶縁部材１３０から露出する。
絶縁部材１３０は、例えば熱によって硬化する熱硬化性物質、又は紫外線などの光によって硬化する光硬化性物質を含むことができる。
カバープレート２００は、前述したように、絶縁基板１１０、半導体チップ１２０及び絶縁部材１３０を含む半導体パッケージモジュール１００上に配置される。
カバープレート２００は、例えばプレート形状を有する。カバープレート２００は、第１及び第２の半導体チップ１２２、１２４の下面と接触する。例えば、カバープレート２００は、第１及び第２の半導体チップ１２２、１２４を、外部から加わる衝撃及び／又は振動から保護する。
カバープレート２００は接着部材２１０を含む。接着部材２１０は、カバープレート２００を半導体パッケージモジュール１００に付着する。接着部材２１０は、カバープレート２００と第１及び第２の半導体チップ１２２、１２４との間に介在する。本実施形態では、接着部材２１０は、熱によってカバープレート２００と半導体パッケージモジュール１００とを物理的に付着する。
図４は、図１に示されているカバープレートに、放熱部材が配置された状態を示した断面図である。
図４を参照すると、半導体パッケージモジュール１００に含まれる第１及び第２の半導体チップ１２２、１２４が高速にデータを入力又は出力する場合、第１及び第２の半導体チップ１２２、１２４からは多量の熱が発生し、これにより第１及び第２の半導体チップ１２２、１２４のデータ処理速度が減少する可能性がある。
本実施形態では、第１及び第２の半導体チップ１２２、１２４から発生した熱を迅速に半導体パッケージモジュール１００の外部に放熱するために、カバープレート２００は放熱部材２２０を含む。
放熱部材２２０は、相対的に高い熱伝導率を有する金属を含むことができる。放熱部材２２０として使用できる物質の例としては、銅、銅合金、アルミニウム、アルミニウム合金、銀、銀合金、及びこれらの合金などを挙げることができる。
放熱部材２２０はカバープレート２００の下面に付着させることが可能であり、接着部材２１０は放熱部材２２０上に配置される。接着部材２１０は第１及び第２の半導体チップ１２２、１２４に付着する。
一方、後述する貫通電極３００と対応する放熱部材２２０は、導電性放熱部材２２０と貫通電極３００との電気的なショートを防止するための貫通孔を含む。本実施形態では、放熱部材２２０の貫通孔は、例えば貫通電極３００の直径よりも大きい直径を有する。これとは異なって、放熱部材２２０はカバープレート２００の下面と対向する上面に配置することもできる。
図５は、図１に示されているカバープレートに、追加回路パターンが形成された状態を示した断面図である。
図５を参照すると、カバープレート２００は追加回路パターン２３０を含むことができる。
追加回路パターン２３０は、例えばカバープレート２００の外側主面上に配置され、追加回路パターン２３０は、後述する貫通電極３００と電気的に連結される。
追加回路パターン２３０には、トランジスタ、抵抗、キャパシタ及びインダクタなどの電気素子、及び／又は他の半導体パッケージが、電気的に連結できる。
図１を再び参照すると、貫通電極３００は、カバープレート２００、絶縁部材１３０、回路パターン１１６及び絶縁基板１１０を貫通する。貫通電極３００は回路パターン１１６と電気的に接続される。
本実施形態では、貫通電極３００は、例えば鍍金層でありうる。貫通電極３００として使用できる物質の例としては、銅などを挙げることができる。貫通電極３００を鍍金方法によって形成するために、貫通電極３００の表面には、シード金属層３１０が形成できる。
図１に示されている本発明の第１の実施形態では、１つの半導体パッケージモジュール１００及びカバープレート２００から成る半導体パッケージ３００が示されて説明されているが、図６に示すように、複数の半導体パッケージモジュール１００を相互積層し、上部に配置された半導体パッケージモジュール１００にカバープレート２００を結合することによって、積層半導体パッケージ３１０を容易に実現できる。
図７は、本発明の第２の実施形態による半導体パッケージの断面図である。本発明の第２の実施形態による半導体パッケージは、半導体チップ及び回路パターンを除外すると、前述した第１の実施形態による半導体パッケージと実質的に同一である。従って、同一の部分についての重複した説明は省略し、同一の部分については同一の名称及び同一の参照符号で示すものとする。
図７を参照すると、絶縁基板１１０上には少なくとも２個の半導体チップ１２６、１２８が配置される。半導体チップ１２６、１２８は、ボンディングパッド１２７、１２９が配置された上面、及び上面と対向する下面を有する。半導体チップ１２６、１２８の下面は、絶縁基板１１０上に付着する。
絶縁基板１１０上には回路パターン１１５が配置される。回路パターン１１５は半導体チップ１２６、１２８の周辺に配置される。各半導体チップ１２６、１２８は、各回路パターン１１５と電気的に連結される。例えば、各半導体チップ１２６、１２８及び各回路パターン１１５は、導電性ワイヤー（１２７ａ、１２９ａ）によって電気的に連結される。
絶縁部材１３０は、導電性ワイヤー（１２７ａ、１２９ａ）及び半導体チップ１２６、１２８を覆う。
貫通電極３００は、半導体チップ１２６、１２８の間に配置された回路パターン１１５を貫通し、この結果、貫通電極３００は回路パターン１１５と電気的に連結される。
図８〜図１７は、本発明の第３の実施形態による半導体パッケージの製造方法を示した断面図である。
図８及び図９は、本発明の第３の実施形態で絶縁基板上に回路パターンを形成する工程を示した断面図である。
図８を参照すると、プレート形状を有する絶縁基板１１０上に回路パターン１１６を製造するために、絶縁基板１１０上に金属膜（１１６ａ）を形成する。
本実施形態では、金属膜（１１６ａ）は、例えば銅膜でありうる。金属膜（１１６ａ）は、接着剤を媒介に、絶縁基板１１０の第１の面１１２上に付着できる。これとは異なって、金属膜（１１６ａ）は無電解鍍金のような鍍金方法によって、絶縁基板１１０の第１の面１１２上に形成することもできる。
図９を参照すると、金属膜（１１６ａ）が絶縁基板１１０上に付着又は形成された後、金属膜（１１６ａ）上にはフォトレジストフィルム（図示せず）が形成される。フォトレジストフィルムは露光工程及び現像工程を含むフォト工程によってパターニングされて、金属膜（１１６ａ）上にはフォトレジストパターンが形成される。
金属膜（１１６ａ）はフォトレジストパターンをエッチングマスクとして用いてパターニングされて、絶縁基板１１０の第１の面１１２上には回路パターン１１６が形成される。
回路パターン１１６が絶縁基板１１０の第１の面１１２上に形成された後、回路パターン１１６の表面には鍍金層１１８が形成できる。鍍金層１１８として使用できる物質の例としては、金、ニッケル、パラジウム及びこれらの合金などを挙げることができる。
図１０は、図９に示されている回路パターンに、半導体チップを電気的に接続した状態 Ｐ．８ を示した断面図である。
図１０を参照すると、絶縁基板１１０の第１の面１１２上に回路パターン１１６が形成された後、回路パターン１１６には少なくとも２個の半導体チップ１２２、１２４が電気的に接続される。以下、回路パターン１１６と電気的に接続された半導体チップ１２２、１２４を、第１の半導体チップ１２２及び第２の半導体チップ１２４と定義する。
本実施形態では、第１及び第２の半導体チップ１２２、１２４の上面にはボンディングパッド（図示せず）が配置され、ボンディングパッドにはソルダバンプ１２３、１２５が電気的に接続される。
第１及び第２の半導体チップ１２２、１２４のソルダバンプ１２３、１２５は、回路パターン１１６にフリップチップ方式で接続される。
図１１は、図１０に示されている回路パターンに、電気素子を電気的に接続した状態を示した断面図である。
図１１を参照すると、絶縁基板１１０の第１の面１１２上に回路パターン１１６を形成するとき、絶縁基板１１０上には回路パターン１１６と共に電気素子用回路パターン１１７が形成できる。電気素子用回路パターン１１７は回路パターン１１６と電気的に連結できる。
電気素子用回路パターン１１７には、電気素子１４０が電気的に接続される。電気素子
１４０は、例えばトランジスタ、キャパシタ、抵抗及びインダクタでありうる。
図１２は、図１０に示されている絶縁基板上に塗布された予備絶縁部材を示した断面図である。
図１２を参照すると、絶縁基板１１０の第１の面１１２上に形成された回路パターン１１６に、半導体チップ１２２、１２４が電気的に接続された後、絶縁基板１１０の第１の面１１２上には予備絶縁部材１３２が形成される。
予備絶縁部材１３２を形成するために、溶媒を含む流動性絶縁物質が絶縁基板１１０の第１の面１１２上に塗布される。絶縁物質は、例えば絶縁基板１１０の第１の面１１２と半導体チップ１２２、１２４との間に介在でき、これに加えて、絶縁物質は、半導体チップ１２２、１２４の側面を覆うことができる。
本実施形態では、絶縁基板１１０の第１の面１１２上に塗布された予備絶縁部材１３２に含まれる絶縁物質は硬化する。絶縁物質は、例えば熱によって硬化する熱硬化性物質を 含む。
図１３は、図１２に示されている半導体チップ及び予備絶縁部材を研磨した状態を示した断面図である。
図１３を参照すると、絶縁基板１１０の第１の面１１２上に半導体チップ１２２、１２４及び予備絶縁部材１３２が形成された後、半導体チップ１２２、１２４の後面は、例えば化学的機械的研磨（ＣＭＰ）工程によって研磨される。従って、半導体チップ１２２、１２４の厚さは大きく減少する。
また、半導体チップ１２２、１２４をＣＭＰ工程によって研磨する途中、予備絶縁部材１３２も一緒に研磨され、この結果、絶縁基板１１０の第１の面１１２上には研磨された絶縁部材１３０が配置される。図８〜図１３の工程を通じて、半導体パッケージモジュール１００が製造される。
図１４は、図１３に示されている半導体パッケージモジュールに、カバープレートを配置した状態を示した断面図である。
図１４を参照すると、図１３に示されている半導体パッケージモジュール１００が製造された後、半導体パッケージモジュール１００の研磨された半導体チップ１２２、１２４上には、カバープレート２００が配置される。
カバープレート２００は、例えばプレート形状を有する絶縁基板である。カバープレート２００は、半導体パッケージモジュール１００の半導体チップ１２２、１２４を、外部から加わる衝撃及び／又は振動から保護する。
図１４を再び参照すると、半導体パッケージモジュール１００の半導体チップ１２２、１２４が高速にデータを処理する場合、半導体チップ１２２、１２４から多量の熱が発生する。半導体チップ１２２、１２４から発生した熱は、半導体チップ１２２、１２４の性能を大きく低下させる。
半導体チップ１２２、１２４から発生した熱を迅速に半導体パッケージモジュール１００から放出するために、半導体チップ１２２、１２４と対向するカバープレート２００の下面には放熱部材２２０が付着する。
放熱部材２２０はプレート形状を有する。放熱部材２２０は、半導体チップ１２２、１２４に比べて相対的に高い熱伝達率を有する金属を含むことができる。
放熱部材２２０として使用できる物質の例としては、銅、銅合金、アルミニウム、アルミニウム合金、及びこれらの合金を挙げることができる。放熱部材２２０はカバープレート２００の下面に付着し、接着部材２１０は放熱部材２２０上に配置される。
一方、導電性放熱部材２２０のうち後述する貫通電極３００と対応する部分には、貫通孔が形成できる。
放熱部材２２０の貫通孔のサイズは貫通電極３００のサイズよりも大きく形成されて、放熱部材２２０と貫通電極３００とが電気的にショートすることを防止する。放熱部材２２０は、カバープレート２００の下面に対応する上面に配置できる。
接着部材２１０は、半導体パッケージモジュール１００と、放熱部材２２０を有するカバープレート２００とを相互接着する。接着部材２１０は、例えば熱によって溶融される接着物質を含む。
半導体パッケージモジュール１００の半導体チップ１２２、１２４は、カバープレート２００、半導体パッケージモジュール１００の絶縁基板１１０及び絶縁部材１３０によって外部から隔離される。
図１５は、図１４に示されているカバープレートに、放熱部材が付着した状態を示した断面図である。
図１５を参照すると、カバープレート２００が接着部材２１０を用いて半導体パッケージモジュール１００に付着した後、放熱部材２２０及び接着部材２１０を有するカバープレート２００、並びに半導体パッケージモジュール１００を貫通するビアホールが形成される。本実施形態では、ビアホールは複数が形成できる。
ビアホールはドリルを用いるドリリング工程、レーザービームを用いるレーザードリリング工程によって形成できる。ビアホールは、カバープレート２００、絶縁部材１３０、回路パターン１１６及び絶縁基板１１０を貫通する。
図１６は、図１４に示されている半導体パッケージモジュール及びカバープレートを貫通する貫通電極を示した断面図である。
図１６を参照すると、図１５に示すようにビアホールが形成された後、ビアホールの内側面には無電解鍍金によってシード金属層３１０が形成される。シード金属層３１０が形成された後、シード金属層３１０を用いてビアホール内部には貫通電極３００が形成されて、半導体パッケージ４００が製造される。
図１７は、図１６に示されている半導体パッケージの絶縁基板に、外部回路パターンが形成された状態を示した断面図である。
図１７を参照すると、図１６で半導体パッケージモジュール１００、カバープレート２００及び貫通電極３００を有する半導体パッケージ４００が製造された後、半導体パッケージモジュール１００の絶縁基板１１０の外側主面には、外部回路パターン１１９が形成される。外部回路パターン１１９を形成するために、半導体パッケージ４００の絶縁基板１１０の外側主面には金属膜（図示せず）が形成又は配置される。
金属膜は、絶縁基板１１０の外側主面に鍍金方法によって形成することができ、また、接着剤を用いて金属膜を絶縁基板１１０の外側主面に付着させることもできる。
金属膜が絶縁基板１１０の外側主面に付着した後、金属膜上には、例えばフォトレジストフィルムが形成される。フォトレジストフィルムは写真工程及び現像工程を含むフォト工程によってパターニングされて、金属膜上にはフォトレジストパターンが形成される。
金属膜はフォトレジストパターンを用いてパターニングされて、絶縁基板１１０上には外部回路パターン１１９が形成される。外部回路パターン１１９は、貫通電極３００と電気的に連結される。
本実施形態による外部回路パターン１１９は、絶縁基板１１０に回路パターン１１６を形成するときに共に形成できる。これとは異なって、本実施形態による外部回路パターン１１９を形成するとき、カバープレート２００上にも外部回路パターンを共に形成できる。
本実施形態では、回路パターン１１６と半導体チップ１２２、１２４のバンプとをフリップチップ方式で接続することについて示されて説明されているが、図７に示すように、絶縁基板１１０上には少なくとも２個の半導体チップ１２６、１２８を付着し、半導体チップ１２６、１２８と半導体チップ１２６、１２８の周辺に配置された回路パターン１１５とを導電性ワイヤー（１２７ａ、１２９ａ）によって電気的に連結し、絶縁部材１３０で導電性ワイヤー（１２７ａ、１２９ａ）及び半導体チップ１２６、１２８を覆うこともできる。
また、本実施形態では、１つの半導体パッケージモジュール１００がカバープレート２００と結合されることが示されて説明されているが、図６に示すように、複数の半導体パッケージモジュール１００を接着部材を媒介に相互積層し、上部に配置された半導体パッケージモジュール１００にカバープレート２００を配置して積層半導体パッケージを実現することもできる。
以上、ここでは本発明を特定の実施形態に関連して示して説明したが、本発明はそれに限定されるものではなく、特許請求の範囲に記載した本発明の精神と分野を逸脱しない限度内で本発明が多様に改造及び変形され得るということを、当業者は容易に理解することができる。
１００ 半導体パッケージモジュール
１１０ 絶縁基板
１１２ 第１の面
１１４ 第２の面
１１６ 回路パターン
１１８ 鍍金層
１１９ 外部回路パターン
１１９ａ、３１５ 導電ボール
１２０ 半導体チップ
１３０ 絶縁部材
２００ カバープレート
３００ 貫通電極
４００ 半導体パッケージ

Claims (15)

  1. 一主面に回路パターンが形成された絶縁基板、前記各回路パターンと電気的に接続された少なくとも２個の半導体チップ、及び前記半導体チップの間に充填された絶縁部材を含む半導体パッケージモジュールを形成する工程、
    前記半導体パッケージモジュールの前記半導体チップと対向するカバープレートで、前記半導体パッケージモジュールを覆う工程、並びに
    前記半導体パッケージモジュール及び前記カバープレートを貫通し、前記回路パターンと電気的に連結された貫通電極を形成する工程、を含み、
    前記カバープレートを付着する工程以前に、前記カバープレートに前記貫通電極と対応する位置に貫通孔が設けられた放熱部材を付着する工程を含むことを特徴とする半導体パッケージの製造方法。
  2. 前記半導体パッケージモジュールを形成する工程は、前記回路パターン上に鍍金層を形成する工程を含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記鍍金層は、金、パラジウム及びニッケルから成る群から選択された少なくとも１つの金属を含むことを特徴とする請求項２に記載の半導体パッケージの製造方法。
  4. 前記各半導体チップ及び前記回路パターンは、前記半導体チップに形成されたバンプによって相互に電気的に連結されることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体パッケージの製造方法。
  5. 前記半導体チップの間に絶縁部材を配置する工程以前に
    トランジスタと、抵抗と、キャパシタとを含む素子を前記回路パターンに電気的に接続する工程を含むことを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体パッケージの製造方法。
  6. 前記半導体パッケージモジュールを製造する工程以後に、半導体チップの後面を研磨する工程をさらに含むことを特徴とする請求項１乃至請求項５の何れか１項に記載の半導体パッケージの製造方法。
  7. 前記カバープレートを前記半導体パッケージモジュールに付着する工程は、前記カバープレート及び前記半導体チップのうち何れか１つに、熱によって溶融される接着物質を含む接着部材を塗布する工程を含むことを特徴とする請求項１乃至請求項６の何れか１項に記載の半導体パッケージの製造方法。
  8. 前記半導体パッケージモジュールを形成する工程以後に、
    前記絶縁基板の外側主面に前記貫通電極と連結された外部回路パターンを形成する工程を含むことを特徴とする請求項１乃至請求項７の何れか１項に記載の半導体パッケージの製造方法。
  9. 前記外部回路パターンを形成する工程は、
    前記絶縁基板の外側主面上に鍍金層を形成する工程、及び
    前記鍍金層をパターニングする工程、
    を含むことを特徴とする請求項８に記載の半導体パッケージの製造方法。
  10. 前記貫通電極を形成する工程は、
    前記絶縁基板、前記絶縁部材及び前記カバープレートを貫通するビアホールを形成する工程、
    前記ビアホール内部にシード金属層を形成する工程、並びに
    前記シード金属層を用いて前記ビアホール内部に金属を充填する工程、
    を含むことを特徴とする請求項１乃至請求項９の何れか１項に記載の半導体パッケージの製造方法。
  11. 前記ビアホールを形成する工程で、
    複数の前記ビアホールが前記半導体パッケージモジュール及びカバープレートを貫通することを特徴とする請求項１０に記載の半導体パッケージの製造方法。
  12. 前記半導体チップ及び前記回路パターンは、導電性ワイヤーによって相互に電気的に連結されることを特徴とする請求項１乃至請求項１１の何れか１項に記載の半導体パッケージの製造方法。
  13. 前記導電性ワイヤーは、前記絶縁部材によって覆われることを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  14. カバープレートで前記半導体パッケージモジュールを覆う工程以前に、前記半導体パッケージモジュールは少なくとも２個が積層されることを特徴とする請求項１乃至請求項１３の何れか１項に記載の半導体パッケージの製造方法。
  15. 前記半導体パッケージモジュールの間には接着部材が介在することを特徴とする請求項１４に記載の半導体パッケージの製造方法。
JP2012154985A 2007-09-10 2012-07-10 半導体パッケージの製造方法 Pending JP2012231169A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070091754A KR100881400B1 (ko) 2007-09-10 2007-09-10 반도체 패키지 및 이의 제조 방법
KR10-2007-0091754 2007-09-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007311665A Division JP2009071259A (ja) 2007-09-10 2007-11-30 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012231169A true JP2012231169A (ja) 2012-11-22

Family

ID=40430959

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007311665A Pending JP2009071259A (ja) 2007-09-10 2007-11-30 半導体パッケージ及びその製造方法
JP2012154985A Pending JP2012231169A (ja) 2007-09-10 2012-07-10 半導体パッケージの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007311665A Pending JP2009071259A (ja) 2007-09-10 2007-11-30 半導体パッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US7786590B2 (ja)
JP (2) JP2009071259A (ja)
KR (1) KR100881400B1 (ja)
CN (1) CN101388383A (ja)
TW (1) TWI381509B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016338A (ko) * 2017-08-08 2019-02-18 삼성전자주식회사 반도체 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013555B1 (ko) * 2008-10-09 2011-02-14 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5600427B2 (ja) * 2009-12-25 2014-10-01 株式会社フジクラ 貫通配線基板の材料基板
KR101096045B1 (ko) * 2010-05-06 2011-12-19 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 제조방법
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
JP5831401B2 (ja) * 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
KR102509048B1 (ko) 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369191A (ja) * 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
JP2000174442A (ja) * 1998-12-03 2000-06-23 Sony Corp 電子部品の実装方法、及び半導体装置
JP2000200851A (ja) * 1999-01-07 2000-07-18 Hitachi Cable Ltd 複数チップ型半導体装置
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2002261449A (ja) * 2000-12-27 2002-09-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794633A (ja) * 1993-09-24 1995-04-07 Ngk Spark Plug Co Ltd 金属部材を接合したセラミック基板
US5877561A (en) * 1995-07-28 1999-03-02 Lg Semicon Co., Ltd. Plate and column type semiconductor package having heat sink
JP2783259B2 (ja) 1996-07-18 1998-08-06 日本電気株式会社 半導体パッケージとその製造方法
US6664616B2 (en) * 1996-11-21 2003-12-16 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2002026187A (ja) 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4438389B2 (ja) * 2003-11-14 2010-03-24 カシオ計算機株式会社 半導体装置の製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置
KR100696517B1 (ko) 2005-05-02 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 모듈의 집적회로칩 방열 구조 및 이를구비한 플라즈마 디스플레이 모듈
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369191A (ja) * 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
JP2000174442A (ja) * 1998-12-03 2000-06-23 Sony Corp 電子部品の実装方法、及び半導体装置
JP2000200851A (ja) * 1999-01-07 2000-07-18 Hitachi Cable Ltd 複数チップ型半導体装置
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2002261449A (ja) * 2000-12-27 2002-09-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016338A (ko) * 2017-08-08 2019-02-18 삼성전자주식회사 반도체 패키지
KR102442623B1 (ko) * 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
JP2009071259A (ja) 2009-04-02
CN101388383A (zh) 2009-03-18
TW200913207A (en) 2009-03-16
US7786590B2 (en) 2010-08-31
US7858520B2 (en) 2010-12-28
KR100881400B1 (ko) 2009-02-02
TWI381509B (zh) 2013-01-01
US20100291733A1 (en) 2010-11-18
US20090065923A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
JP2012231169A (ja) 半導体パッケージの製造方法
JP5460388B2 (ja) 半導体装置及びその製造方法
US7364944B2 (en) Method for fabricating thermally enhanced semiconductor package
US7205674B2 (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
US6596560B1 (en) Method of making wafer level packaging and chip structure
US10332844B2 (en) Manufacturing method of package structure
KR101013555B1 (ko) 반도체 패키지 및 이의 제조 방법
US20220406734A1 (en) Flip-chip packaging substrate and method for fabricating the same
US20220045008A1 (en) Semiconductor package and method of fabricating the same
US11404348B2 (en) Semiconductor package carrier board, method for fabricating the same, and electronic package having the same
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
TW200910560A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
TWI732509B (zh) 電子封裝件
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
TWI490959B (zh) 半導體封裝結構及其製作方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2007180122A (ja) 回路装置
JP7192523B2 (ja) 半導体パッケージ及び電子装置
US20220165648A1 (en) Semiconductor package and method for manufacturing the same
US20210407912A1 (en) Semiconductor package structure and method of manufacturing the same
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401