JP2783259B2 - 半導体パッケージとその製造方法 - Google Patents

半導体パッケージとその製造方法

Info

Publication number
JP2783259B2
JP2783259B2 JP8189240A JP18924096A JP2783259B2 JP 2783259 B2 JP2783259 B2 JP 2783259B2 JP 8189240 A JP8189240 A JP 8189240A JP 18924096 A JP18924096 A JP 18924096A JP 2783259 B2 JP2783259 B2 JP 2783259B2
Authority
JP
Japan
Prior art keywords
semiconductor package
chip
electrode
glass
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8189240A
Other languages
English (en)
Other versions
JPH1041425A (ja
Inventor
一洋 生稲
勇三 嶋田
和明 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8189240A priority Critical patent/JP2783259B2/ja
Priority to EP97111954A priority patent/EP0820099A3/en
Priority to KR1019970034044A priority patent/KR100269551B1/ko
Priority to US08/893,988 priority patent/US5952712A/en
Publication of JPH1041425A publication Critical patent/JPH1041425A/ja
Application granted granted Critical
Publication of JP2783259B2 publication Critical patent/JP2783259B2/ja
Priority to US09/333,578 priority patent/US6130111A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高速ＬＳＩ素子を高
密度に実装するためのガラスあるいはセラミックを用い
た半導体パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】マルチメディア社会へ向けて、パーソナ
ルコンピュータや携帯電話に代表されるように、電子装
置やシステムの小型化、高速化への要求は益々強くなる
ばかりである。加えて、近年の低コスト化への要求は非
常に厳しいものがある。
【０００３】この問題を解決するためには、半導体チッ
プ自体を高密度高集積化することは当然であり、さらに
はチップのパッケージ方法、またパッケージ化されたチ
ップをいかにボードに搭載するかの実装技術が重要とな
る。
【０００４】半導体チップ、ＬＳＩの製造においては、
微細配線化技術の開発とともにウェーハの大口径化が低
コスト化への最も重要な技術であり、８インチから１２
インチ、さらには１６インチ化への開発もスタートして
いる。
【０００５】またチップのパッケージに関して言えば、
高集積化が進むに従ってＩ／Ｏの接続点数が増えてしま
うため、従来のＤＩＰやＱＦＰ構造ではリードとボード
の接続が困難な状態になってきている。無理にこの構造
をとるとチップのサイズに比較してパッケージのサイズ
が非常に大きくなり実装効率が悪いだけでなく、高速な
チップにあっては、リード部分の寄生Ｌ成分やＣ成分が
電気的に悪影響を与えるようになってくる。
【０００６】これを解決するためにはチップをパッケー
ジせず、ベアの状態でボードにリードレスで接続する技
術が開発されている。チップ側の電極とボード側の電極
とをはんだボールやＡｕバンプなどで点接触的に接続す
ることで、これまでの１次元的な線での接続から２次元
的な面での接続が可能となるため実装性能としては飛躍
的に向上する。これらの技術はリードレスチップ（ＬＬ
Ｃ）接続やフリップチップ（ＦＣ）接続と呼ばれてい
る。
【０００７】
【発明が解決しようとする課題】上述のように低コスト
化の一つの解決方法としてウェーハの大口径化が進めら
れているが、ここで問題となるのは１２インチや１６イ
ンチといった大口径のウェーハでは、ウェーハの強度が
低いため、現在の厚さでは割れ等が発生し、現状のＬＳ
Ｉ製造工程をそのまま用いることが困難である。もし、
現状のプロセスをそのまま用いようとすると破損しない
Ｓｉウェーハの厚みは５ｍｍにもなり、インゴットの有
効利用率が極端に落ちてしまう。したがって、Ｓｉウェ
ーハの脆さが大口径化への最大の課題である。
【０００８】また、上述のように低コスト化の一つの方
法としてＬＬＣ接続やＦＣ接続と呼ばれるベアチップを
実装する方法が開発されているが、この方法ではベアチ
ップの検査工程をどうするかという問題がある。ベアチ
ップレベルでの検査工程は確立されていないので、半導
体メーカーがチップの良否をシステムメーカーに対して
保証できない問題が発生する。もし混入している不良な
チップを複数個、ボードに搭載すればボードの歩留まり
はたちまち悪くなる。また、パッケージにより保護され
ていないチップについてはシステムメーカー側でのハン
ドリング性がよくないという問題もある。さらに、チッ
プの微細ピッチ電極と同精度の電極を有する基板を低コ
ストでいかに製造するかという大きな問題もある。ＬＬ
Ｃ接続やＦＣ接続のための基板では、接続の信頼性を確
保するために、電極の位置精度だけでなく、基板の平滑
性や反りなどについて非常に厳しい制約が発生し、基板
の研磨工程、回路形成のための現像露光工程といったコ
スト高につながる工程が増えてしまうのである。
【０００９】チップの保護や検査工程の問題を解決し、
実装効率を高めるために、最近、チップサイズパッケー
ジ（あるいはチップスケールパッケージ）の概念が唱え
られ、開発が始まっている。これは、チップのサイズに
近いパッケージをこしらえ、このパッケージにＳｉチッ
プをリードレス接続し、これをさらにボードに接続する
というものである。この方法によれば確かに、チップ保
護や検査の問題は解決されるが、上記ボードをチップサ
イズパッケージに置き換えただけであるので、リードレ
ス接続を実現するパッケージを低コストで提供できるか
という問題は依然残っている。
【００１０】本発明の目的は、Ｓｉウェーハの大口径化
工程においてウェーハの補強材として作用し、ＬＳＩチ
ップと全く同サイズでありながら低コストでリードレス
接続が可能な半導体パッケージとその製造方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】本発明の半導体パッケー
ジは、ＬＳＩチップを保持し、該ＬＳＩチップの電極を
該ＬＳＩチップが実装されるボードの電極と接続するた
めのチップサイズ半導体パッケージにおいて、ＬＳＩチ
ップと半導体パッケージとは一体に接合され、半導体パ
ッケージには、ＬＳＩチップとの接合面と反対の面にボ
ードの電極と接続する電極が形成され、半導体パッケー
ジのボードの電極と接続する電極と、ＬＳＩチップの電
極とは、半導体パッケージとＬＳＩチップとを貫通する
スルーホールを経由する導体により接続されている。
【００１２】半導体パッケージの材質がガラスやセラミ
ックであってもよく、ＳｉＯ2 系ガラス、ガラスセラミ
ック、アルミナ、ムライト、コーディエライトあるいは
窒化アルミであってもよい。
【００１３】また、半導体パッケージとＬＳＩチップと
の接合がガラスを接着剤として行なわれていることが好
ましい。
【００１４】さらに、半導体パッケージが多層基板であ
ることが好ましい。
【００１５】本発明の半導体パッケージの製造方法は、
半導体パッケージとなる基板にボードの電極と接続する
電極を形成し、基板の電極の形成された面と反対の面
に、Ｓｉウェーハを接合し、接合されたＳｉウェーハの
接合面と反対の面に所定の集積回路を形成し、形成され
た集積回路の電極の位置と、該電極に対応する半導体パ
ッケージに形成された電極の位置との位置関係を、透過
性の電磁波を用いて計測し、計測された位置関係に基づ
いて、両電極間を接続可能な位置にスルーホールを穿設
し、穿設されたスルーホールを経由して両電極を導体で
接続し、接合された半導体パッケージとＳｉウェーハと
を所定のチップサイズに切断し、集積回路の形成された
ＬＳＩチップと一体となったチップサイズ半導体パッケ
ージを製造する。
【００１６】本発明のチップサイズパッケージはその製
造工程において、まずＳｉウェーハにガラスあるいはセ
ラミックの多層基板を貼り付けてあることから、補強材
としての機能を有している。
【００１７】さらにＳｉとガラスあるいはセラミック側
との電気的な接続は、紫外光などの透過性電磁波による
位置合わせでスルーホールを形成するので、基板側の電
極位置精度が落ちてＬＳＩの電極位置精度と若干異なっ
ても、スルーホールからの導体接続によりオープン不良
は発生しない。
【００１８】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図１は本発明のＬＳＩ
チップと接合した半導体パッケージの模式的断面図であ
り、図中符号１１はＳｉウェーハに形成され分割された
ＬＳＩチップ、１２は多層基板から分割されたチップサ
イズ半導体パッケージ、１３はガラス接着層、１４はＬ
ＳＩチップ側の電極、１５はチップサイズ半導体パッケ
ージ側の電極、１６はスルーホール、１７は接続導体、
１８は紫外光、１９はレーザ光である。図２は本発明の
Ｓｉウェーハを接合したガラスあるいはセラミックの多
層基板の模式的斜視図であり、２１はＳｉウェーハ、２
２は多層基板、２３は切断線である。図３は本発明の半
導体パッケージの製造方法のフローチャートであり、Ｓ
３１〜Ｓ３９は各ステップを示す。図４は本発明のＬＳ
Ｉチップと接合した半導体パッケージをボードに実装し
た状態を示す模式的斜視図であり、４１はＬＳＩチッ
プ、４２はチップサイズ半導体パッケージ、４３はボー
ドである。
【００１９】本発明では、図１のように多層基板である
ガラスあるいはセラミックのチップサイズ半導体パッケ
ージ１２がＬＳＩチップ１１とガラス接着層１３で完全
に接合され一体化した状態となっている。図２に示すＳ
ｉウェーハ２１を接合したガラスあるいはセラミックの
多層基板２２を切断線３で分割して本発明の半導体パッ
ケージが作られる。ＬＳＩチップ１１の集積回路に設け
られた電極１４は、半導体パッケージ１２に設けられた
ボードの電極と接続するための電極１６とスルーホール
１５を経由して接続導体１７で接続されている。
【００２０】次に、本発明の半導体パッケージの製造方
法を図３に示した製造のプロセスフローチャートと並び
に図１、図２を参照して説明する。
【００２１】 スタートすると（Ｓ３１）、まず、ガ
ラスあるいはセラミックの多層基板２２を従来のグリー
ンシート法にて製造し、所定の電気回路、外部電極１６
を形成しておく。この際には、Ｓｉと熱膨張率（Ｓｉの
熱膨張率は２５〜１０００℃でおよそ３．０ｐｐｍ）が
近いガラスやガラスセラミック、アルミナ、ムライト、
コーディエライト、窒化アルミを選択する（Ｓ３２）。
【００２２】 この多層基板２２とＳｉウェーハ２１
との間にガラス接着層１３を設け、熱処理しガラス接着
層１３を融解し両者を接着する。このとき、Ｓｉと熱膨
張率の大きく異なるセラミックを選択していると冷却後
にクラックや割れが発生する。接着ガラスの熱膨張率も
Ｓｉと多層基板の材質の中間であることが望ましい。ま
た、接着ガラスはＳｉと多層基板の熱膨張率差を吸収す
る緩和層の働きを期待することから、できるだけ軟化温
度が低いガラスを選択するべきである。ただし、次のＳ
ｉへの回路形成の工程でおよそ１０００℃の熱処理工程
を通ることから、この温度において適当な粘性を維持で
きるガラスを用いる。通常の有機物では１０００℃にお
いて揮発してしまうものが多いのでこの接合層には無機
ガラスがよいが、条件によっては有機物を用いることも
可能である。この場合、複数のＳｉウェーハを１枚の多
層基板の上に相互に密着させて接合させてもよい（Ｓ３
３）。
【００２３】 で接着され完全に一体化したＳｉウ
ェーハ２１と多層基板２２のウェフアーを通常の半導体
製造プロセスに流し、Ｓｉウェーハ２１に所定の回路を
形成する。Ｓｉウェフアー単独では、そのもろさから割
れ等の破損が発生し、極端に歩留まりが落ちるが、ガラ
スあるいはセラミックに接着させることによりガラスや
セラミックが補強材となり、Ｓｉウェーハを厚くしなく
ても１２インチ、１６インチといった大口径化が可能に
なる（Ｓ３４）。
【００２４】 一体化したウェーハを紫外光等の透過
性電磁波により透過し、Ｓｉ側の電極１４と多層基板側
の電極１６について位置関係を計測する（Ｓ３５）。
【００２５】 計測された位置関係に基づいて、両電
極を接続可能な所定の位置にレーザー光でスルーホール
１５を形成する（Ｓ３６）。
【００２６】 めっき等によりスルーホール１５を経
由してＳｉ側の電極１４と多層基板側の電極１６を導体
１７で接続する。このとき、図１でわかるように、Ｓｉ
側の電極１４と多層基板側の電極１６の位置精度が若干
異なってもスルーホール１５から電極へ導体１７で接続
することによってオープン不良は発生しない。この点
が、従来のリードレス接続用基板やパッケージを製造す
るのと根本的に異なる点である。本方法によればＳｉと
多層基板の電気的な接続の工程において、それぞれの製
造面からくるばらつきを吸収することが可能である（Ｓ
３７）。
【００２７】 完成したＳｉウェーハ２１と多層基板
２２とが接合したウェーハを、ダイシングやスクライブ
により切断分割し、ＬＳＩチップ１１と完全なチップサ
イズ半導体パッケージ１２を得て（Ｓ３８）、終了する
（Ｓ３９）。
【００２８】ここで、本発明のチップサイズ半導体パッ
ケージの構造が従来のリードレス接続と根本的に異なる
点を説明する。従来のリードレス接続ではＬＳＩが必ず
フェースダウンであるのに対し、本発明ではチップはパ
ッケージに対し、必ずフェースアップである。また、Ｓ
ｉの回路形成面と反対側の面にＳｉの多結晶層を形成す
る方法でみられるような結晶ひずみも、本発明において
はガラス接着層によりひずみが吸収されるので発生しな
い。
【００２９】
【実施例】上記発明をガラスセラミック材料にて実施し
た例を以下に示す。用いたガラスセラミック材料はアル
ミナとホウケイ酸ガラスの複合体であり、熱膨張率は
５．０ｐｐｍである。導体には重量比率９０／１０のＡ
ｇＰｄを用いている。これを１２インチのウェーハレベ
ルで、ＳｉＯ２−ＺｎＯ系ガラスで、１１００℃で熱処
理して接着した。このガラスの軟化温度は３００℃であ
り、熱膨張率は４．０ｐｐｍである。
【００３０】Ｓｉ面に回路を形成後、スルーホールを形
成し、ＡｕめっきによりＳｉ側電極とガラスセラミック
側の電極を接続した後にチップサイズ１０ｍｍ□のチッ
プに切断して分割した。ＬＳＩチップで電極数８０／１
チップ、チップ側の電極の間最小距離４０μｍであった
のを、パッケージ側の内部配線によりパッケージ側の電
極間の最小距離を１５０μｍとし、プリント板のマザー
ボードに接続した様子が図４である。−４５℃〜１２５
℃のヒートサイクルを５００サイクルかけてもオープン
・ショート不良は発生しなかった。
【００３１】
【発明の効果】以上説明したように本発明によれば、接
合されるガラスあるいはセラミックの多層基板がＳｉウ
ェーハの補強材の役割をするので、厚みを増やすことな
く大口径のウェーハを使用できる。それによって低コス
トな大口径のウェーハプロセスの実現が可能となる効果
がある。大型の多層基板上に複数のシリコンウェーハを
接着して大口径のウェーハプロセスで処理することも可
能である。
【００３２】またＳｉウェーハの電極と、ボードと接続
する多層基板の電極とは、スルーホールを経由して接続
導体で接続可能なので、リードレスチップ接続のような
電極位置精度の精密さを必要とせず、さらにボード接続
用電極の電極間最小間隔をＬＳＩチップの電極間最小間
隔よりも広く取ることができるのでチップサイズパッケ
ージでありながら実装コストが低減でき、実装前のチッ
プの検査も可能なので高い信頼性で低コストのチップサ
イズパッケージが提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明のＬＳＩチップと接合した半導体パッケ
ージの模式的断面図である。
【図２】本発明のＳｉウェーハを接合したガラスあるい
はセラミックの多層基板の模式的斜視図である。
【図３】本発明の半導体パッケージの製造方法のフロー
チャートである。
【図４】本発明のＬＳＩチップと接合した半導体パッケ
ージをボードに実装した状態を示す模式的斜視図であ
る。
【符号の説明】
１１、４１ Ｓｉウェーハに形成され分割されたＬＳ
Ｉチップ １２、４２ 多層基板から分割されたチップサイズ半
導体パッケージ １３ ガラス接着層 １４ ＬＳＩチップ側の電極 １５ チップサイズパッケージ側の電極 １６ スルーホール １７ 接続導体 １８ 紫外光 １９ レーザ光 ２１ Ｓｉウェーハ ２２ 多層基板 ２３ 切断線 ４３ ボード Ｓ３１〜Ｓ３９ 各ステップ

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＬＳＩチップを保持し、該ＬＳＩチップ
    の電極を該ＬＳＩチップが実装されるボードの電極と接
    続するためのチップサイズ半導体パッケージにおいて、 前記ＬＳＩチップと前記半導体パッケージとは一体に接
    合され、 前記半導体パッケージには、前記ＬＳＩチップとの接合
    面と反対の面に前記ボードの電極と接続する電極が形成
    され、 前記半導体パッケージの前記ボードの電極と接続する電
    極と、前記ＬＳＩチップの電極とは、前記半導体パッケ
    ージと前記ＬＳＩチップとを貫通するスルーホールを経
    由する導体により接続されている、ことを特徴とする半
    導体パッケージ。
  2. 【請求項２】 前記半導体パッケージの材質がガラスで
    ある請求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記半導体パッケージの材質がセラミッ
    クである請求項１に記載の半導体パッケージ。
  4. 【請求項４】 前記半導体パッケージの材質がＳｉＯ2
    系ガラスである請求項２に記載の半導体パッケージ。
  5. 【請求項５】 前記半導体パッケージの材質がガラスセ
    ラミックである請求項３に記載の半導体パッケージ。
  6. 【請求項６】 前記半導体パッケージの材質がアルミナ
    である請求項３に記載の半導体パッケージ。
  7. 【請求項７】 前記半導体パッケージの材質がムライト
    である請求項３に記載の半導体パッケージ。
  8. 【請求項８】 前記半導体パッケージの材質がコーディ
    エライトである請求項３に記載の半導体パッケージ。
  9. 【請求項９】 前記半導体パッケージの材質が窒化アル
    ミである請求項３に記載の半導体パッケージ。
  10. 【請求項１０】 前記半導体パッケージと前記ＬＳＩチ
    ップとの接合がガラスを接着剤として行なわれている請
    求項１から請求項９のいずれか１項に記載の半導体パッ
    ケージ。
  11. 【請求項１１】 前記半導体パッケージが多層基板であ
    る請求項１から請求項１０のいずれか１項に記載の半導
    体パッケージ。
  12. 【請求項１２】 請求項１に記載の半導体パッケージの
    製造方法であって、 前記半導体パッケージとなる基板に前記ボードの電極と
    接続する電極を形成し、 前記基板の前記電極の形成された面と反対の面に、Ｓｉ
    ウェーハを接合し、 接合された前記Ｓｉウェーハの接合面と反対の面に所定
    の集積回路を形成し、 形成された前記集積回路の電極の位置と、該電極に対応
    する前記半導体パッケージに形成された前記電極の位置
    との位置関係を、透過性の電磁波を用いて計測し、 計測された前記位置関係に基づいて、前記両電極間を接
    続可能な位置にスルーホールを穿設し、 穿設された前記スルーホールを経由して前記両電極を導
    体で接続し、 接合された前記半導体パッケージとＳｉウェーハとを所
    定のチップサイズに切断し、集積回路の形成されたＬＳ
    Ｉチップと一体となったチップサイズ半導体パッケージ
    を製造する、ことを特徴とする半導体パッケージ製造方
    法。
JP8189240A 1996-07-18 1996-07-18 半導体パッケージとその製造方法 Expired - Fee Related JP2783259B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8189240A JP2783259B2 (ja) 1996-07-18 1996-07-18 半導体パッケージとその製造方法
EP97111954A EP0820099A3 (en) 1996-07-18 1997-07-14 Packaged semiconductor device and method of manufacturing the same
KR1019970034044A KR100269551B1 (ko) 1996-07-18 1997-07-16 반도체 패키지 장치 및 그 제조 방법(Packaged semiconductor device and method of manufacturing the same)
US08/893,988 US5952712A (en) 1996-07-18 1997-07-16 Packaged semiconductor device and method of manufacturing the same
US09/333,578 US6130111A (en) 1996-07-18 1999-06-15 Packaged semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8189240A JP2783259B2 (ja) 1996-07-18 1996-07-18 半導体パッケージとその製造方法

Publications (2)

Publication Number Publication Date
JPH1041425A JPH1041425A (ja) 1998-02-13
JP2783259B2 true JP2783259B2 (ja) 1998-08-06

Family

ID=16237967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8189240A Expired - Fee Related JP2783259B2 (ja) 1996-07-18 1996-07-18 半導体パッケージとその製造方法

Country Status (4)

Country Link
US (2) US5952712A (ja)
EP (1) EP0820099A3 (ja)
JP (1) JP2783259B2 (ja)
KR (1) KR100269551B1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
US7179740B1 (en) * 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6429509B1 (en) * 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US6771786B1 (en) 1999-07-28 2004-08-03 Oticon A/S Hearing aid including an integrated circuit
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3494100B2 (ja) * 2000-01-11 2004-02-03 富士通株式会社 半導体装置及びその実装方法
US6801438B1 (en) 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation
TW523920B (en) * 2000-11-18 2003-03-11 Lenghways Technology Co Ltd Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
KR100370116B1 (ko) * 2001-01-15 2003-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
CN1383197A (zh) * 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
US6809848B2 (en) * 2001-06-01 2004-10-26 Agere Systems Inc. MEMS device
KR100385673B1 (ko) * 2001-08-17 2003-06-02 신의승 회전추를 이용한 휴대가 간편한 원판 운동기구
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4443865B2 (ja) * 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP4952372B2 (ja) * 2007-05-23 2012-06-13 株式会社デンソー 複合ｉｃパッケージ及びその製造方法
KR100881199B1 (ko) 2007-07-02 2009-02-05 삼성전자주식회사 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
CN103094219B (zh) * 2012-11-28 2015-01-28 贵州振华风光半导体有限公司 三维集成高密度厚膜多芯片组件的集成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560257A (en) * 1967-01-03 1971-02-02 Kollmorgen Photocircuits Metallization of insulating substrates
US4499655A (en) * 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
JPS6068687A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体レ−ザ用パツケ−ジの製造方法
US4733291A (en) * 1985-11-15 1988-03-22 American Telephone And Telegraph Company, At&T Bell Laboratories Contact vias in semiconductor devices
JPS63107154A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 樹脂封止型半導体装置
US4991090A (en) * 1987-05-18 1991-02-05 International Business Machines Corporation Posting out-of-sequence fetches
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
US5065228A (en) * 1989-04-04 1991-11-12 Olin Corporation G-TAB having particular through hole
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5198695A (en) * 1990-12-10 1993-03-30 Westinghouse Electric Corp. Semiconductor wafer with circuits bonded to a substrate
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
EP0575813B1 (en) * 1992-06-08 1996-12-27 NEC Corporation Multilayer glass ceramic substrate and process for producing the same
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole
US5386142A (en) * 1993-05-07 1995-01-31 Kulite Semiconductor Products, Inc. Semiconductor structures having environmentally isolated elements and method for making the same
JPH07122589A (ja) * 1993-10-22 1995-05-12 Sharp Corp 半導体装置及びその製造方法
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package

Also Published As

Publication number Publication date
US5952712A (en) 1999-09-14
EP0820099A2 (en) 1998-01-21
US6130111A (en) 2000-10-10
KR980012299A (ko) 1998-04-30
JPH1041425A (ja) 1998-02-13
EP0820099A3 (en) 1999-03-10
KR100269551B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JP2783259B2 (ja) 半導体パッケージとその製造方法
US6294407B1 (en) Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US5936304A (en) C4 package die backside coating
US7436061B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US7973398B2 (en) Embedded chip package structure with chip support protruding section
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
KR20020079477A (ko) 다중소자모듈 형태의 반도체 장치
US6259155B1 (en) Polymer enhanced column grid array
WO2022151821A1 (zh) 一种埋入式封装结构及其制备方法、终端设备
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
US7105920B2 (en) Substrate design to improve chip package reliability
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
JPH04262566A (ja) ハイブリッド・　モジュールの製造方法
JP2572092Y2 (ja) 半導体素子パッケージ
JPH0439231B2 (ja)
JP2001060641A (ja) 半導体装置及びその製造方法
JP2001085802A (ja) 配線基板及びそれを用いた電子装置及びその製造方法
JPH11330158A (ja) 半導体装置およびその製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2000049254A (ja) チップサイズパッケージ
KR100922309B1 (ko) 웨이퍼 레벨 반도체 패키지 제조 방법
JP2022118433A (ja) モジュール
JP3626631B2 (ja) Ｌｓｉチップの実装構造
KR20230134440A (ko) 패키지 기판의 구조체

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100522

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110522

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110522

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees