JPH04262566A - ハイブリッド・　モジュールの製造方法 - Google Patents

ハイブリッド・　モジュールの製造方法

Info

Publication number
JPH04262566A
JPH04262566A JP3275049A JP27504991A JPH04262566A JP H04262566 A JPH04262566 A JP H04262566A JP 3275049 A JP3275049 A JP 3275049A JP 27504991 A JP27504991 A JP 27504991A JP H04262566 A JPH04262566 A JP H04262566A
Authority
JP
Japan
Prior art keywords
substrate
layer
recess
interconnect
hybrid module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3275049A
Other languages
English (en)
Inventor
Bureau Jean-Marc
ジャン−マルク　ブロー
Graciet Michel
ミシェル　グラシェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH04262566A publication Critical patent/JPH04262566A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、好ましくはシリコンか
らなる同一の基板上に複数の集積回路チップを搭載する
ハイブリッド・システムに関する。特に、本発明は、基
板に開けた凹所に集積回路チップを挿入し、これらの集
積回路チップを相互接続ネットワークに接続する方法に
関する。得られた多重チップ・ハイブリッド・モジュー
ルが本発明の技術分野に属する。
【０００２】
【従来の技術】現在、益々増大する多数の入出力を有し
、かつ増加する高い速度で動作する最近の集積回路のハ
イブリッド・モジュールにおいて、マウンティングは、
これらの集積回路の接続に用いられている基準的な技術
の密度及び電気的なパフォーマンス特性に関して限界に
来ている。最良のパフォーマンス特性を有する最も高密
度の接続は、同一のシリコン・ウエーハ上に製造され、
フォトリソグラフィー又は薄膜堆積のような同一のモノ
リシック技術により作られた回路間で見られる。このよ
うなウェーハ・スケール集積として知られている構想に
は、非常に貧弱な出力及び許容できないコストが欠点と
なっている。
【０００３】現在の傾向は、予め試験されたいくつかの
ベア回路を一緒に持って来て、同一平面、かつ既に相互
接続システムを有する平坦な基板上に、全般的にボンデ
ィングすることにより、これら回路を配置し、そして基
板上に直接的に相互接続することである。
【０００４】他の公知の技術は、図１に示すように、基
板に開けた凹所にチップを収容することからなる。シリ
コンの全ウェーハ１には、当該技術分野に習熟する者に
知られている手段により、複数の凹所２が開けられる。 これらの凹所２はウェーハ１の厚さ程深くはなく、また
シリコン単結晶面のために、凹所２の壁３が傾けられて
いる。従って、各凹所２は、ウェーハ１の上面内に、か
つ面上には固定されている集積回路チップ４より大きく
、凹所２の縁と集積回路チップ４の縁との間にギャップ
が存在する。集積回路チップ４は以下で更に説明するワ
イヤ５により相互接続される。また、ごく一般的に、ウ
ェーハ１はベースのヒート・シンク即ちパッケージ６に
ボンディング又は蝋付けされる。当然、このモジュール
はここには示されていない外部接続を有する。
【０００５】回路を坦持する基板としてシリコンを使用
するのは、公知の集積回路技術を使用して高密度の集積
回路が作成可能になるので、都合がよい。更に、基板と
、シリコン・オン・シリコン集積による回路の膨張係数
に一致させるすることができる。相互接続の密度及びパ
フォーマンスの要求を満足させるために、多層システム
が要求されている。異なる導体層の絶縁に用い得る誘電
体によりこのような多層システムを構築する際に、ポリ
イミド、ポリフェニルキノクサリン等のような耐熱性の
ポリマは、第１に、数１／１０μｍ　〜数１０μｍ　に
及ぶ厚さに顕著な注入能力、堆積、穴を通る開口、プレ
ーナ化）により、第２に、鉱物の誘電体のものと比較し
て更に密度を高することが可能となる低誘電率、及びデ
バイスの動作の周波数限界を高くさせることにより、好
ましいものである。異なる型式の基板上に薄いポリマ金
属多層ハイブリッド相互接続を用いることは、今や周知
である。
【０００６】図１に示すワイヤ５のような、ワイヤ・ケ
ーブル型の基準的な回路・基板相互接続は、密度ばかり
でなく、製造出力、パフォーマンス特性及びハイブリッ
ド・モジュールの信頼性を限定する主要な要素である。 「フリップ・チップ」マウンティングとして知られてい
る、チップの逆マウンティングのような高密度化原理に
おいて最も好ましい技術は、他の制約、例えば熱放散及
び特殊な回路の利用可能性の問題をもたらす。高度の密
度及び良好なパフォーマンス特性となるいくつかの一括
相互接続技術は知られている。これらの技術は基板／回
路の表面を平滑にすること、及び集積回路型式の方法に
よりその表面に相互接続を堆積することからなる。
【０００７】一つの方法は横に並んで配置されたいくつ
かの部品のアッセンブリの表面上にカプトン（Ｋａｐｔ
ｏｎ）フィルムを積層すること、このフィルムに穴を開
けること、及び薄い層を堆積することにより、このフィ
ルムの表面に相互接続を作成することからなる。しかし
、この技術は習得が困難な特殊なフィルム積層技術を用
いるという欠点がある。これにはかなり厚いフィルムを
用いる必要があり、従って得られる平滑度は高密度の相
互接続を得るために必要な最適条件ではない。
【０００８】これら技術の他のものは、シリコン基板に
開けた凹所に回路を挿入すること、回路の表面及び同一
基準面における基板のアライメントを取ること、これら
回路の周辺に樹脂を堆積することによりこれらの回路を
固定することからなる。次いで、表面をポリマの堆積に
よりプレナー化し、薄い層を堆積することにより相互接
続を得る。しかし、この技術は、実施するのが（即ち樹
脂の堆積が）困難であるという欠点、及びこの樹脂のた
めに、システムにかなりの機械的な歪みを加えるという
欠点がある。
【０００９】これらの技術は全て異なる共通点を有する
。この方法では、まずウェーハ１に凹所２が開けられ、
次いで集積回路チップ４を固定し、かつ凹所２の開口上
にウェーハ１の上面に常時存在するわけではないチップ
上に相互接続ネットワークのワイヤ５を作成する。
【００１０】本発明による方法は、実施が容易であり、
かつ適正に制御し得るマイクロエレクトロニクスの標準
的な技術のみを用いている。更に、本発明による方法は
、モジュールの表面の良好な平坦さを促進する効果、従
ってそれ自体が高密度の相互接続を形成させる効果があ
る。本発明による方法は、ポリマをスピン・コーティン
グによる溶液の堆積を用いて、従って数１／１０μｍ　
〜数１０μｍ　の広く範囲で選択された厚さを得ること
を可能にさせる。本発明による方法は、溶液から得られ
るポリマの広い範囲から選択可能にし、かつ堆積した層
の特性の最適化を可能にする。これらの物質は、例えば
、感光性のポリイミド、低い機械的なストレス及び低い
誘電体定数を有するポリマである。
【００１１】本発明により、かつ前述したものとは異な
り、相互接続回路はまず基板の第１の平面上に作られ、
次いで基板の全厚みにわたってこの基板の第２の面から
相互接続回路に当接するまで凹所を穿ち、最後に集積回
路チップを凹所に導入して、相互接続回路に接続する。
【００１２】本発明より得られたモジュールは、その完
全に平坦な相互接続回路を凹所の底側に配置されること
、及び多重チップ・ハイブリッド・モジュールの基板の
背面により凹所を開放するので、チップ・エッジと凹所
のエッジとの間の間隔を各チップの背面側に配置するこ
とにより特徴付けられる。
【００１３】
【課題を解決するための手段】本発明は、特に基板に穿
った凹所に配置された複数の集積回路チップを備え、互
いにチップの相互接続用の回路を支持するハイブリッド
・モジュールを作成する方法において、基板の第１のプ
レーン面上に相互接続回路を作成するステップが、前記
基板の第２の面を介して前記基板の凹所をエッチングす
るステップの前に来る方法に関する。
【００１４】本発明は添付する図面を参照して、一実施
例の詳細な説明から更に明らかに理解されるであろう。
【００１５】
【実施例】本発明の第１ステップは、既に相互接続回路
を有する多重チップ・モジュール用の基板を作成するこ
とからなる。以下のステップにおいて、チップはこの基
板に含まれ、また相互接続回路に接続される。
【００１６】この基板は、モジュールの機械的な剛性を
備えている必要があり、かつ相互接続システムの製造者
に対する支持として利用されるべきである。これは、高
い効率により高密度の相互接続を設定可能にするモノリ
シック集積回路型の動作と両立すべきでる。従って、好
ましくはこれらの基板がモノリシック・シリコン又はシ
リカの円形ウェーハ型基板である。
【００１７】図２において、配向［１００］を有するシ
リコン・ウェーハ１０を基板として用いる。このシリコ
ン・ウェーハ１０の２つの主面上に、酸化炉における１
１５０°Ｃで熱シリカの２つの２．５μｍ〜３μｍの障
壁層１１及び１２を形成する。次いで、障壁層１２を酸
化マスクとして用い、障壁層１１をエッチング障壁層と
して用いる。
【００１８】次いで、将来モジュールの集積回路チップ
間の相互接続システム１３はシリコン・ウェーハ１０の
上面と呼ばれる第１の面上に形成される。図２は以下の
図と同質の表示をするように逆さにして示されている。 図２において、相互接続システム１３は多重回路である
。これは少なくとも一金属化レベル及び１ポリマ・レベ
ルである。好ましくは、これは標準的な半導体技術、即
ち樹脂被覆、マイクロリソグラフィ及び金属堆積により
作られた多重回路である。例えば、これは、鉱物（シリ
カ）又は有機物の（熱的に安定な）誘電体により絶縁さ
れた２つの金属層（信号Ｘ及びＹ）からなる多層システ
ムであってもよい。この多層システムは、凹所をエッチ
ングした後に機械的な強度を備えると共に、回路のアタ
ッチメントを備えた少なくとも一つのポリマ層を有する
必要がある。このポリマ・レベルは処理の終りで堆積さ
れた金属間絶縁又はレベルでもよい。
【００１９】多重チップ・モジュールに接続される回路
の型式に従って、相互接続システム１３を作成する２つ
の可能性がある。
【００２０】次いで、通常はチップに半田付けされてい
るワイヤ又は金属ストリップにより接続された標準的な
回路の場合は、シリコン・ウェーハ１０の表面には、回
路／基板接続に対応する金属化がない。これら金属化は
、以下で説明するように、ポリマを通る穴のバッチ開口
を介してフォトリソグラフィーによる金属の堆積による
接着により、相互接続システムの下面に対して回路の上
面の機械的な固定後にのみ作成される。
【００２１】半田のマイクロビードにより接続されたフ
リップ・チップ搭載回路の場合に、接続パッドの構成を
含む回路の全相互接続システムは、基板の表面上に作成
されるので、これらを開放凹所に導入する必要がある。 これらの接続パッドはシリコンのエッチングからシール
ドされる可能性があり、また選択エッチングにより終端
でのみ露出され得る。次いで、凹所へ開く相互接続ネッ
トワークの下面にフリップ・チップ技術により回路を接
続することができる。この方法は、回路の利用上で許容
されるならば、製造の簡単さのため、及びフリップ・チ
ップ方法により許容される回路の正確な位置決めとのた
めに都合がよい。
【００２２】相互接続システム１３を作成するために用
いたポリマ樹脂は、モジュールを製造するために用いた
技術と、その動作条件とに両立すべきである。好ましく
は、これは、溶液又は先駆物質の遠心分離により薄いフ
ィルムとして適用可能な耐熱性のポリマである。例えば
、ポリイミド、ポリベンゾシクロブテン、及び一定のフ
ッ化ポリマを挙げることができる。
【００２３】応用、選択した技術、又は期待したパフォ
ーマンス値によっては、商業的に入手可能な広範な製品
の中からこのポリマを選択することができる。従って、
所望の分解能がこれを許容するときは、感光性のポリイ
ミドを用いることができ、技術的なステップ（パターン
の定義、穴を通る開口等）の数が都合良く減少する。更
に、機械的な歪みの問題を最適化するために、シリコン
の膨張係数に近いものを有するポリイミドを用いること
も可能である。低誘電率を有する誘電体を用いるときは
、フッ化ポリマを選択することも可能である。
【００２４】次いで、図２に示す複合物体の２つの外面
に「負極性」のフォトリソグラフィー・マスク樹脂を堆
積する。凹所をエッチングする処理中は相互接続システ
ム１３を保護するために、相互接続システム１３上に堆
積した層１５が用いられる。
【００２５】本発明の説明を簡単にするために、図３〜
図１１及び対応する説明は一つの凹所のみを考慮する。 多重チップ・ハイブリッド・モジュールを作成するため
に、用いた方法はバッチ方法であり、いくつかの凹所が
同時にエッチングされることは、当然理解される。
【００２６】前記処理は、シリコン・ウェーハ１０の第
２の面（下面という）上に堆積された樹脂層１４をエッ
チングすることにより、図３から開始する。樹脂層１４
の絶縁及び開発は窓１６を開け、これが下のシリカ層１
２にマスク１７のエッチングを可能にする。窓１６及び
１７は、−エッチングされるべき凹所の窓に対する、従
ってモジュールに含まれるべき集積回路チップの大きさ
に対応し、−次に相互接続システム１３が設定する相互
接続ネットワークに対する位置に対応する。
【００２７】この方法において、凹所１８の前に相互接
続システム１３を作成し、回路を挿入するために設けら
れた位置で、これらの凹所１８をこの基板の厚さ全般に
わたってエッチングする。従って、相互接続ネットワー
クが凹所に張り出して見え、その機械的な強度がポリマ
層により確保されている。選択した基板の性質により、
ウエット・エッチング及びドライ・エッチングの公知方
法のうちから凹所をエッチングするいくつかの技術が可
能である。
【００２８】これらの技術は、速度、凹所の大きさ制御
、及び相互接続ネットワークの完全さとの両立性の基準
とに適合すべきである。
【００２９】これらの基準を最適化するために、いくつ
かの技術と、障壁層の賢明な構成との組合わせを用いる
ことが可能な利点がある。非限定的な例としていくつか
の方法を述べることができる。即ち、 ａ）シリコン基板：−等方性化学的エッチング、例えば
フッ化水素酸／硝酸／酢酸混合物、又は異方性混合物、
即ち一定の結晶配向に沿って選択的な攻撃が可能なもの
は、水酸化カリウム、エチレンジアミン又はヒドラジン
に基づく溶液において、例えば［１１１］平面より遥か
に速く［１００］平面をエッチングさせることが可能で
ある。
【００３０】−例えばＣＦ４　又はＳＦ６　によりプラ
ズマ又は反応イオン・エッチングによるドライ・エッチ
ング。
【００３１】単結晶シリコン基板に対するＫＯＨ型の異
方性化学エッチングは、凹所の優れた寸法上の制御と、
回路の次の位置決めに都合の良い傾斜フランクの形成と
が可能なので、選択されるのが好ましい。このエッチン
グは、樹脂のマスク、シリカ、窒化シリコン、又はシリ
コンの背面上に堆積されている物質により行なうことが
でき、またエッチングに対して抵抗性がある。同様に、
凹所の底でエッチングを阻止して相互接続層を保存する
ため、並びに攻撃の終りまで正確に制御することの問題
及び均質性の問題をなくすために、この層とシリコンと
の間にエッチングに対して抵抗性のある物質層を配置す
ることが可能であり、シリコンの全面に堆積され、又は
凹所の位置に局部化される。この障壁層は、マスキング
について既に述べた物質のうちの一つ、又は例えば、基
板へのイオン注入又は拡散により、基板上に局部化され
たＰ＋　ドーピングを有する高度にドープされたシリコ
ンの膜により形成されてもよい。 ｂ）シリコン基板 フッ化水素酸型のウエット・エッチング；ＣＦ４　又は
ＣＨＦ３　によるプラスマ又は反応イオン・エッチング
のドライ・エッチング。
【００３２】例えば、図５において、シリコン基板は９
０°のＫＯＨの希釈溶液中でシリカ・マスクを介して化
学的にエッチングされる。シリコンの異方性エッチング
による凹所１８を得る。この異方性エッチングは、平面
［１１１］に対応する傾斜フランク１９の形成、及び平
面［１００］と５４°７４での交差の形成をもって方向
＜１００＞に選択的であり、交差線は方向＜１００＞に
対応している。いわゆる上面のシリコンの障壁層１１は
障壁として作用する。化学的な作用物から相互接続シス
テム１３をシールドし、攻撃の終わりを正確に検出する
問題、及び全ての凹所における攻撃の速度の均質性の問
題を避けることを可能にする。
【００３３】エッチング・マスク１７及び凹所１８の底
における障壁の障壁層１１のシリカは、ＣＨＦ３　にお
ける反応イオン・エッチングにより除去される。このエ
ッチングは、凹所１８の底のポリイミドを除去したとき
に選択的に停止する。
【００３４】いわゆる上面上のシールド樹脂層１５を選
択的な溶解により除去される。
【００３５】この方法のこの点で、得られた製品は相互
接続システム１３を支持するシリコン・ウェーハ１０の
基板であり、凹所１８による厚さにわたってエッチング
される。凹所１８の底は障壁層１１から除去され、障壁
層１１はシリコン・ウェーハ１０及び相互接続システム
１３を分離する。
【００３６】以下のステップは使用した集積回路チップ
の型に従った変形を示す。図６〜図９は標準的なチップ
を用いる集積回路に関するものであり、図１０は半田ビ
ード又はフリップ・チップを備えたチップを用いた集積
回路に関する。
【００３７】凹所１８のエッチングの後に、予備試験さ
れた回路が凹所１８に挿入され、これらの活性面は凹所
に導く相互接続ネットワークの内面に対して固定される
。
【００３８】標準的な回路の場合に、これらは、接着フ
ィルムにより相互接続ネットワークの下に機械的に固定
され、フォトリソグラフィー、エッチング及び真空下に
おける金属堆積の標準的な技術を用い、外面を介してネ
ットワークに対する回路の電気的な接続を行なう。
【００３９】図６において、集積回路チップ２０が凹所
１８に挿入され、その底で集積回路チップ２０は溶液に
おいて堆積された層２１により保持される。集積回路チ
ップ２０はその活性面を相互接続システム１３の内面に
対向して配置される。
【００４０】光学装置（図示なし）が相互接続システム
１３に対して集積回路チップ２０の正確な位置決めをす
る。次いで、図７に示すように、正極性のフォトリソグ
ラフィー樹脂２２を堆積する。この樹脂２２は、絶縁さ
れ、現像されてＣＦ４　及びＯ２　のプラズマにおいて
ポリイミドの反応イオン・エッチングようのマスク（図
８）として作用して、集積回路の入出力パッド２４、及
び相互接続ネットワークの接触メーク・パッド２５に導
く相互接続穴２３を形成させる。次いで、これらの接触
メーク・パッド２５は図９に示す銅金属化２６により、
２個づつ電気的に接続される。
【００４１】図１０に示すフリップ・チップ型の場合に
、集積回路チップ２０は、互いに整列した後に、相互接
続システム１３の接触メーク・パッド２５と接触状態に
再溶融された突起２７を備える。この集積回路チップ２
０はその接続パッド２７により固定している。接着剤２
１は存在しない。
【００４２】特に、両者の場合は相互接続ネットワーク
に対する回路の位置決めを最適化させる。凹所で相互接
続ネットワークの可視的な範囲での透明性は、対応する
相互接続ネットワークの接触メーク・パッド２５に対し
て回路の接続パッド２４を位置決めする簡単な光学的方
法の使用を可能にする。
【００４３】更に、単結晶シリコン基板の場合は、回路
を効率的に配置するために異方性化学的エッチング法を
用いることが可能である。従って、集積回路チップ２０
は、２５μｍ　の精度で凹所１８の縁、即ち傾斜フラン
ク１９を介して配置される。
【００４４】最後に、突起の再溶融中に表面張力を原因
とした自己センタリング効果による配置を更に最適化す
るために、フリップ・チップ方法を用いることができる
。更に、フリップ・チップ法は、復修の簡単さ、即ち突
起を局部的に加熱して半田を溶かすことによって、故障
回路を置換することができる。
【００４５】図１１は基板に対して横方向の接点の２例
を示すものであり、三次元の接続を可能にする。
【００４６】凹所１８のエッチング後に、障壁層１１又
は誘電体層１３を選択的にエッチングすることにより、
例えばその周辺を通過することなく、都合良く直接、モ
ジュールを交差させるように作られた金属化に信号を送
り、供給し、かつ接地することに対応している接触メー
ク・パッド２５に誘導して、例えば他の基板又は３次元
アッセンブリに隣接するモジュールへ接続させることが
好ましい。この場合に、金属化を再開して、凹所のフラ
ンクを通過する際に基板の下面へ延長する。特に、異方
性エッチングにより得られ、活傾斜フランク１９を有す
る凹所の場合は、薄い層の堆積により、及び凹所１８の
傾斜フランク１９に沿って収束可能なコンピュータ制御
レーザを用いたフォトリソグラフィーにより、これらの
傾斜フランク１９上に金属化２８を作成することができ
る。
【００４７】他の可能性はシリコン・ウェーハ１０を介
する金属化ホール２９を作る際に存在する。この金属化
ホール２９はシリコン・ウェーハ１０の２つの対向面上
に位置する２つの金属化３０及び３１を導通させる。こ
れはいわゆるホール技術を介している。
【００４８】従って、作られたモジュールは、放熱部品
が与えるカロリーを除去させる冷却装置に装着した外部
に接続されなければならず、最終的に環境からシールド
されなければならない。このような第１の例を図１２に
示す。
【００４９】ハイブリッド・モジュールはシリコン・ウ
ェーハ１０の背面（即ち、相互接続システム１３を支え
ない面）がＡｌ２　Ｏ３　、ＡｌＮ　　Ｓｉ　Ｃ又は金
属からなる基板３２に接着される。熱伝導のためにこの
基板３２を用いるので、回路２０は熱導体と直接接触す
るという効果がある。この基板３２は、基板３２の下の
ピン３４、又はいわゆるマザーボード又はバックプレー
ン接続システムの場合に、周辺上のパッドとモジュール
を相互接続するネットワークを支持する。この基板３２
は内部相互接続、又は電源及び接地レベルも支持するこ
とができる。本発明の場合に、モジュールは、このモジ
ュール周辺、モジュールを通る導電性の穴、及び凹所の
斜面に堆積可能な前面〜背面金属化を介し、基板３２へ
標準的な半田付けにより接続される。
【００５０】最後に、この基板３２を用いてハーメチッ
ク・パッケージ３３を支持させる。
【００５１】更に、図１３に概要的に示す三次元構成に
より、これらのモジュールのいくつかを相互接続するこ
ともできる。この場合に、各モジュール１０ａ、１０ｂ
、１０ｃの上面及下面が導電性の穴、即ち金属化２８に
より凹所１８の傾斜フランク１９に接続され、かつ接触
パッドが各面上の作成される。次いで、このモジュール
は、モジュールは２つの面パッドを接続する突起により
結合可能にされる。
【００５２】このような三次元スタッキングは、モジュ
ールの平面間に残されたギャップにおいて空気又は不活
性フッ素熱転送液の強制循環により冷却されてもよい。 前の図に示すように、更に、三次元スタッキングは、接
続３４を備え、ここでは示していないパッケージにより
シールドされている基板３２に固定される。
【００５３】
【発明の効果】本発明は、凹みのある基板により発生す
る歪みを補償することにより、システムの機械的な歪み
、及びポリマ層から来る歪みを最小化することができる
。この補償は、特にポリマ、その厚さ及びその堆積の条
件の選択により調整することができる。
【００５４】この発明の他の効果は、基板に対して回路
を配置するのを容易にさせる。相互接続回路にチップを
半田付けする動作中に、これらのチップは溶融半田のゾ
ーンにおける毛管作用により自己配置される。
【００５５】本発明は、モジュールの上面と下面との間
の電気的な接続を形成させる。従って、凹みのある基板
上のチップの２次元積分に対して論理的な補完である三
次元構造に導くのを示唆することになる。
【図面の簡単な説明】
【図１】従来技術による多重チップ・ハイブリッド・モ
ジュールを示す図である。
【図２】チップのマウンティングの２つの変形に共通な
本発明による方法の異なるステップを示す図である。
【図３】チップのマウンティングの２つの変形に共通な
本発明による方法の異なるステップを示す図である。
【図４】チップのマウンティングの２つの変形に共通な
本発明による方法の異なるステップを示す図である。
【図５】チップのマウンティングの２つの変形に共通な
本発明による方法の異なるステップを示す図である。
【図６】本発明の方法により、金属ブリッジにより相互
接続されたチップをマウンティングするステップを示す
図である。
【図７】本発明の方法により、金属ブリッジにより相互
接続されたチップをマウンティングするステップを示す
図である。
【図８】本発明の方法により、金属ブリッジにより相互
接続されたチップをマウンティングするステップを示す
図である。
【図９】本発明の方法により、金属ブリッジにより相互
接続されたチップをマウンティングするステップを示す
図である。
【図１０】「フリップ・チップ」モードにおけるチップ
及び対応する相互接続ネットワークのマウンティングを
示す図である。
【図１１】三次元による相互接続手段を示す図である。
【図１２】本発明による多重チップ・ハイブリッド・モ
ジュールの断面図を示す。
【図１３】本発明による三次元におけるモジュールの断
面図を示す。
【符号の説明】
１０　　シリコン・ウェーハ １１　　障壁層 １２　　シリカ層 １３　　相互接続システム １６、１７　　窓 １８　　凹所 ２０　　集積回路 ２３　　相互接続穴 ２５　　接触メーク・パッド ２６　　銅金属化 ２７　　突起 ２８、３０、３１　　金属化 ２９　　金属化ホール

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】　　基板に穿った凹所に配置された複数の
    集積回路チップを備えて、互いに前記チップの相互接続
    回路を支持しているハイブリッド・モジュールを作成す
    るためのハイブリッド・モジュールの製造方法において
    、前記基板の第１の面上に前記相互接続回路を作成する
    ステップが前記基板の第２の面を介して前記基板に凹所
    をエッチングするステップの前に来ることを特徴とする
    ハイブリッド・モジュールの製造方法。
  2. 【請求項２】　　前記相互接続回路は少なくとも一つの
    ポリマ層及び一つの金属層を備えていることを特徴とす
    る請求項１記載のハイブリッド・モジュールの製造方法
    。
  3. 【請求項３】　　前記基板と前記相互接続回路との間に
    シリカ層が存在していることを特徴とする請求項１記載
    のハイブリッド・モジュールの製造方法。
  4. 【請求項４】　　前記基板は半導体物質、特に単結晶シ
    リコン層のウェーハであることを特徴とする請求項１記
    載のハイブリッド・モジュールの製造方法。
  5. 【請求項５】　　次のステップ： ａ）基板として単結晶シリコンのウェーハの２つの主面
    のそれぞれに、シリカ層を堆積すると共に、前記基板の
    主面上にポリマの少なくとも一層を有する相互接続回路
    を作成するステップと、 ｂ）得られた製品の２つの主面のそれぞれに、マスキン
    グ樹脂層を堆積すると共に、前記層がシールドとして作
    用する相互接続回路上に堆積されたステップと、ｃ）前
    記第２の主面により、将来の凹所を露光し、現像し、対
    応するマスクの第２のシリカ層にエッチングをし、残り
    の樹脂を除去し、前記基板の凹所をエッチングし、前記
    凹所の底における障壁層のシリカ、及び前記凹所周辺の
    マスキング層のシリカを除去するステップと、ｄ）各チ
    ップの接続パッドに用いられる技術の関数として前記相
    互接続回路に対して各チップの凹所及び接続のそれぞれ
    に集積回路チップを固定するステップとを備えているこ
    とを特徴とする請求項１記載のハイブリッド・モジュー
    ルの製造方法。
  6. 【請求項６】前記集積回路チップが平坦な接続パッドを
    備えているときは、前記相互接続回路に対する接続は次
    のステップ： ａ）接着層により、前記相互接続回路に対する活性面を
    介して各凹所に前記チップを接着するステップと、ｂ）
    前記相互接続回路の外面に、前記チップ上の接続パッド
    と、前記凹所の輪郭に対して外周に配置されている前記
    相互接続回路のパッドとに対して垂直な井戸を作成する
    ために、マスキング樹脂層の堆積し、露光するステップ
    と、 ｃ）前記接続パッド間に金属ブリッジを作成するステッ
    プとを備えていることを特徴とする請求項５記載のハイ
    ブリッド・モジュールの製造方法。
  7. 【請求項７】　　前記集積回路チップが突起を有する接
    続パッドを備え、又は半田ビードの接続回路に対する接
    続は、前記凹所の輪郭の内周に配置された前記相互接続
    回路の接続パッドにビードの直接半田付けにより行なう
    ことを特徴とする請求項５記載のハイブリッド・モジュ
    ールの製造方法。
  8. 【請求項８】　　更に、前記凹所のフランクに配置され
    た金属化により前記モジュールの２つの面の間に相互接
    続を作成するステップを備えていることを特徴とする請
    求項５記載のハイブリッド・モジュールの製造方法。
  9. 【請求項９】　　更に、前記基板の厚みを介して金属化
    された穴により前記モジュールの２つの面の間に相互接
    続を作成するステップを備えていることを特徴とする請
    求項５記載のハイブリッド・モジュールの製造方法。
  10. 【請求項１０】　　基板に穿った凹所に配置された複数
    の集積回路チップを備え、互いにチップの相互接続用の
    回路を支持するハイブリッド・モジュールを作成する方
    法において、前記相互接続回路は少なくとも一つのポリ
    マ層を有することを特徴とするハイブリッド・モジュー
    ルの製造方法。
  11. 【請求項１１】　　前記基板と前記相互接続回路との間
    にシリカ層が存在することを特徴とする請求項１０記載
    のハイブリッド・モジュールの製造方法。
JP3275049A 1990-09-28 1991-09-27 ハイブリッド・　モジュールの製造方法 Withdrawn JPH04262566A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9011988 1990-09-28
FR9011988A FR2667443A1 (fr) 1990-09-28 1990-09-28 Procede de realisation d'un module hybride.

Publications (1)

Publication Number Publication Date
JPH04262566A true JPH04262566A (ja) 1992-09-17

Family

ID=9400753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3275049A Withdrawn JPH04262566A (ja) 1990-09-28 1991-09-27 ハイブリッド・　モジュールの製造方法

Country Status (3)

Country Link
EP (1) EP0478426A1 (ja)
JP (1) JPH04262566A (ja)
FR (1) FR2667443A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270036A (ja) * 2005-02-28 2006-10-05 Sony Corp ハイブリットモジュール及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
GB2298956B (en) * 1995-03-11 1999-05-19 Northern Telecom Ltd Improvements in crystal substrate processing
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
DE102005007423B3 (de) * 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
GB2582382B (en) 2019-03-22 2023-10-25 Cirrus Logic Int Semiconductor Ltd Semiconductor structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835367B2 (ja) * 1978-07-18 1983-08-02 ミツミ電機株式会社 回路素子基板及びその製造方法
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
FR2634322A1 (fr) * 1988-07-13 1990-01-19 Thomson Csf Module semi-conducteur actif hybride obtenu par reconfiguration physique de pastilles, interconnectees par films minces, et procede de fabrication correspondant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270036A (ja) * 2005-02-28 2006-10-05 Sony Corp ハイブリットモジュール及びその製造方法

Also Published As

Publication number Publication date
EP0478426A1 (fr) 1992-04-01
FR2667443A1 (fr) 1992-04-03

Similar Documents

Publication Publication Date Title
US5262351A (en) Process for manufacturing a multilayer integrated circuit interconnection
US6472293B2 (en) Method for manufacturing an interconnect structure for stacked semiconductor device
US4855809A (en) Orthogonal chip mount system module and method
JP2783259B2 (ja) 半導体パッケージとその製造方法
US5182632A (en) High density multichip package with interconnect structure and heatsink
US5373627A (en) Method of forming multi-chip module with high density interconnections
JP3229206B2 (ja) マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法
CN102460690B (zh) 多芯片封装和在其中提供管芯到管芯互连的方法
JP3245006B2 (ja) モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース
US6885099B2 (en) Multichip module, manufacturing method thereof, multichip unit and manufacturing method thereof
JPS6338247A (ja) Ｉｃチップ用高密度マイクロパッケ−ジ
EP0183722A1 (en) SEMICONDUCTOR MODULE ASSEMBLY HIGH DENSITY.
WO1995009438A1 (en) Three-dimensional processor using transferred thin film circuits
KR100593567B1 (ko) 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
EP1466348A2 (en) Optical chip packaging via through hole
US4530001A (en) High voltage integrated semiconductor devices using a thermoplastic resin layer
US20080217748A1 (en) Low cost and low coefficient of thermal expansion packaging structures and processes
JPH04262566A (ja) ハイブリッド・　モジュールの製造方法
US5908304A (en) Mass memory and method for the manufacture of mass memories
KR100536823B1 (ko) 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
JPH06333962A (ja) 半導体チップ・モジュール
JP2529087B2 (ja) 熱整合されたｉｃチップ装置の製造方法
JPH05198627A (ja) ハイブリッドモジュール及びその製造方法
JP4356196B2 (ja) 半導体装置組立体
KR20000011643A (ko) 두개의전자부품을접속하는장치와방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203