JPS5835367B2 - 回路素子基板及びその製造方法 - Google Patents

回路素子基板及びその製造方法

Info

Publication number
JPS5835367B2
JPS5835367B2 JP53086745A JP8674578A JPS5835367B2 JP S5835367 B2 JPS5835367 B2 JP S5835367B2 JP 53086745 A JP53086745 A JP 53086745A JP 8674578 A JP8674578 A JP 8674578A JP S5835367 B2 JPS5835367 B2 JP S5835367B2
Authority
JP
Japan
Prior art keywords
circuit element
substrate
ceramic substrate
electrode pattern
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53086745A
Other languages
English (en)
Other versions
JPS5513933A (en
Inventor
善次郎 海野
貞公 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP53086745A priority Critical patent/JPS5835367B2/ja
Priority to GB7914818A priority patent/GB2026234B/en
Priority to DE19792925509 priority patent/DE2925509A1/de
Publication of JPS5513933A publication Critical patent/JPS5513933A/ja
Publication of JPS5835367B2 publication Critical patent/JPS5835367B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/098—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は回路素子基板及びその製造方法に係り、セラミ
ック基板上面の回路素子を所定材質のガラスにより封止
することにより高性能の回路素子基板及びその製造方法
を提供することを目的とする。
従来の回路素子基板としては、セラミック基板上面に凹
部を形成すると共に所定の電極パターンを印刷形成して
かき、該凹部内に所定の回路素子を該電極パターンと直
接及びリード線により導通するよう固着し、しかる後、
該凹部に所定の樹脂材料を注入して該回路素子及びリー
ド線等を封止して固着させてなるものがあった。
しかるに上記従来例によれば、樹脂材料はセラミック基
板に比して犬なる熱膨張率αを有しているため（例えば
セラミック基板のα１＝７０Ｘ１０−７１／’Ｃ１樹脂
材料のα２＝５０×１０′１／’Ｃ）雰囲気温度が変化
すると相互に熱膨張差を生じて、樹脂にクラックを生じ
て性能が劣化したり、上記リード線が切れたりするとい
う欠点を有し、又樹脂材料は一般に吸湿性が犬で水分を
吸収するためリード線よりのリーク電流が増大して性能
が劣化し例えばこの回路素子基板をチューナ装置に適用
すると誤選局されてし１つという欠点がアリ、又樹脂材
料の注入作業自体面倒である上に注入樹脂の硬化には約
１時間等の長時間を要し作業の自動化を行ない難いとい
う欠点を有していた。
本発明は上記欠点を除去したものであり、以下図面と共
に本発明になる回路素子基板を製造する方法の一実施例
につき説明する。
１ず、第１図Ａ、Ｈに示す如く、セラミツク基板１上面
所定位置にモリブデン−タングステン層を固着して夫々
パターン基部層２ａ〜２ｃよりなる複数のパターン基部
層組２を形成した後、プレス成形により各基部層組２に
対応して凹部３を形成し、同時に切離し溝４を刻入する
。
続いて、上記基板１を焼成して硬化させた後、上記各パ
ターン基部層組２（２ａ〜２ｃ）の表面にニッケルメッ
キを施して図中梨地模様で示す如く、夫々電極パターン
５ａ〜５ｃよりなる複数の電極パターン組５を形成する
。
次いで、第２図Ａ、Ｂに示す如く、各凹部３内にてトラ
ンジスタチップ６を例えば−の電極パタ−ン５ａ上面に
例えば導電接着剤７により導通固着せしめ、更にアルミ
ニウム線等の１対のリード線８により他の電極パターン
５ｂ、５ｃに導通接続する。
この場合チップ６の上面及びリード線８は基板１上面よ
り所定寸法沈んでいる。
次いで、第３図に示す如く、セラミツク基板１上面に所
定の孔９ａを有する治具板９を載置した後所定のガラス
粒１０を夫々上方より上記各孔９ａ内に挿入して該各社
９ａのガイドにより各チップ６上に導入載置し、しかる
後治具板９を取去る。
同上記ガラス粒１０の材料は例えば硼珪酸鉛又は硼珪酸
系ガラスが適当であり、例えばその膨張率α３＝７２Ｘ
１０−７１／℃で上記セラミック基板１の膨張率α１＝
７０Ｘ１０ ”１／’Ｃと略同−であり、しかもその融
点は例えば３６０〜４３０℃の如く後述する電極パター
ン５ａ〜５ｃの酸化及び半田デイツプ熱による再溶融を
防止しつる融点範囲を選定されている。
次いで、上記ガラス粒１０を載置したセラミック基板１
を上記融点３６０〜４３０’Ｃ−！で加熱してガラス粒
１０を溶融させ、これにより第４図中斜線で示す如くチ
ップ６及びリード線８を封止せしめ、しかる後乾燥雰囲
気中で放置して溶融ガラスを硬化させ封止ガラス１０′
を形成する。
同封止ガラス１０′の上面は後述する他の基板１２への
取付けを行ないつるよう基板１上面より所定寸法沈んで
いる。
次に上記セラミック基板１を各切離し溝４に沿って折れ
ば、第５図Ａ、Ｂに示す如く、単体のトランジスタチッ
プユニット１１が得られる。
このユニット１１を同図Ｂ中二点鎖線で示す如く他の基
板１２に取付けるには、該基板１２下面の所定の３個の
パターン１３に予め夫々溶融半田１４を盛ってふ・き、
上記ユニット１１をその３個の電極パターン５ａ〜５ｃ
を夫々上記各半田１４に対応させて基板１２に対し押圧
して半田接合する。
尚上記工程にかいて、ガラス粒１０はその材料融点が３
６０°〜４３０℃なるようｉものを選定しているため、
上記ガラスを溶會させるための加熱温度（この場合４３
０℃近傍）は上記電極パターン組５の酸化温度に比して
小であり該パターン組５を酸化劣化させるには至らず、
又上記他の基板１２への半田接合時の半田加熱温度（こ
の場合３６０℃以下）は上記ユニット１１の封止ガラス
１０′の融点下限値３６０℃に比して更に小であり該封
止ガラス１０′を不要に溶融させるに至らず、何れの場
合も何ら支障をきたさない。
父上記の如く、セラミック基板１及び封止ガラス１０′
は熱膨張率が大略同一で熱膨張差を生じないため、リー
ド線８の断線等の不都合を生じない。
又、封止ガラス１０′は殆ど水分を吸収しないためリー
ド線８のリーク電流が発生せず、又ガラス粒１０の配設
作業は従来の樹脂注入作業に比して容易であり、しかも
上記溶融ガラスの硬化時間は約１０分と樹脂硬化時間（
１時間）の約臀で済み、容易に自動化へ適用しつる。
第６図は本発明回路素子基板の製造法の他の実施例にな
るセラミック基板単体２１を示す。
この単体２１は凹部２２を有し、三方外測部に夫々上下
に貫通する切欠部２３を設けられその表面に３本の電極
パターン２４ａ〜２４ｃを夫々上記凹部２２より上記切
欠部２３内１で延在して付着形成されている。
（但し−の電極パターン２４ａのみ凹部２２の底部に至
っている）尚その製作方法としては、第７図に示す如く
セラミック基板１を複数の単体２１を有して形成すると
共に隣接する単体２１間に適宜孔２５を設けてかく。
更にこの孔２５内周に至る１で上記の如く電極パターン
２４を形成してふ・き、分割線に沿って分割すればセラ
ミック基板単体２１が得られ、上記孔２５により上記切
欠部２３が形成される。
次に第８図に示す如く上記単体２１に上記実施例と全く
同様の手順によりトランジスタチップ６を取付けてなる
ユニット２６を他の基板１２に取付けるには、各電極パ
ターン２４ａ〜２４ｃを夫夫該基板１２の各パターン１
３に符号当接させた後、半田１４をこの各パターン１３
と上記切欠部２３内周の各電極パターン２４ａ〜２４ｃ
とに共通に接触するよう夫々付着させればよい。
これによれば第５図Ｂの取付法の如く半田１４の開方へ
の逃げ場所を考慮する必要がなく接着強度の向上半田流
れ、スクライブミスの防止等の効果を有する。
同上記各実施例中、回路素子としてのトランジスタチッ
プ６はこれに限ることなく、他にダイオード、ＩＣ等の
能動素子或いは抵抗、コンデンサ等の受動素子、電気機
械変換素子、フィルタ素子等であってもよい。
上述の如く、本発明になる回路素子基板及びその製造方
法によれば、セラミック基板上面に電極パターンを印刷
形成する工程と、該基板上面に該電極パターンと導通し
て回路素子を固着する工程と、該セラミック基板の該回
路素子に対応する位置に該基板と大略同一の熱膨張率を
有するガラス粒を載置する工程と、全体を加熱して該ガ
ラス粒を一旦溶融させた後硬化させて該基板上面に該回
路素子を封止する封止ガラスを固着形成して回路素子基
板を得る工程とよりなるため、雰囲気温度が変化しても
セラミック基板及び封止ガラスは相互に殆ど熱膨張差を
生じないため該封止ガラスにクラックを生じたり、回路
素子のリード線が切断されたりすることなく、性能を向
上しえ、又ガラス材料は一般に水分を吸収しないためリ
ード線のリーク電流が発生することなく一層性能を向上
しえ、又上記封止ガラスの配設形成は面倒な注入作業で
なく単にガラス粒の載置作業であり、しかも溶融ガラス
の硬化時間は極めて短いため作業が容易で自動化に適し
便利である等の特長を有するものである。
【図面の簡単な説明】
第１図Ａ、Ｂは夫々本発明になる回路素子基板の１実施
例の第１の製造工程を示す平面及び縦断面部分図、第２
図Ａ、Ｂは夫々上記回路素子基板の第２の製造工程を示
す平面及び縦断面部分図、第３図及び第４図は夫々上記
回路素子基板の第３及び第４製造工程を示す縦断面部分
図、第５図、Ａ、Ｂは夫々上記回路素子基板完成品の平
面図及び縦断面図、第６図及び第７図は夫々上記回路素
子基板の他の実施例の基板単体の斜視図、及びその製造
工程を示す図、第８図はその完成品の縦断面図である。 １・・・セラミック基板、３，２２・・・凹部、５・・
・電極パターン組、５ａ〜５ｃ、２４ａ〜２４ｃ・・・
電極ハターン、６・・・トランジスタチップ、８・・・
リード線、９・・・治具板、１０・・・ガラス粒、１０
′・・・封止ガラス、１１，２６・・・トランジスタチ
ップユニット、１２・・・基板、１４・・・半田、２１
・・・セラミック基板単体、２３・・・切欠部。

Claims (1)

  1. 【特許請求の範囲】 １ 電極パターンを印刷形成されたセラミック基板と、
    該基板上面に該電極パターンと導通して固着された回路
    素子と、該セラミック基板と大略同一の熱膨張率を有し
    てかり該基板上面に該回路素子を封止して固着された封
    止ガラスとより構成してなることを特徴とする回路素子
    基板。 ２ セラミック基板上面に電極パターンを印刷形成する
    工程と、該基板上面に該電極パターンと導通して回路素
    子を固着する工程と、該セラミック基板の該回路素子に
    対応する位置に該基板と大略同一の熱膨張率を有するガ
    ラス粒を載置する工程と、全体を加熱して該ガラス粒を
    一旦溶融させた後硬化させて該基板上面に該回路素子を
    封止する封止ガラスを固着形成して回路素子基板を得る
    工程とよりなることを特徴とする回路素子基板の製造方
    法。
JP53086745A 1978-07-18 1978-07-18 回路素子基板及びその製造方法 Expired JPS5835367B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP53086745A JPS5835367B2 (ja) 1978-07-18 1978-07-18 回路素子基板及びその製造方法
GB7914818A GB2026234B (en) 1978-07-18 1979-04-27 Circuit element package having lead patterns
DE19792925509 DE2925509A1 (de) 1978-07-18 1979-06-25 Packung fuer schaltungselemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53086745A JPS5835367B2 (ja) 1978-07-18 1978-07-18 回路素子基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPS5513933A JPS5513933A (en) 1980-01-31
JPS5835367B2 true JPS5835367B2 (ja) 1983-08-02

Family

ID=13895318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53086745A Expired JPS5835367B2 (ja) 1978-07-18 1978-07-18 回路素子基板及びその製造方法

Country Status (3)

Country Link
JP (1) JPS5835367B2 (ja)
DE (1) DE2925509A1 (ja)
GB (1) GB2026234B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2492164B1 (fr) * 1980-10-15 1987-01-23 Radiotechnique Compelec Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
EP0080535B1 (de) * 1981-11-27 1985-08-28 Krohne AG Messwertaufnehmer für magnetisch-induktive Durchflussmessgeräte
EP0110285A3 (en) * 1982-11-27 1985-11-21 Prutec Limited Interconnection of integrated circuits
JPS60201026A (ja) * 1984-03-24 1985-10-11 Mazda Motor Corp ロ−タリピストンエンジンの過給装置
JPS60211960A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 半導体装置
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
GB2223354B (en) * 1988-09-30 1992-10-14 Marconi Electronic Devices Semiconductor devices
FR2667443A1 (fr) * 1990-09-28 1992-04-03 Thomson Csf Procede de realisation d'un module hybride.
DE69329542T2 (de) * 1992-06-05 2001-02-08 Mitsui Chemicals, Inc. Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
JP2914861B2 (ja) * 1993-12-02 1999-07-05 富士車輌株式会社 ゴミの分別収集装置
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity

Also Published As

Publication number Publication date
GB2026234B (en) 1982-06-30
GB2026234A (en) 1980-01-30
JPS5513933A (en) 1980-01-31
DE2925509A1 (de) 1980-01-31

Similar Documents

Publication Publication Date Title
JPS5835367B2 (ja) 回路素子基板及びその製造方法
US20090165557A1 (en) Angular velocity sensor, method of manufacturing the same, and electronic device using the angular velocity sensor
US5423119A (en) Method for manufacturing a hybrid circuit charge-coupled device image sensor
JPWO2000002243A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001326236A (ja) 半導体装置の製造方法
JPWO2000002245A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3391282B2 (ja) 電子部品の製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JPS608426Y2 (ja) 半導体ウエハ−の保持基板
KR0133970B1 (ko) 플라스틱-몰드형 중공 반도체 장치 및 그 제조공정
KR101783711B1 (ko) 반도체 패키지 및 그 제조 방법
JP2704342B2 (ja) 半導体装置およびその製造方法
CN114195091B (zh) Mems封装方法
JPS61136249A (ja) ハイブリツドｉｃ
JP4833678B2 (ja) 圧電発振器の製造方法
JPH04302457A (ja) 混成集積回路基板の製造方法
JP2004281646A (ja) 電子部品の固着方法および固着装置
JP2798861B2 (ja) 混成集積回路装置
JPS59763Y2 (ja) 混成集積回路
JPS59182545A (ja) 混成集積回路
JPH0445273Y2 (ja)
JPH0530363Y2 (ja)
JPH0794674A (ja) 半導体装置およびその製造方法
JPS6320002B2 (ja)
JPH04249329A (ja) 樹脂封止形電子部品の製造方法