JP2000200851A - 複数チップ型半導体装置 - Google Patents
複数チップ型半導体装置Info
- Publication number
- JP2000200851A JP2000200851A JP11001754A JP175499A JP2000200851A JP 2000200851 A JP2000200851 A JP 2000200851A JP 11001754 A JP11001754 A JP 11001754A JP 175499 A JP175499 A JP 175499A JP 2000200851 A JP2000200851 A JP 2000200851A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- stiffener
- film
- semiconductor device
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 プリント基板への実装時におけるリフローの
際に、半田ボールが剥離することのない複数チップ型半
導体装置を提供する。 【解決手段】 表面に所定の配線パターンを有する配線
付フィルム１と、この配線付フィルム１に搭載された複
数の半導体チップ２と、配線付フィルム１の配線パター
ンの所定の個所に接続され、配線付フィルム１の第２の
面１ｂにアレイ状に配置された複数の半田ボール９と、
配線付フィルム１の第１の面１ａに接着剤７を介して接
着されたスティフナ４とから構成される複数チップ型半
導体装置において、銅板より構成されたスティフナ４の
厚さＡを、０．１５〜０．３０ｍｍの範囲に設定する。
際に、半田ボールが剥離することのない複数チップ型半
導体装置を提供する。 【解決手段】 表面に所定の配線パターンを有する配線
付フィルム１と、この配線付フィルム１に搭載された複
数の半導体チップ２と、配線付フィルム１の配線パター
ンの所定の個所に接続され、配線付フィルム１の第２の
面１ｂにアレイ状に配置された複数の半田ボール９と、
配線付フィルム１の第１の面１ａに接着剤７を介して接
着されたスティフナ４とから構成される複数チップ型半
導体装置において、銅板より構成されたスティフナ４の
厚さＡを、０．１５〜０．３０ｍｍの範囲に設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数チップ型半導
体装置に関し、特に、スティフナを組み込んだ複数チッ
プ型半導体装置に関する。
体装置に関し、特に、スティフナを組み込んだ複数チッ
プ型半導体装置に関する。
【０００２】
【従来の技術】半導体チップの入出力容量の増大に伴
い、所定形状の配線パターンを有する絶縁フィルムを半
導体装置の基材として使用し、これに複数の半導体チッ
プを搭載し、さらに、配線パターンの所定の個所に半田
ボールをアレイ状に配置した複数チップ型半導体装置が
普及しつつある。
い、所定形状の配線パターンを有する絶縁フィルムを半
導体装置の基材として使用し、これに複数の半導体チッ
プを搭載し、さらに、配線パターンの所定の個所に半田
ボールをアレイ状に配置した複数チップ型半導体装置が
普及しつつある。
【０００３】この半導体装置は、入出力の起点を平面的
に配置することが可能であるとともに、高密度実装が可
能であり、さらに、チップ間の配線遅延を軽減できるこ
とから、高速化に対応できる半導体装置として注目され
ているが、絶縁フィルムを基材とするこのタイプの特有
の問題として、反りの問題がある。
に配置することが可能であるとともに、高密度実装が可
能であり、さらに、チップ間の配線遅延を軽減できるこ
とから、高速化に対応できる半導体装置として注目され
ているが、絶縁フィルムを基材とするこのタイプの特有
の問題として、反りの問題がある。
【０００４】薄い絶縁フィルムと銅箔をラミネートした
配線付フィルムをチップ搭載の基材とするこのタイプの
半導体装置にあっては、配線付フィルムが反りやすいた
めに平坦性の確保が難しく、このため、スティフナ（補
強のための板）を組み込むことが行われている。
配線付フィルムをチップ搭載の基材とするこのタイプの
半導体装置にあっては、配線付フィルムが反りやすいた
めに平坦性の確保が難しく、このため、スティフナ（補
強のための板）を組み込むことが行われている。
【０００５】図４は、スティフナを組み込んだ複数チッ
プ型半導体装置の構造を示したもので、１は上面に所定
形状の配線パターン（図示せず）を形成した配線付フィ
ルム、２は配線付フィルム１の配線パターンの所定の個
所に半田ボールの電極３を接続させた半導体チップ、４
は中央に設けた孔１１に半導体チップ２を収納し、接着
剤７により配線付フィルム１に接着されたスティフナを
示す。
プ型半導体装置の構造を示したもので、１は上面に所定
形状の配線パターン（図示せず）を形成した配線付フィ
ルム、２は配線付フィルム１の配線パターンの所定の個
所に半田ボールの電極３を接続させた半導体チップ、４
は中央に設けた孔１１に半導体チップ２を収納し、接着
剤７により配線付フィルム１に接着されたスティフナを
示す。
【０００６】１２は、接着剤１３を介してスティフナ４
と半導体チップ２に接着された放熱板、９はスティフナ
４の反対側において、配線付フィルム１が有する孔を通
して配線付フィルム１の配線パターンの所定の個所に接
続され、アレイ状に配置された半田ボール、８は半導体
チップ４およびインナーリード６の周囲に形成された封
止樹脂を示す。
と半導体チップ２に接着された放熱板、９はスティフナ
４の反対側において、配線付フィルム１が有する孔を通
して配線付フィルム１の配線パターンの所定の個所に接
続され、アレイ状に配置された半田ボール、８は半導体
チップ４およびインナーリード６の周囲に形成された封
止樹脂を示す。
【０００７】以上の構成の複数チップ型半導体装置にお
いては、スティフナ４が、配線付フィルム１の反りを矯
正して平坦度を確保する結果、外部電極としての半田ボ
ール９と接続対象のプリント基板との接続性が保証さ
れ、所定通りの接続が精度よく行われることになる。
いては、スティフナ４が、配線付フィルム１の反りを矯
正して平坦度を確保する結果、外部電極としての半田ボ
ール９と接続対象のプリント基板との接続性が保証さ
れ、所定通りの接続が精度よく行われることになる。
【０００８】しかし、この形式の複数チップ型半導体装
置によると、スティフナ４の上にさらに放熱板１２を貼
り付け、それによって半導体チップ２からの熱を放出す
る構成としていることから、組み立てが複雑になるとと
もに部品点数が多くなり、このため、製造原価が高くな
るという不利益がある。
置によると、スティフナ４の上にさらに放熱板１２を貼
り付け、それによって半導体チップ２からの熱を放出す
る構成としていることから、組み立てが複雑になるとと
もに部品点数が多くなり、このため、製造原価が高くな
るという不利益がある。
【０００９】図５は、この問題に対処するために提案さ
れた新しい構成の複数チップ型半導体装置の構造を示
す。スティフナ４が一つの部材によって構成されている
もので、複数の半導体チップ２は、スティフナ４の中央
部に形成された凹部５に接着剤７によって固着され、ス
ティフナ４の平坦部６は、同じく接着剤７によって配線
付フィルム１に接着されている。
れた新しい構成の複数チップ型半導体装置の構造を示
す。スティフナ４が一つの部材によって構成されている
もので、複数の半導体チップ２は、スティフナ４の中央
部に形成された凹部５に接着剤７によって固着され、ス
ティフナ４の平坦部６は、同じく接着剤７によって配線
付フィルム１に接着されている。
【００１０】スティフナ４は、銅材料の板状体によって
構成されるのが普通であり、凹部５と平坦部６を有した
一枚ものに成型される。スティフナ４を構成する銅板の
厚さＡは、０．３５〜０．４５ｍｍが標準とされ、金型
を使用した曲げないし絞り加工によって所定の形状に成
型される。
構成されるのが普通であり、凹部５と平坦部６を有した
一枚ものに成型される。スティフナ４を構成する銅板の
厚さＡは、０．３５〜０．４５ｍｍが標準とされ、金型
を使用した曲げないし絞り加工によって所定の形状に成
型される。
【００１１】以上のように構成される半導体装置は、ス
ティフナ４が放熱板の役割も兼務することから、これに
よる部品点数の少なさと組み立て作業の容易さ、そし
て、これらに基づいた低コスト性において、図４の半導
体装置よりも優れており、今後の需要が期待されてい
る。
ティフナ４が放熱板の役割も兼務することから、これに
よる部品点数の少なさと組み立て作業の容易さ、そし
て、これらに基づいた低コスト性において、図４の半導
体装置よりも優れており、今後の需要が期待されてい
る。
【００１２】
【発明が解決しようとする課題】しかし、従来のこのタ
イプの複数チップ型半導体装置によると、プリント基板
１４への実装時に施される赤外線リフローの際に、半田
ボール９に剥離現象が発生することがある。スティフナ
４が加熱によって反るためであり、この反りの結果、ス
ティフナ４に接着された配線付フィルム１の配線パター
ンと、プリント基板１４に接続された半田ボール９との
間に剥離力が作用し、半田ボール９が剥がれるものであ
る。
イプの複数チップ型半導体装置によると、プリント基板
１４への実装時に施される赤外線リフローの際に、半田
ボール９に剥離現象が発生することがある。スティフナ
４が加熱によって反るためであり、この反りの結果、ス
ティフナ４に接着された配線付フィルム１の配線パター
ンと、プリント基板１４に接続された半田ボール９との
間に剥離力が作用し、半田ボール９が剥がれるものであ
る。
【００１３】従って、本発明の目的は、実装時のリフロ
ーの際に、半田ボールが剥離する恐れのない複数チップ
型半導体装置を提供することにある。
ーの際に、半田ボールが剥離する恐れのない複数チップ
型半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、表面に所定の形状の配線パターンを有し
た絶縁フィルムと、前記配線パターンの所定の個所に接
続された複数の半導体チップと、中央の凹部に前記複数
の半導体チップを接着させて収納し、前記凹部に連なる
平坦部を前記絶縁フィルムの第１の面に接着させたステ
ィフナと、前記配線パターンの所定の個所に接続され、
前記配線付フィルムの第２の面にアレイ状に配置された
外部電極としての半田ボールから構成され、前記スティ
フナは、厚さが０．１５〜０．３０ｍｍの銅板によって
構成されることを特徴とする複数チップ型半導体装置を
提供するものである。
達成するため、表面に所定の形状の配線パターンを有し
た絶縁フィルムと、前記配線パターンの所定の個所に接
続された複数の半導体チップと、中央の凹部に前記複数
の半導体チップを接着させて収納し、前記凹部に連なる
平坦部を前記絶縁フィルムの第１の面に接着させたステ
ィフナと、前記配線パターンの所定の個所に接続され、
前記配線付フィルムの第２の面にアレイ状に配置された
外部電極としての半田ボールから構成され、前記スティ
フナは、厚さが０．１５〜０．３０ｍｍの銅板によって
構成されることを特徴とする複数チップ型半導体装置を
提供するものである。
【００１５】また、本発明は、上記の目的を達成するた
め、表面に所定の形状の配線パターンを有した絶縁フィ
ルムと、前記配線パターンの所定の個所に接続された複
数の半導体チップと、中央の凹部に前記複数の半導体チ
ップを接着させて収納し、前記凹部に連なる平坦部を前
記絶縁フィルムの第１の面に接着させたスティフナと、
前記配線パターンの所定の個所に接続され、前記配線付
フィルムの第２の面にアレイ状に配置された外部電極と
しての半田ボールから構成され、前記スティフナは、厚
さが０．１５〜０．２０ｍｍのステンレス鋼板によって
構成されることを特徴とする複数チップ型半導体装置を
提供するものである。
め、表面に所定の形状の配線パターンを有した絶縁フィ
ルムと、前記配線パターンの所定の個所に接続された複
数の半導体チップと、中央の凹部に前記複数の半導体チ
ップを接着させて収納し、前記凹部に連なる平坦部を前
記絶縁フィルムの第１の面に接着させたスティフナと、
前記配線パターンの所定の個所に接続され、前記配線付
フィルムの第２の面にアレイ状に配置された外部電極と
しての半田ボールから構成され、前記スティフナは、厚
さが０．１５〜０．２０ｍｍのステンレス鋼板によって
構成されることを特徴とする複数チップ型半導体装置を
提供するものである。
【００１６】銅板の厚さを０．１５〜０．３０ｍｍに設
定する理由は、０．１５ｍｍ未満では、剛性が不足して
半導体装置としての平坦性維持が困難になるとともに、
凹部の絞りないし曲げ加工が難しくなって、加工後の平
坦度確保が難しくなるためであり、逆に、０．３０ｍｍ
を超えると、リフロー時の反りが大きくなり、半田ボー
ルに剥離が発生するようになるためである。
定する理由は、０．１５ｍｍ未満では、剛性が不足して
半導体装置としての平坦性維持が困難になるとともに、
凹部の絞りないし曲げ加工が難しくなって、加工後の平
坦度確保が難しくなるためであり、逆に、０．３０ｍｍ
を超えると、リフロー時の反りが大きくなり、半田ボー
ルに剥離が発生するようになるためである。
【００１７】本発明による複数チップ型半導体装置は、
スティフナの厚さを特定の水準以下に設定することによ
りスティフナの剛性を小さくし、これによってリフロー
熱によるスティフナの反りを減少させ、配線パターンと
半田ボール間への剥離力の作用を低減しようとするもの
である。
スティフナの厚さを特定の水準以下に設定することによ
りスティフナの剛性を小さくし、これによってリフロー
熱によるスティフナの反りを減少させ、配線パターンと
半田ボール間への剥離力の作用を低減しようとするもの
である。
【００１８】銅板で構成されるスティフナの厚さをこれ
までの０．３５〜０．４５ｍｍから０．１５〜０．３０
ｍｍに変更することは、４割もの剛性減少となり、この
結果、半田ボールの剥離現象は完全に防止されることに
なる。
までの０．３５〜０．４５ｍｍから０．１５〜０．３０
ｍｍに変更することは、４割もの剛性減少となり、この
結果、半田ボールの剥離現象は完全に防止されることに
なる。
【００１９】スティフナの構成材としては、ステンレス
鋼板も好適である。優れた耐食性を有するこの材料は、
線膨張係数が約１７ｐｐｍ／℃で銅の約１８ｐｐｍ／℃
と近似しており、ヤング率においても、銅の約１２×１
０4 ＭＰａに対して１８×１０4 ＭＰａと近似してい
る。
鋼板も好適である。優れた耐食性を有するこの材料は、
線膨張係数が約１７ｐｐｍ／℃で銅の約１８ｐｐｍ／℃
と近似しており、ヤング率においても、銅の約１２×１
０4 ＭＰａに対して１８×１０4 ＭＰａと近似してい
る。
【００２０】このことから、銅とステンレス鋼の熱膨張
と熱収縮の量は同程度となるが、剛性については、ステ
ンレス鋼のほうが銅よりも１．５倍大きく、従って、こ
れらを考慮して設定されるステンレス鋼板によるスティ
フナの厚さは、０．１５〜０．２０ｍｍの範囲となる。
上限および下限の設定理由は、前述した銅板における設
定理由と同じである。
と熱収縮の量は同程度となるが、剛性については、ステ
ンレス鋼のほうが銅よりも１．５倍大きく、従って、こ
れらを考慮して設定されるステンレス鋼板によるスティ
フナの厚さは、０．１５〜０．２０ｍｍの範囲となる。
上限および下限の設定理由は、前述した銅板における設
定理由と同じである。
【００２１】配線付フィルムを構成する絶縁フィルムと
しては、主にポリイミドフィルムが使用され、その厚さ
は、１００μｍ程度あるいはそれ以下に設定することが
好ましい。配線付フィルムの配線パターンは、多くの場
合、厚さ５０μｍ以下の銅箔によって構成される。
しては、主にポリイミドフィルムが使用され、その厚さ
は、１００μｍ程度あるいはそれ以下に設定することが
好ましい。配線付フィルムの配線パターンは、多くの場
合、厚さ５０μｍ以下の銅箔によって構成される。
【００２２】配線付フィルムとスティフナを接着するた
めの接着剤としては、エポキシ系などの熱硬化型接着
剤、あるいは熱可塑性ポリイミド等の熱可塑性接着剤が
使用される。前者は、硬化前の加工温度が低く、硬化後
の耐熱温度が高いので加工性と耐リフロー性の点で有利
であり、後者は、硬化反応がないので短時間での接着が
可能であるとともに、保存による変質がないので有利で
ある。
めの接着剤としては、エポキシ系などの熱硬化型接着
剤、あるいは熱可塑性ポリイミド等の熱可塑性接着剤が
使用される。前者は、硬化前の加工温度が低く、硬化後
の耐熱温度が高いので加工性と耐リフロー性の点で有利
であり、後者は、硬化反応がないので短時間での接着が
可能であるとともに、保存による変質がないので有利で
ある。
【００２３】片面に配線パターンを形成した配線付フィ
ルムの反対面に、グランドプレーンの役割を果たさせる
ために銅箔等の金属箔を貼り付ける構成は可能であり、
クロストークを防ぐうえで有効である。
ルムの反対面に、グランドプレーンの役割を果たさせる
ために銅箔等の金属箔を貼り付ける構成は可能であり、
クロストークを防ぐうえで有効である。
【００２４】
【発明の実施の形態】次に、本発明による複数チップ型
半導体装置の実施の形態について説明する。図１におい
て、１は厚さ１００μｍのポリイミドフィルムを基材と
し、上面に所定形状の配線パターン（図示せず。以下同
じ）を有した配線付フィルム、２は配線付フィルム１に
搭載された複数の半導体チップを示し、その半田ボール
の電極３を、フリップチップ法により配線付フィルム１
の配線パターンの所定の個所に接続させている。
半導体装置の実施の形態について説明する。図１におい
て、１は厚さ１００μｍのポリイミドフィルムを基材と
し、上面に所定形状の配線パターン（図示せず。以下同
じ）を有した配線付フィルム、２は配線付フィルム１に
搭載された複数の半導体チップを示し、その半田ボール
の電極３を、フリップチップ法により配線付フィルム１
の配線パターンの所定の個所に接続させている。
【００２５】４は凹部５とこれに連なる平坦部６から構
成されたスティフナ、７はスティフナ４の全面に形成さ
れた接着剤を示し、スティフナ４の平坦部６はこの接着
剤７を介して配線付フィルム１の第１の面１ａに接着さ
れ、また、この接着剤７は、凹部５の下面に半導体チッ
プ２を固着させている。
成されたスティフナ、７はスティフナ４の全面に形成さ
れた接着剤を示し、スティフナ４の平坦部６はこの接着
剤７を介して配線付フィルム１の第１の面１ａに接着さ
れ、また、この接着剤７は、凹部５の下面に半導体チッ
プ２を固着させている。
【００２６】８は半導体チップ２の周囲を封止した封止
樹脂、９は配線付フィルム１のポリイミドフィルムが有
する孔を通して配線パターンの所定の個所に接続され、
配線付フィルム１の第２の面１ｂにアレイ状に配置され
た外部電極としての半田ボールを示す。
樹脂、９は配線付フィルム１のポリイミドフィルムが有
する孔を通して配線パターンの所定の個所に接続され、
配線付フィルム１の第２の面１ｂにアレイ状に配置され
た外部電極としての半田ボールを示す。
【００２７】図２は、本発明の他の実施の形態を示した
ものである。配線パターンは、配線付フィルム１の下面
に形成され、スティフナ４と配線付フィルム１の第１の
面は接着剤７を介して全面が接着されている。半導体チ
ップ２は図１と逆さに配置され、半田ボール９は、半導
体チップ２と同じ側である配線付フィルム１の第２の面
１ｂに配列されている。
ものである。配線パターンは、配線付フィルム１の下面
に形成され、スティフナ４と配線付フィルム１の第１の
面は接着剤７を介して全面が接着されている。半導体チ
ップ２は図１と逆さに配置され、半田ボール９は、半導
体チップ２と同じ側である配線付フィルム１の第２の面
１ｂに配列されている。
【００２８】図３は、本発明のさらに他の実施の形態を
示したもので、配線付フィルム１の第２の面１ｂの全面
に半田ボール９を格子状に配列することにより、半導体
装置に対する接続配線の数を増やし、これによって電気
的性能を向上させたものである。
示したもので、配線付フィルム１の第２の面１ｂの全面
に半田ボール９を格子状に配列することにより、半導体
装置に対する接続配線の数を増やし、これによって電気
的性能を向上させたものである。
【００２９】以上の各複数チップ型半導体装置におい
て、０．２０ｍｍ厚さの銅板のスティフナ（１）と、
０．１８ｍｍ厚さのステンレス鋼板のスティフナ（２）
と、０．４０ｍｍ厚さの銅板のスティフナ（３）を準備
し、これらをそれぞれ、図１〜図３の半導体装置にステ
ィフナ４として組み込み、プリント基板に実装した。
て、０．２０ｍｍ厚さの銅板のスティフナ（１）と、
０．１８ｍｍ厚さのステンレス鋼板のスティフナ（２）
と、０．４０ｍｍ厚さの銅板のスティフナ（３）を準備
し、これらをそれぞれ、図１〜図３の半導体装置にステ
ィフナ４として組み込み、プリント基板に実装した。
【００３０】２４０℃のＩＲリフロー処理の結果、
（１）と（２）のスティフナを組み込んだ半導体装置に
は、半田ボール９の剥離が全く発生しなかったのに比
べ、（３）のスティフナを組み込んだ半導体装置の場合
には、図１〜図３のいずれの半導体装置においても剥離
が発生し、平均で１２％の半田ボールに剥離の発生が認
められた。
（１）と（２）のスティフナを組み込んだ半導体装置に
は、半田ボール９の剥離が全く発生しなかったのに比
べ、（３）のスティフナを組み込んだ半導体装置の場合
には、図１〜図３のいずれの半導体装置においても剥離
が発生し、平均で１２％の半田ボールに剥離の発生が認
められた。
【００３１】
【発明の効果】以上説明したように、本発明による複数
チップ型半導体装置によれば、１枚もののスティフナを
組み込んだ複数チップ型半導体装置において、銅板を構
成材としたスティフナの厚さを０．１５〜０．３０ｍｍ
に設定するか、あるいはステンレス鋼板を構成材とした
スティフナの厚さを０．１５〜０．２０ｍｍに設定する
ことによって、基板実装の際のリフロー時における半田
ボールの剥離を効果的に抑制し得るものであり、品質向
上の効果大である。
チップ型半導体装置によれば、１枚もののスティフナを
組み込んだ複数チップ型半導体装置において、銅板を構
成材としたスティフナの厚さを０．１５〜０．３０ｍｍ
に設定するか、あるいはステンレス鋼板を構成材とした
スティフナの厚さを０．１５〜０．２０ｍｍに設定する
ことによって、基板実装の際のリフロー時における半田
ボールの剥離を効果的に抑制し得るものであり、品質向
上の効果大である。
【図１】本発明による複数チップ型半導体装置の実施の
形態を示す説明図。
形態を示す説明図。
【図２】本発明による複数チップ型半導体装置の他の実
施の形態を示す説明図。
施の形態を示す説明図。
【図３】本発明による複数チップ型半導体装置のさらに
他の実施の形態を示す説明図。
他の実施の形態を示す説明図。
【図４】従来の複数チップ型半導体装置の説明図。
【図５】従来の他の複数チップ型半導体装置の説明図。
１ 配線付フィルム １ａ 第１の面 １ｂ 第２の面 ２ 半導体チップ ３ 電極 ４ スティフナ ５ 凹部 ６ 平坦部 ７ 接着剤 ８ 封止樹脂 ９ 半田ボール
Claims (4)
- 【請求項１】表面に所定の形状の配線パターンを有した
配線付フィルムと、前記配線パターンの所定の個所に接
続された複数の半導体チップと、中央の凹部に前記複数
の半導体チップを接着させて収納し、前記凹部に連なる
平坦部を前記配線付フィルムの第１の面に接着させたス
ティフナと、前記配線パターンの所定の個所に接続さ
れ、前記配線付フィルムの第２の面にアレイ状に配置さ
れた外部電極としての半田ボールから構成され、 前記スティフナは、厚さが０．１５〜０．３０ｍｍの銅
板によって構成されることを特徴とする複数チップ型半
導体装置。 - 【請求項２】前記配線付フィルムの第１の面と前記ステ
ィフナは、全面が接着されることを特徴とする請求項１
項記載の複数チップ型半導体装置。 - 【請求項３】表面に所定の形状の配線パターンを有した
配線付フィルムと、前記配線パターンの所定の個所に接
続された複数の半導体チップと、中央の凹部に前記複数
の半導体チップを接着させて収納し、前記凹部に連なる
平坦部を前記配線付フィルムの第１の面に接着させたス
ティフナと、前記配線パターンの所定の個所に接続さ
れ、前記配線付フィルムの第２の面にアレイ状に配置さ
れた外部電極としての半田ボールから構成され、 前記スティフナは、厚さが０．１５〜０．２０ｍｍのス
テンレス鋼板によって構成されることを特徴とする複数
チップ型半導体装置。 - 【請求項４】前記配線付フィルムの第１の面と前記ステ
ィフナは、全面が接着されることを特徴とする請求項３
項記載の複数チップ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001754A JP2000200851A (ja) | 1999-01-07 | 1999-01-07 | 複数チップ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001754A JP2000200851A (ja) | 1999-01-07 | 1999-01-07 | 複数チップ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200851A true JP2000200851A (ja) | 2000-07-18 |
Family
ID=11510375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001754A Pending JP2000200851A (ja) | 1999-01-07 | 1999-01-07 | 複数チップ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200851A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231169A (ja) * | 2007-09-10 | 2012-11-22 | Sk Hynix Inc | 半導体パッケージの製造方法 |
-
1999
- 1999-01-07 JP JP11001754A patent/JP2000200851A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231169A (ja) * | 2007-09-10 | 2012-11-22 | Sk Hynix Inc | 半導体パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936054B2 (en) | Multi-chip package | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
| JP5387685B2 (ja) | 半導体装置の製造方法 | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| JP2001326304A (ja) | 半導体装置及びその製造方法 | |
| US9653373B2 (en) | Semiconductor package including heat spreader and method for manufacturing the same | |
| US8786064B2 (en) | Semiconductor package and method for manufacturing the same and semiconductor package module having the same | |
| US9905529B2 (en) | Method for manufacturing semiconductor device | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| JPH11251483A (ja) | 半導体装置 | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000200851A (ja) | 複数チップ型半導体装置 | |
| US11621211B2 (en) | Semiconductor package structure | |
| JP3374812B2 (ja) | 半導体装置 | |
| JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
| JP2000133741A (ja) | 半導体装置 | |
| JP3548023B2 (ja) | 半導体装置 | |
| JP3548022B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| US6965162B2 (en) | Semiconductor chip mounting substrate and semiconductor device using it | |
| JP2013012570A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3648896B2 (ja) | 半導体装置 | |
| JPH0331086Y2 (ja) | ||
| JP2001015627A (ja) | 半導体装置および半導体装置の製造方法 |