TW202038421A - 包含用於屏蔽之至少一圖案化接地平面之基板 - Google Patents

包含用於屏蔽之至少一圖案化接地平面之基板 Download PDF

Info

Publication number
TW202038421A
TW202038421A TW108143864A TW108143864A TW202038421A TW 202038421 A TW202038421 A TW 202038421A TW 108143864 A TW108143864 A TW 108143864A TW 108143864 A TW108143864 A TW 108143864A TW 202038421 A TW202038421 A TW 202038421A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
inductor
patterned ground
slot
Prior art date
Application number
TW108143864A
Other languages
English (en)
Other versions
TWI850286B (zh
Inventor
唐瑞
劉忠寧
甘辰錢
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202038421A publication Critical patent/TW202038421A/zh
Application granted granted Critical
Publication of TWI850286B publication Critical patent/TWI850286B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明揭示一種基板，其包括至少一個介電層、形成於該至少一個介電層中之一第一電感器、形成於該至少一個介電層中之一第二電感器、及形成於該基板之一金屬層上之一圖案化接地層。該圖案化接地層經組態以提供電磁(EM)屏蔽。該圖案化接地層包括複數個狹槽。該複數個狹槽可用該至少一個介電層填充。該複數個狹槽可包括具有一矩形形狀之一狹槽、具有一多邊形形狀之一狹槽、具有一環形形狀之一狹槽或其組合。該圖案化接地層可包括至少一個單獨地或共同地具有一螺旋形之一形狀之狹槽。

Description

包含用於屏蔽之至少一圖案化接地平面之基板
各種特徵係關於基板，但更特定言之，係關於包括用於屏蔽之至少一個圖案化接地平面之基板。
圖1說明包括基板102及晶粒104之積體器件100。晶粒104經由複數個焊料互連件140耦接至基板102。基板102包括複數個介電層120及複數個互連件122。介電層120之各層包括圖案化金屬層及通孔。基板102包括第一阻焊層124、第二阻焊層126及複數個焊料互連件130。基板102可包括諸如嵌入在基板102中之電感器之若干被動器件。此等被動器件可由形成於介電層120中之複數個互連件122界定。此等被動器件可在基板102中彼此靠近定位，此可導致被動器件彼此干擾，從而導致被動器件具有較低電感及Q因子。
因此，需要提供可隔離及/或屏蔽彼此靠近之被動器件之基板。理想地，此類基板可將被動器件與附近被動器件隔離及/或屏蔽，同時亦可最小化被動器件之電感之減少。
各種特徵係關於基板，但更特定言之，係關於包括用於屏蔽之至少一個圖案化接地平面之基板。
一個實例提供一種基板，其具有至少一個介電層、形成於該至少一個介電層中之一第一電感器、形成於該至少一個介電層中之一第二電感器、及形成於該基板之一金屬層上之一圖案化接地層。該圖案化接地層經組態以提供電磁(EM)屏蔽。
另一實例提供一種基板，其具有：至少一個介電層；用於形成於該至少一個介電層中之第一電感之構件；用於形成於該至少一個介電層中之第二電感之構件；及用於形成於該基板之一金屬層上之電磁(EM)屏蔽之構件。
另一實例提供一種用於製造一基板之方法。該方法形成至少一個介電層。該方法在該至少一個介電層中形成一第一電感器。該方法在該至少一個介電層中形成一第二電感器。該方法在該基板之一金屬層上形成一圖案化接地層。該圖案化接地層經組態以提供電磁(EM)屏蔽。
優先權主張
本專利申請案主張2018年12月13提交之名稱為「SUBSTRATE COMPRISING AT LEAST ONE PATTERNED GROUND PLANE FOR SHIELDING」之申請案第16/219,071號之優先權，該申請案轉讓給本受讓人且特此以引用之方式明確地併入本文中。
在以下描述中，給出特定細節以提供對本發明之各種態樣的透徹理解。然而，一般熟習此項技術者應理解，態樣可在無需此等特定細節之情況下實踐。舉例而言，為避免不必要的細節混淆該等態樣，可以方塊圖展示電路。在其他例子中，為了不混淆本發明之態樣，可不詳細展示熟知電路、結構及技術。
本發明描述一種基板，其包括至少一個介電層、形成於至少一個介電層中之第一電感器、形成於至少一個介電層中之第二電感器、及形成於基板之金屬層上之圖案化接地層。圖案化接地層經組態以提供電磁(EM)屏蔽。第一電感器可為由一或多個第一互連件界定之嵌入電感器。第二電感器可為由一或多個第二互連件界定之嵌入電感器。圖案化接地層包括複數個狹槽。複數個狹槽可用至少一個介電層填充。複數個狹槽可包括具有矩形形狀之狹槽、具有多邊形形狀之狹槽、具有環形形狀之狹槽或其組合。圖案化接地層可包括至少一個單獨地或共同地具有螺旋形形狀之狹槽。在一些實施方案中，包括圖案化接地層之基板為包括晶粒之器件(例如，積體器件)之部分。基板可在射頻前端(RFFE)器件中實施。包含用於屏蔽之圖案化接地層之例示性基板
圖2說明基板200之裝配視圖，基板200包括第一電感器202、第二電感器204、第一圖案化接地層206及第二圖案化接地層208。基板200可包括介電層。第一電感器202可由基板200中之一或多個第一互連件界定。第二電感器204可由基板200中之一或多個第二互連件界定。第一電感器202及第二電感器204定位在第一圖案化接地層206與第二圖案化接地層208之間。第一圖案化接地層206形成於基板200之金屬層(M1) (例如，頂部金屬層)上，且第二圖案化接地層208形成於基板200之另一金屬層(M5) (例如，底部金屬層)上。然而，不同實施方案可具有包括不同金屬層上之圖案化接地層之基板200。
第一圖案化接地層206及第二圖案化接地層208可各自耦接至接地。第一圖案化接地層206及第二圖案化接地層208可包括諸如金屬(例如，銅)之導電材料。第一圖案化接地層206及第二圖案化接地層208可單獨地或共同地為第一電感器202及第二電感器204提供屏蔽(例如，電磁(EM)屏蔽)及隔離。第一圖案化接地層206及/或第二圖案化接地層208可經設計以減少及/或最小化由附近EM器件及/或電感器來生產之渦電流。此又可有助於第一電感器202及/或第二電感器204以更好的電感及更高的Q因子執行。第一圖案化接地層206及/或第二圖案化接地層208亦可有助於將第一電感器202與第二電感器204隔離，且反之亦然。
第一圖案化接地層206可為用於第一EM屏蔽之構件，且第二圖案化接地層208可為用於第二EM屏蔽之構件。第一圖案化接地層206展示為在基板之頂部金屬層(例如，M1)上，且第二圖案化接地層208在基板之底部金屬層(例如，M5)上。然而，第一圖案化接地層206可在基板之底部金屬層上，且第二圖案化接地層208可在基板之頂部金屬層上。
第一圖案化接地層206包括複數個狹槽260，且第二圖案化接地層208包括複數個狹槽280。複數個狹槽260及複數個狹槽280可各自具有不同大小(例如，長度、寬度)及形狀之狹槽。複數個狹槽260及280可操作為脫氣開口。第一圖案化接地層206及/或第二圖案化接地層208可經組態以操作為法拉弟籠(Faraday cage)，以改良EM屏蔽。
圖案化接地層(例如，206、208)之組態、尺寸、設計、大小及/或形狀可界定為第一電感器202及第二電感器204提供多少屏蔽及/或隔離。不同實施方案可提供具有不同組態、尺寸、設計、大小及/或形狀之圖案化接地層。此等不同組態、尺寸、設計、大小及/或形狀可不同地影響圖案化接地層之屏蔽及隔離效能。圖案化接地層之不同組態、尺寸、設計、大小及/或形狀之實例進一步在下文描述。
類似地，第一電感器202及第二電感器204之組態、尺寸、設計、大小及/或形狀為例示性的。不同實施方案可使用具有不同組態、尺寸、設計、大小及/或形狀之電感器。
圖3說明第一電感器202及第二電感器204之裝配視圖。第一電感器202可為由複數個互連件(例如，第一互連件)界定之嵌入電感器。舉例而言，第一電感器202可界定為金屬層M2上之複數個互連件302、金屬層M3上之複數個互連件304、及金屬層M4上之複數個互連件306a。第二電感器204可為由形成於金屬層M4上之複數個互連件306b界定之嵌入電感器。複數個互連件306a (例如，第一互連件)及複數個互連件306b (例如，第二互連件)可為形成於金屬層M4上之複數個互連件306之部分。
圖2至圖3說明電感器設計之實例。然而，不同實施方案可使用不同電感器設計及/或組合。舉例而言，不同電感器可具有不同匝數。不同電感器可實施於不同數目之金屬層上。不同電感器可具有不同形狀及/或大小。不同實施方案可實施不同數目之電感器(例如，3個或多於3個電感器)。因此，圖2至圖3之電感器設計僅為例示性的。
儘管圖中未展示，但包括第一圖案化接地層206及第二圖案化接地層208之金屬層亦可包括用於提供電連接(例如，用於資料信號、電源、接地之連接)之互連件(例如，跡線、襯墊)。類似地，第一圖案化接地層206與第二圖案化接地層208之間的金屬層亦可包括用於提供電連接(例如，用於資料信號、電源、接地之連接)之互連件(例如，跡線、襯墊)。
圖4說明包括圖案化接地層之基板400之例示性剖面視圖。基板400可為基板200之表示。基板400包括五個金屬層(M1、M2、M3、M4、M5)。基板之金屬層之標記為例示性的。不同實施方案可不同地指定金屬層。舉例而言，金屬層可由下至上指定為M1、M2、M3、M4及M5。在一些實施方案中，M1金屬層及M5金屬層分別被視為基板之頂部金屬層及底部金屬層。在一些實施方案中，M1金屬層及M5金屬層可分別被視為基板之第一金屬層及最後金屬層。在一些實施方案中，基板400可包括小於5個金屬層或超過5金屬層(例如，6個或更多金屬層)。
圖4說明基板400包括介電層420、介電層422、介電層424及介電層426。在一些實施方案中，介電層420、介電層422、介電層424及介電層426可被視為一個介電層(例如，單個介電層)。基板400包括複數個互連件402、複數個互連件404及複數個互連件406。複數個互連件406可包括複數個互連件410及複數個互連件412。
複數個互連件402可形成於基板400之金屬層(M1) (例如，第一金屬層、頂部金屬層)上。複數個互連件402可界定第一圖案化接地層206。複數個互連件404可形成於基板400之金屬層(M5) (例如，最後金屬層、底部金屬層)上。複數個互連件404可界定第二圖案化接地層208。應注意，第一圖案化接地層206及第二圖案化接地層208之位置為例示性的。不同實施方案可在基板400之不同金屬層上形成第一圖案化接地層206及第二圖案化接地層208。此外，基板400可具有不同數目之金屬層。在一些實施方案中，可僅存在一個圖案化接地層，或超過兩個圖案化接地層。
複數個互連件410可界定第一電感器202，且複數個互連件412可界定第二電感器204。第一電感器202可為用於第二電感之構件，且第二電感器204可為用於第二電感之構件。第一電感器202及第二電感器204定位在第一圖案化接地層206與第二圖案化接地層208之間。第一電感器202及第二電感器204之組態、形狀、尺寸、位置及大小為例示性。在一些實施方案中，第一電感器202及/或第二電感器204可為離散電感器。
圖4說明基板400為無核心基板。在一些實施方案中，基板400可包括核心層。核心層可包括此類矽、玻璃、石英、環氧樹脂或其組合之不同介電材料。
圖2說明第一圖案化接地層206及第二圖案化接地層208具有大致相同設計。在一些實施方案中，基板(例如，200、400)可包括具有不同設計及/或組合之接地層。
圖5說明作為基板之頂部接地層之第一圖案化接地層206及作為基板之底部接地層之第二接地層508之裝配視圖。圖6說明作為基板之頂部接地層之第一接地層606及作為基板之底部接地層之第二圖案化接地層208之裝配視圖。此等兩個組合為可實施於基板中之接地層之不同組合之例示性。金屬層(M1、M5)之位置為例示性的，且接地層可形成於基板之金屬層中之任一者上。例示性圖案化接地層
圖7至圖12提供可實施於基板中之接地層(例如，圖案化接地層)之實例。圖7至圖12之接地層可在基板中單獨地實施或以彼此組合實施。圖7至圖12之接地層可替代本發明中所描述之其他接地層，或與本發明中所描述之其他接地層組合使用。圖5至圖12之接地層可為用於EM屏蔽之構件。
圖7說明包括複數個狹槽260之第一圖案化接地層206。每一狹槽具有各別寬度(W)及長度(L)。每一狹槽由間距(S)分隔。圖7說明狹槽可具有不同長度及/或寬度。在一些實施方案中，狹槽之長度可為屏蔽結構之X尺寸之最大50% (例如，電感器之X尺寸之50%)。在一些實施方案中，狹槽之組合寬度及間距可為屏蔽結構之Y尺寸之最大50% (例如，電感器之Y尺寸之50%)。在一些實施方案中，狹槽之寬度為由電感器(例如，第一電感器202、第二電感器204)產生之電磁(EM)場之波長之最小1/50。在一些實施方案中，狹槽之間距為由電感器(例如，第一電感器202、第二電感器204)產生之EM場之波長之最小1/50。因此，狹槽之寬度及/或間距可為波長(例如，由電感器產生之電磁(EM)場之波長)之大約1/50或更大。因此，在一些實施方案中，寬度及/或間距狹槽可與由基板中之一或多個電感器產生之EM場之波長成反比。
所產生之EM場之波長與流經及/或行進通過電感器之電流之頻率(例如，操作頻率)相關。舉例而言，波長乘以頻率可等於EM場之速度(波長*頻率=速度)，其中速度可為行進通過空氣或介電層時EM場之速度。速度可被視為常數。因此，較高頻率產生較低波長，而較低頻率可產生較高波長。由於EM場之波長與電流之頻率相關，因此狹槽之寬度及/或間距亦可與行進通過電感器之電流之頻率相關。當狹槽之寬度及/或間距與波長及/或頻率相關時，其可意謂寬度及/或間距與波長及/或頻率成正比或成反比。
在一些實施方案中，流經一或多個電感器(例如，第一電感器202、第二電感器204)之電流可具有在約1-21吉赫(Ghz)之範圍內的頻率。然而，不同實施方案可使用具有不同頻率之電流。可基於定位在基板中之一或多個電感器之操作頻率來設計每一狹槽之大小(例如，寬度、長度、直徑)及鄰近狹槽之間的間距，以最佳化EM場之屏蔽，從而滿足最小分貝(dB)之隔離。然而，過多分貝(dB)隔離可能不好，因為其將降低一或多個電感器之電感及/或Q因子。因此，狹槽大小可基於一或多個電感器之操作頻率(例如，操作中心頻率)進行組態，以提供最小分貝(dB)之隔離，同時亦最小化一或多個電感器之電感及/或Q因子之損失。在一些實施方案中，狹槽之大小、間距及/或形狀經組態以提供至少負60分貝(dB)之隔離。上述因子及考慮可應用於本發明中所描述之狹槽之其他設計，諸如圖8至圖12中所展示之設計。
圖8說明圖案化接地層806。圖案化接地層806類似於第一圖案化接地層206及/或第二圖案化接地層208。圖案化接地層806包括複數個狹槽860。複數個狹槽860具有相同長度、寬度及間距之均一狹槽。
圖2及圖5至圖8說明狹槽(例如，260、280、860)之長度沿X方向對齊。然而，應注意狹槽之長度可以X方向、Y方向、對角地(例如，45度)或其組合對齊。舉例而言，一些狹槽可在第一方向(例如，X方向、Y方向、對角地)上對齊，且一些狹槽可在第二方向(例如，Y方向、X方向、對角地)上對齊。
圖9說明包括複數個狹槽910之圖案化接地層906。複數個狹槽910具有多邊形形狀(例如，八邊形)之狹槽。每一狹槽具有一各別直徑(D)。在一些實施方案中，狹槽之直徑可被稱為寬度。每一狹槽由間距(S)分隔。在一些實施方案中，狹槽之組合長度及間距可為屏蔽結構之X尺寸之最大50% (例如，電感器之X尺寸之50%)。在一些實施方案中，狹槽之組合寬度及間距可為屏蔽結構之Y尺寸之最大50% (例如，電感器之Y尺寸之50%)。在一些實施方案中，狹槽之寬度為波長之最小1/50。在一些實施方案中，狹槽之間距為波長之最小1/50。因此，狹槽之寬度及/或間距可為波長(例如，由電感器產生之電磁(EM)場之波長)之大約1/50或更大。大於波長之1/50之寬度及/或間距之實例將為波長之1/40之寬度及/或間距。
圖10說明包括複數個狹槽1010之圖案化接地層1006。複數個狹槽1010具有環形形狀之狹槽。每一狹槽具有各別直徑(D)。圖9中所描述之尺寸可適用於複數個狹槽1010。舉例而言，對於圖7至圖8之狹槽所描述之最小寬度亦可指代圖9至圖10之狹槽之最小直徑。
圖11說明包括狹槽1110及狹槽1120之圖案化接地層1106。狹槽1110具有螺旋形形狀。狹槽1120具有螺旋形形狀。狹槽1120之螺旋形比狹槽1110之螺旋形更大。類似地，圖9中所描述之總體尺寸可適用於狹槽1110及1120。螺旋形之大小及形狀為例示性的。
圖12說明包括第一複數個狹槽1210及第二複數個狹槽1120之圖案化接地層1106。第一複數個狹槽1210具有螺旋形形狀。第二複數個狹槽1220具有螺旋形形狀。圖12說明螺旋形形狀可界定為若干狹槽而非一個單個狹槽。複數個狹槽1220之螺旋形比複數個狹槽1110之螺旋形更大。圖9中所描述之總體尺寸可適用於複數個狹槽1210及1220。螺旋形之大小及形狀為例示性的。
應注意，上文所描述之50%值僅為例示性的。不同實施方案可提供具有不同涵蓋區域之狹槽。在一些實施方案中，狹槽可共同地表示多於或少於電感器之表面區域之50%。在一些實施方案中，一或多個電感器之表面區域之約50% (例如，45%至55%)之涵蓋區域可提供適當屏蔽及隔離量，同時亦最大化電感器之電感及Q值。術語「涵蓋區域」可意謂當自平面圖視角觀察時，狹槽與電感器重疊(例如，豎直地重疊)之區域。應注意，狹槽可定位在狹槽下方或上方沒有電感器之區域上方。約50%之涵蓋區域可意謂狹槽豎直地與約50%之電感器重疊，但狹槽可表示其上形成之狹槽之金屬層之區域之50%以上。如上文所提及，接地層可提供EM屏蔽及/或隔離。在一些實施方案中，圖5至圖12之第一圖案化接地層及第二圖案化接地層可單獨地或共同地在第一電感器與第二電感器之間提供負60至85分貝(dB)之隔離。
已描述包括接地層之基板，現將在下文描述用於製造所揭示之基板之方法。用於製造無核心基板之例示性順序
在一些實施方案中，製造基板包括若干製程。圖13 (其包括圖13A至圖13D)說明用於提供或製造包括圖案化接地層之基板之例示性順序。在一些實施方案中，圖13A至圖13D之順序可用以提供或製造圖4之基板400。
應注意，圖13A至圖13D之順序可組合一或多個階段，以便簡化及/或說明用於提供或製造基板之順序。在一些實施方案中，可改變或修改製程之次序。在一些實施方案中，可在不脫離本發明之精神替換或替代製程中之一或多者。
如圖13A中所展示，階段1說明在提供載板1300且金屬層形成於載板1300上方之後的狀態。金屬層可經圖案化以形成互連件402。鍍覆製程可用以形成金屬層及互連件。
階段2說明在介電層420形成於載板1300及互連件上方之後的狀態。介電層420可包括聚醯亞胺。
階段3說明在複數個凹穴1310形成於介電層420中之後的狀態。可使用蝕刻製程或雷射製程形成複數個凹穴1310。
階段4說明在互連件1312形成於介電層420中及上方之後的狀態。舉例而言，可形成通孔、襯墊及/或跡線。鍍覆製程可用以形成互連件。
階段5說明在另一介電層422形成於介電層420上方之後的狀態。
如圖13B中所展示，階段6說明在凹穴1320形成於介電層422中之後的狀態。蝕刻製程或雷射製程可用以形成凹穴1320。
階段7說明在互連件1322形成於介電層422中及上方之後的狀態。舉例而言，可形成通孔、襯墊及/或跡線。鍍覆製程可用以形成互連件。
階段8說明在另一介電層424形成於介電層422上方之後的狀態。
如圖13C中所展示，階段9說明在凹穴1330形成於介電層424中之後的狀態。蝕刻製程或雷射製程可用以形成凹穴1330。
階段10說明在互連件1332形成於介電層424中及上方之後的狀態。舉例而言，可形成通孔、襯墊及/或跡線。鍍覆製程可用以形成互連件。
階段11說明在另一介電層426形成於介電層424上方之後的狀態。
如圖13C中所展示，階段12說明在凹穴1340形成於介電層426中之後的狀態。蝕刻製程或雷射製程可用以形成凹穴1340。
階段13說明在互連件1342形成於介電層426中及上方之後的狀態。舉例而言，可形成通孔、襯墊及/或跡線。鍍覆製程可用以形成互連件。
階段14說明在載板1300自介電層420解耦(例如，移除、研磨出)之後，留下基板400 (例如，無核心基板)。在一些實施方案中，無核心基板為嵌入跡線基板(ETS)。階段14說明包括介電層420、介電層422、介電層424及介電層426之基板400。在一些實施方案中，介電層420、介電層422、介電層424及介電層426可被視為一個介電層(例如，單個介電層)。基板400包括複數個互連件402、複數個互連件404及複數個互連件406。複數個互連件406可包括複數個互連件410及複數個互連件412。
不同實施方案可使用用於形成金屬層的不同製程。在一些實施方案中，用於形成金屬層的化學氣相沈積(CVD)製程及/或物理氣相沈積(PVD)製程。舉例而言，濺鍍製程、噴霧塗佈製程及/或鍍覆製程可用以形成金屬層。用於製造具有圖案化接地層之基板之方法之例示性流程圖
在一些實施方案中，製造基板包括若干製程。圖14說明用於提供或製造具有圖案化接地層之基板之方法1400之例示性流程圖。在一些實施方案中，圖14之方法1400可用以提供或製造圖2及/或圖4之基板。舉例而言，圖14之方法可用以製造基板400。
應注意，圖14之順序可組合一或多個製程，以便簡化及/或說明用於提供或製造基板之方法。在一些實施方案中，可改變或修改製程之次序。
方法(在1405處)提供載板1300。方法(在1410處)在載板1300上方形成金屬層。金屬層可經圖案化以形成互連件。鍍覆製程可用以形成金屬層及互連件。
方法(在1415處)在載板1300及互連件上方形成介電層420。介電層420可包括聚醯亞胺。形成介電層亦可包括在介電層420中形成複數個凹穴(例如，1310)。可使用蝕刻製程或雷射製程形成複數個凹穴。
方法(在1420處)在介電層中及上方形成互連件。舉例而言，可形成互連件1312。鍍覆製程可用以形成互連件。形成互連件可包括在介電層上方及/或介電層中提供圖案化金屬層。
方法(在1425處)在介電層420及互連件上方形成介電層422。介電層422可包括聚醯亞胺。形成介電層亦可包括在介電層422中形成複數個凹穴(例如，1320)。可使用蝕刻製程或雷射製程形成複數個凹穴。
方法(在1430處)在介電層中及/或上方形成互連件。舉例而言，可形成互連件1322。鍍覆製程可用以形成互連件。形成互連件可包括在介電層上方及介電層中提供圖案化金屬層。
如在1425及1430處所描述，方法可形成額外介電層及額外互連件。
一旦形成所有介電層及額外互連件，方法則可自介電層420解耦(例如，移除、研磨出)載板(例如，1300)，留下基板。在一些實施方案中，無核心基板為嵌入跡線基板(ETS)。
不同實施方案可使用用於形成金屬層的不同製程。在一些實施方案中，用於形成金屬層的化學氣相沈積(CVD)製程及/或物理氣相沈積(PVD)製程。舉例而言，濺鍍製程、噴霧塗佈製程及/或鍍覆製程可用以形成金屬層。例示性電子器件
圖15說明各種電子器件，其可與任何前述之器件、積體器件、積體電路（IC）封裝、積體電路(IC)器件、半導體器件、積體電路、晶粒、插入件、封裝或疊層封裝(PoP)整合。舉例而言，行動電話器件1502、膝上型電腦器件1504、固定位置終端器件1506、可穿戴式器件1508或機動車運載工具1510可包括如本文所描述之器件1500。器件1500可為例如本文所描述之器件及/或積體電路(IC)封裝中之任一者。圖15中所說明之器件1502、1504、1506及1508及運載工具1510僅為例示性的。其他電子器件亦可以包括(但不限於)器件(例如，電子器件)之群之器件1500為特徵，其包括：行動器件、手持式個人通信系統(PCS)裝置、便攜式資料裝置(諸如個人數位助理)、全球定位系統(GPS)允用器件、導航器件、機上盒、音樂播放機、視訊播放機、娛樂裝置、固定位置資料裝置(諸如儀錶讀取設備)、通信器件、智慧型電話、平板電腦、電腦、穿戴式器件(例如，手錶、眼鏡)、物聯網(IoT)器件、伺服器、路由器、在機動車運載工具(例如，自動型車輛)中實施之電子器件、或儲存資料或電腦指令，或檢索資料或電腦指令之任何其他器件、或其任何組合。
圖2至圖12、圖13A至圖13D及/或圖14至圖15中所說明之組件、製程、特徵及/或功能中之一或多者可經重新佈置及/或組合為單個組件、製程、特徵或功能，或以若干組件、製程或功能實施。在不背離本發明之情況下，亦可添加額外的元件、組件、製程及/或功能。亦應注意，本發明中之圖2至圖12、圖13A至圖13D及/或圖14至圖15及其對應之描述不限於晶粒及/或IC。在一些實施方案中，圖2至圖12、圖13A至圖13D及/或圖14至圖15及其對應之描述可用於製造、產生、提供及/或生產器件及/或積體器件。在一些實施方案中，器件可包括晶粒、基板、積體器件、積體式被動器件(IPD)、晶粒封裝、積體電路(IC)器件、器件封裝、積體電路（IC）封裝、半導體器件、疊層封裝(PoP)器件及/或插入件。
本文中使用字語「例示性」來意謂「充當實例、例子或說明」。在本文中描述為「例示性」之任何實施方案或態樣未必解釋為比本發明之其他態樣較佳或有利。同樣，術語「態樣」不要求本發明之所有態樣皆包括所論述之特徵、優點或操作模式。術語「耦接」在本文中用以指代在兩個物件之間的直接耦接或間接耦接。舉例而言，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A及C仍可被視為耦接至彼此，即使其等並不直接相互實體地接觸亦如此。應進一步注意，如本申請案中之一組件位於另一組件上方之上下文中所使用之術語「上方」可用於意謂一組件在另一組件上方及/或在另一組件內部(例如，在一組件之一表面上或經嵌入於一組件中)。因此，例如，第二組件上方之第一組件可意謂(1)第一組件在第二組件上方，但不直接接觸第二組件，(2)第一組件在第二組件上(例如，在第二組件之表面上)及/或(3)第一組件在第二組件中(例如，嵌入於其中)。如在本發明中所使用之術語「約「值X」」，或「近似」應意謂在「值X」之10%內。舉例而言，約1或近似1之值將意謂在0.9至1.1之範圍內的值。
在一些實施例中，互連件為器件之元件或組件，其允許或有助於兩個點、元件及/或組件之間的電連接。在一些實施方案中，互連件可包括跡線、通孔、襯墊、導柱、金屬層(例如，重佈線金屬層)及/或凸塊下金屬化物(UBM)層。在一些實施方案中，互連件為可經組態以提供用於信號(例如，資料信號、接地或電源)之電路徑的導電材料。互連件可為電路之部件。互連件可包括超過一個元件或組件。
在一些實施方案中，器件及/或封裝之高度可沿封裝之Z方向來界定，此展示在本發明之圖式中。在一些實施方案中，器件及/或封裝之Z方向可沿器件及/或封裝之頂部部分與底部部分之間的軸線界定。術語頂部及底部可任意地指定，然而，作為一實例，器件及/或封裝之頂部部分可為包含包封層之部分，而封裝之底部部分可為包含重佈線部分或複數個焊料球之部分。在一些實施方案中，封裝之頂部部分可為封裝之背側，且封裝之底部部分可為封裝之前側。封裝之前側可為封裝之主動側。頂部部分可為相對於下部部分之較高部分。底部部分可為相對於較高部分之下部部分。
器件及/或封裝之X-Y方向或X-Y平面可指器件及/或封裝之側向方向及/或佔據面積。X-Y方向之實例展示在本發明之圖式中。物件之寬度、長度及/或直徑可指沿X-Y尺寸及/或X-Y平面之尺寸。在本發明之許多圖式中，器件及/或封裝及其對應組件展示為跨越X-Z橫截面或X-Z平面。然而，在一些實施方案中，封裝及其代表組件可以跨越Y-Z橫截面或Y-Z平面來表示。
此外，應注意，本文中所包含之各種揭示內容例可經描述為製程，該製程經描繪為流程圖(flowchart/flow diagram)、結構圖或方塊圖。儘管流程圖可能將操作描述為順序製程，但許多操作可並行地或同時執行。另外，可重新配置操作之次序。當製程之操作完成時，該製程終止。
本文中所描述之本發明的各種特徵可在不背離本發明之情況下在不同系統中實施。應注意，本發明之前述態樣僅為實例且將不解釋為限制本發明。本發明之態樣之描述意欲為說明性的，且不限制申請專利範圍之範疇。因而，本教示可容易應用於其他類型之裝置，且許多替代例、修改及變化對於熟習此項技術者而言將顯而易見。
100:積體器件 102:基板 104:晶粒 120:介電層 122:互連件 124:第一阻焊層 126:第二阻焊層 130:焊料互連件 140:焊料互連件 200:基板 202:第一電感器 204:第二電感器 206:第一圖案化接地層 208:第二圖案化接地層 260:狹槽 280:狹槽 302:互連件 304:互連件 306a:互連件 306b:互連件 400:基板 402:互連件 404:互連件 406:互連件 410:互連件 412:互連件 420:介電層 422:介電層 424:介電層 426:介電層 508:第二接地層 606:第一接地層 806:圖案化接地層 860:狹槽 906:圖案化接地層 910:狹槽 1006:圖案化接地層 1010:狹槽 1106:圖案化接地層 1110:狹槽 1120:狹槽 1210:第一複數個狹槽 1220:第二複數個狹槽 1300:載板 1310:凹穴 1312:互連件 1320:凹穴 1322:互連件 1330:凹穴 1332:互連件 1340:凹穴 1342:互連件 1400:方法 1405:方法 1410:方法 1415:方法 1420:方法 1425:方法 1430:方法 1500:裝置 1502:行動電話器件 1504:膝上型電腦器件 1506:固定位置終端器件 1508:可穿戴式器件 1510:機動車運載工具 L:長度 M1:金屬層 M2:金屬層 M3:金屬層 M4:金屬層 M5:金屬層 S:間距 W:寬度
各種特徵、性質及優點可自結合圖式在下文闡述之詳細描述變得顯而易見，在圖式中，相同參考符號貫穿全文對應地進行識別。
圖1說明包括晶粒及基板之器件之剖面視圖。
圖2說明包括電感器及用於屏蔽電感器之圖案化接地層之基板之裝配視圖。
圖3說明基板之若干層上之電感器之裝配視圖。
圖4說明包括電感器及用於屏蔽電感器之圖案化接地層之基板之剖面視圖。
圖5說明用於屏蔽之兩個圖案化接地層之裝配視圖。
圖6說明用於屏蔽之兩個圖案化接地層之裝配視圖。
圖7說明具有不同長度之狹槽之圖案化接地層之平面圖。
圖8說明具有狹槽之圖案化接地層之平面圖。
圖9說明具有多邊形形狀之狹槽之圖案化接地層之平面圖。
圖10說明具有環形形狀之狹槽之圖案化接地層之平面圖。
圖11說明具有螺旋形形狀之狹槽之圖案化接地層之平面圖。
圖12說明具有螺旋形形狀之狹槽之圖案化接地層之平面圖。
圖13 (包含圖13A至圖13D)說明用於製造包括電感器及用於屏蔽電感器之圖案化接地層之基板之例示性順序。
圖14說明用於製造無核心基板之方法之例示性流程圖。
圖15說明可整合本文所描述之晶粒、積體器件、積體被動器件(IPD)、器件封裝、封裝、積體電路、基板及/或PCB之各種電子器件。
200:基板
202:第一電感器
204:第二電感器
206:第一圖案化接地層
208:第二圖案化接地層
260:狹槽
280:狹槽
M1:金屬層
M2:金屬層
M3:金屬層
M4:金屬層
M5:金屬層

Claims (25)

  1. 一種基板，其包含： 至少一個介電層； 一第一電感器，其形成於該至少一個介電層中； 一第二電感器，其形成於該至少一個介電層中；及 一圖案化接地層，其形成於該基板之一金屬層上，其中該圖案化接地層經組態以提供電磁(EM)屏蔽。
  2. 如請求項1之基板，其中該圖案化接地層包括複數個狹槽。
  3. 如請求項2之基板，其中該複數個狹槽用該至少一個介電層填充。
  4. 如請求項2之基板，其中該複數個狹槽包括具有一矩形形狀之一狹槽、具有一多邊形形狀之一狹槽、具有一環形形狀之一狹槽或其組合。
  5. 如請求項1之基板，其中該圖案化接地層包括至少一個單獨地或共同地具有一螺旋形之一形狀之狹槽。
  6. 如請求項1之基板，其中該圖案化接地層在該第一電感器與該第二電感器之間提供至少負60分貝(dB)之隔離。
  7. 如請求項1之基板，其進一步包含形成於該基板之另一金屬層上之一第二圖案化接地層。
  8. 如請求項7之基板，其中該圖案化接地層及該第二圖案化接地層共同地在該第一電感器與該第二電感器之間提供負60至85分貝(dB)之隔離。
  9. 如請求項1之基板，其中該圖案化接地層耦接至接地。
  10. 如請求項1之基板，其中該基板併入至選自由以下組成之群之一器件中：一音樂播放機、一視訊播放機、一娛樂裝置、一導航器件、一通信器件、一行動器件、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴式器件、一膝上型電腦、一伺服器及在一機動車運載工具中之一器件。
  11. 一種基板，其包含： 至少一個介電層； 用於形成於該至少一個介電層中之第一電感之構件； 用於形成於該至少一個介電層中之第二電感之構件；及 用於形成於該基板之一金屬層上之電磁(EM)屏蔽之構件。
  12. 如請求項11之基板，其中該用於屏蔽之構件包括複數個狹槽。
  13. 如請求項12之基板，其中該複數個狹槽用該至少一個介電層填充。
  14. 如請求項12之基板，其中該複數個狹槽包括具有一矩形形狀之一狹槽、具有一多邊形形狀之一狹槽、具有一環形形狀之一狹槽或其組合。
  15. 如請求項11之基板，其中該用於屏蔽之構件包括至少一個單獨地或共同地具有一螺旋形之一形狀之狹槽。
  16. 如請求項11之基板，其中該用於屏蔽之構件在該第一電感器與該第二電感器之間提供至少負60分貝(dB)之隔離。
  17. 如請求項11之基板，其進一步包含用於形成於該基板之另一金屬層上之第二屏蔽之構件。
  18. 如請求項17之基板，其中該用於屏蔽之構件及該用於第二屏蔽之構件共同地在該用於第一電感之構件與該用於第二電感之構件之間提供負60至85分貝(dB)之隔離。
  19. 如請求項11之基板，其中該用於屏蔽之構件耦接至接地。
  20. 如請求項11之基板，其中該基板併入至選自由以下組成之群之一器件中：一音樂播放機、一視訊播放機、一娛樂裝置、一導航器件、一通信器件、一行動器件、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴式器件、一膝上型電腦、一伺服器及在一機動車運載工具中之一器件。
  21. 一種用於製造一基板之方法，其包含： 形成至少一個介電層； 在該至少一個介電層中形成一第一電感器； 在該至少一個介電層中形成一第二電感器；及 在該基板之一金屬層上形成一圖案化接地層，其中該圖案化接地層經組態以提供電磁(EM)屏蔽。
  22. 如請求項21之方法，其中形成該圖案化接地層包括形成具有複數個狹槽之該圖案化接地層。
  23. 如請求項22之方法，其中該複數個狹槽用該至少一個介電層填充。
  24. 如請求項22之方法，其中該複數個狹槽包括具有一矩形形狀之一狹槽、具有一多邊形形狀之一狹槽、具有一環形形狀之一狹槽或其組合。
  25. 如請求項21之方法，其中形成該圖案化接地層包括形成具有至少一個單獨地或共同地具有一螺旋形之一形狀之狹槽之該圖案化接地層。
TW108143864A 2018-12-13 2019-12-02 包含用於屏蔽之至少一圖案化接地平面之基板、包含其之裝置及用於製造其之方法 TWI850286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/219,071 US11270951B2 (en) 2018-12-13 2018-12-13 Substrate comprising at least one patterned ground plane for shielding
US16/219,071 2018-12-13

Publications (2)

Publication Number Publication Date
TW202038421A true TW202038421A (zh) 2020-10-16
TWI850286B TWI850286B (zh) 2024-08-01

Family

ID=

Also Published As

Publication number Publication date
EP3895509A1 (en) 2021-10-20
US11270951B2 (en) 2022-03-08
CN113366923A (zh) 2021-09-07
US20200194378A1 (en) 2020-06-18
WO2020123068A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
KR101880409B1 (ko) 패키지 기판에 내장된 보호 링을 갖는 자성 코어 인덕터를 포함하는 집적형 디바이스 패키지
US10290414B2 (en) Substrate comprising an embedded inductor and a thin film magnetic core
US9691694B2 (en) Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
US11270951B2 (en) Substrate comprising at least one patterned ground plane for shielding
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
US20210091017A1 (en) Package comprising discrete antenna device
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
CN113287196B (zh) 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US9530739B2 (en) Package on package (PoP) device comprising a high performance inter package connection
KR20230159429A (ko) 패드-온-패드 인터커넥트들을 포함하는 기판을 갖는 패키지
US11562962B2 (en) Package comprising a substrate and interconnect device configured for diagonal routing
TWI850286B (zh) 包含用於屏蔽之至少一圖案化接地平面之基板、包含其之裝置及用於製造其之方法
US11876085B2 (en) Package with a substrate comprising an embedded capacitor with side wall coupling
US20240204039A1 (en) Device having an in-substrate inductor and method for making the inductor
US20230307355A1 (en) Integrated device and integrated passive device comprising magnetic material